[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102956494B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102956494B
CN102956494B CN201110248458.5A CN201110248458A CN102956494B CN 102956494 B CN102956494 B CN 102956494B CN 201110248458 A CN201110248458 A CN 201110248458A CN 102956494 B CN102956494 B CN 102956494B
Authority
CN
China
Prior art keywords
semiconductor devices
material layers
gate material
region
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110248458.5A
Other languages
English (en)
Other versions
CN102956494A (zh
Inventor
冯军宏
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110248458.5A priority Critical patent/CN102956494B/zh
Priority to US13/326,170 priority patent/US20130049129A1/en
Publication of CN102956494A publication Critical patent/CN102956494A/zh
Application granted granted Critical
Publication of CN102956494B publication Critical patent/CN102956494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H01L29/4916—
    • H01L29/51—
    • H01L29/66545—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体装置及其制造方法。根据本发明的半导体装置的制造方法，所述半导体装置包括P沟道半导体器件，所述方法包括以下步骤：在衬底上形成栅极电介质层；在栅极电介质层上形成栅极材料层；对栅极材料层进行引入N型掺杂剂的毯式预掺杂；以及对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂，以使得F能够被引入到衬底和栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对栅极材料层的影响，另一部分用于调节PMOS栅极材料层的耗尽。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体装置及其制造方法。
背景技术
随着超大规模集成电路(ULSI)的持续缩小，MOS(金属-氧化物-半导体)器件的栅极电介质的厚度也随之持续减小，以实现更高的器件性能。然而，器件的阈值电压Vt是有限制的，并不能无限缩小。目前，栅极电压Vg大约为1.0V，这已经达到了瓶颈。
栅极电介质层厚度的相对较大比例的减小而阈值电压的相对较小比例的减小导致了器件负温偏不稳定性(NegativeBiasTemperatureInstability，NBTI)性能劣化从而不合规定的要求。如本领域技术人员公知的，负温偏不稳定性是指器件随着温度的增加性能劣化，这是对于器件可靠性的一项重要指标。负温偏不稳定性性能越好，温度对器件的影响就越小，也即，器件可靠性越高。
另一方面，作为改善NBTI性能的一种选择，可以引入氟(F)以在Si/SiO2界面处生成强的Si-F键。
在非专利文献1(“TheEffectsofFluorineonParametricsandReliabilityina0.18-μm3.5/6.8nmDualGateOxideCMOSTechnology”，TerenceB.Hook等人著，IEEETransactionsonElectronDevices，Vol.48，No.7，2001年6月，第1346-1353页)中介绍了引入F有利于器件的NBTI性能，并且介绍了栅极氧化物中F剂量越高，NBTI偏移越小。在专利文献1(美国专利6358865)中提出了在形成氧化物区域之前将F注入到硅晶格/衬底中以改善器件性能。
然而，纯F注入在剂量非常高的情况下会导致起泡(bubble)的缺陷。也就是说，用纯F注入方法时F的剂量是受限制的，因此，通过F的注入而带来的对NBTI性能的改善是有限的。
因此，需要对工艺进行改进以满足可靠性的要求。
发明内容
在本说明书中，如本领域技术人员所公知的，所谓MOS器件是对场效应半导体器件的通称。MOS器件可以包括N型和P型MOS半导体器件(相应的，其也可以分别称为N沟道和P沟道半导体器件)，以及包括N型和P型MOS器件两者的CMOS器件。
本发明的目的之一在于至少减轻或克服现有技术中的上述问题。本发明的另一目的在于，提供一种半导体装置的制造方法，其能够改善器件的可靠性，尤其是NTBI性能。本发明的又一目的在于，在引入F来改善器件NTBI性能的同时，消除或减轻由于引入F而导致的对PMOS器件性能的影响。本发明的再一目的在于，减轻或消除由于引入F而导致的对器件的后续制造工艺步骤的影响。
根据本发明的一个实施例，提供了一种半导体装置的制造方法，所述半导体装置包括P沟道半导体器件，所述方法包括以下步骤：在衬底上形成栅极电介质层；在栅极电介质层上形成栅极材料层；对栅极材料层进行引入N型掺杂剂的毯式预掺杂；以及对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂，以使得F能够被引入到衬底和栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。
在一个实例中，所述对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂包括：在栅极材料层上形成图案化的掩模，以露出栅极材料层的用于所述P沟道半导体器件的区域；以及对栅极材料层的所露出的区域进行氟的预掺杂。
在一个实例中，利用P型含F掺杂剂通过离子注入进行所述氟的预掺杂。
在一个实例中，所述P型含F掺杂剂为BF2。
在一个实例中，所述离子注入的能量为1Kev至20KeV，剂量为1×1013至1×1016原子/cm2。
在一个实例中，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。
在一个实例中，所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。
在一个实例中，所述栅极材料为多晶硅。
在一个实例中，所述方法进一步包括将栅极材料层图案化以形成栅极，其中，所述将栅极材料层图案化是在所述氟的预掺杂之后进行的。
在一个实例中，所述栅极能够作为伪栅。
根据本发明另一方面，提供了一种半导体装置，其特征在于，所述半导体装置包括P沟道半导体器件，所述半导体装置包括：衬底；衬底上的栅极电介质层；以及栅极电介质层上的栅极材料层，其中，所述栅极材料层的用于所述P沟道半导体器件的区域掺杂有P型含F掺杂剂和N型掺杂剂；其中，F被从所述栅极材料层的用于所述P沟道半导体器件的区域引入到衬底与栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。
优选地，所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。
在一些实施例中，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。
优选地，所述P型含F掺杂剂是通过离子注入掺杂到所述栅极材料层的。
优选地，所述P型含F掺杂剂为BF2。
优选地，所述离子注入的能量为1Kev至20KeV，剂量为1×1013至1×1016原子/cm2。
优选地，所述栅极材料为多晶硅。
优选地，所述栅极材料层被图案化以形成栅极，其中，对所述栅极材料层的图案化是在所述P型含F掺杂剂的掺杂之后进行的。
在一些实施例中，所述栅极能够作为伪栅。
根据本发明的一个实施例，可以提供新颖的半导体装置的制造方法。根据本发明的一个实施例，可以改善器件的可靠性，尤其是NTBI性能，延长了NBTI寿命。根据本发明的另一实施例，引入的P型杂质一部分可以抵消所引入的N型掺杂剂对栅极材料层的影响，另一部分用于调节PMOS栅极材料层的耗尽(depletion)。如此，可以引入更大剂量的F到Si/SiO2界面，从而达到改善NBTI的目的。根据本发明的再一实施例，减轻或消除了由于引入F而导致的对器件的后续制造工艺步骤的影响，使得本发明的方案可以与现有的工艺循环结合而不需对后续工艺循环的工艺参数作实质性的改动。
尽管本发明在先进的半导体制造技术(例如，逻辑器件或为逻辑器件优化的制造工艺)中是特别有用的，然而本发明并不限于此。实际上，本发明具有广泛的应用范围。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1-3示出了根据本发明实施例的半导体装置的制造方法。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
下面将参考附图1-3说明根据本发明实施例的半导体装置的制造方法。
所述半导体装置可以包括PMOS器件。除了PMOS器件，所述半导体装置还可以包括NMOS器件(如图1中所示)和/或其他任何有源或无源器件(未示出)。
如图1-3中所示的，附图标记“PMOS”表示与PMOS器件对应，而“NMOS”表示与NMOS器件对应。另外，尽管在某些图中，NMOS器件被示出为邻接PMOS器件，然而这仅仅是示意性的，而并非是限制性的。NMOS器件或其他器件也可以远离PMOS器件。
此外，为了说明清楚起见，在附图中并未示出例如N阱或P阱、场氧隔离或者沟槽隔离(如，STI)，这是因为这些并非是本发明所关注的重点，而是本领域技术人员所公知的。类似的，在下面的说明中，将省略对于非本发明所关注的对象、部件、步骤等的说明。
如图1所示，在衬底(例如，硅衬底(诸如，单晶硅衬底或绝缘体上硅(SOI)衬底等))101上形成栅极电介质层103。在栅极电介质层103上形成栅极材料层105。这里，对于栅极电介质层103的材料没有特别的限制，其可以是，例如，硅的氧化物、硅的氮化物、硅的氮氧化物、硅的氧氮化物、高k电介质、或者上述材料的叠层等。栅极材料层105的材料可以是例如多晶硅。
在本发明的一个实例中，所述半导体装置可以包括P沟道半导体器件。而在其他的实施例中，所述半导体装置除了包括P沟道半导体器件外还可以包括N沟道半导体器件。在此情况下，例如，所述栅极材料层105除了包括用于P沟道半导体器件的区域107，还可以包括用于N沟道半导体器件的区域109。应当理解，这仅是示例性的。在某些实施例中，所述半导体装置还可以包括其他器件。
之后，进行引入N型掺杂剂的预掺杂，以对栅极材料层105引入N型掺杂剂(例如，磷(P))，例如通过离子注入或者表面扩散等。优选地，如图2所示，所述引入N型掺杂剂的预掺杂是例如利用离子注入的毯式(blanket)掺杂，即，不利用掩模的掺杂；也就是说，不利用掩模而对整个栅极材料层105进行引入N型掺杂剂的预掺杂。
之后，对栅极材料层105的用于所述P沟道半导体器件的区域107进行氟的预掺杂，以使得F能够被引入到衬底和栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。例如，在Si/SiO2界面处生成强的Si-F键。
在本发明的一个更加具体的实施方式中，如图3所示，进行所述氟的预掺杂的步骤可以包括：在栅极材料层105上形成图案化的掩模201，以露出栅极材料层105的用于所述P沟道半导体器件的区域107；以及对栅极材料层的所露出的区域107进行氟的预掺杂。
所述掩模可以是抗蚀剂层，例如，光致抗蚀剂层。例如，可以通过在栅极材料层105上形成(例如，通过旋涂等)光致抗蚀剂层，并对其进行光刻(曝光和显影)，来形成图案化的抗蚀剂层201。所述掩模也可以是硬掩模，例如，硅的氮化物或硅的氧化物等。如本领域技术人员将容易地理解的，可以在栅极材料层105上形成该硬掩模材料层，并对其进行光刻和刻蚀，从而形成图案化的硬掩模201。
在本发明的一些更加具体的实施方式中，所述氟的预掺杂可以采用F2、CF4等掺杂剂。然而，这里优选采用P型含F掺杂剂，也即，在被掺杂到栅极材料层中后将作为施主杂质的掺杂剂。典型的P型掺杂剂可以包括但不限于BF2。
这里，所述氟的预掺杂可以通过注入(例如，离子注入)或者扩散来进行。优选通过离子注入来进行，因为这可以有利于使F元素分布在或分布到衬底和栅极电介质层之间的界面(例如，Si-SiO2界面)。
对于通过离子注入进行BF2的预掺杂，注入的能量范围可以优选为从约1Kev至约20KeV，剂量可以优选为从约1×1013-约1×1016原子/cm2。
在氟的预掺杂之后，可以将栅极材料层105图案化以形成栅极。之后可以进行诸如LDD注入、栅极间隔物(spacer)形成、源漏形成等等后续工艺。这些后续工艺是本领域中所公知的，在此不对其进行详细说明。
需要说明的是，所述引入N型掺杂剂的预掺杂也可以在F的预掺杂之后进行。根据本发明的另外的实施例，在形成栅极材料层105之后，可以先进行F的预掺杂，之后进行引入N型掺杂剂的预掺杂。这里，所述引入N型掺杂剂的预掺杂可以是不利用掩模(例如，将掩模201去除)的毯式掺杂。在另一实例中，也可以不移除掩模201，也就是说，利用掩模201进行所述引入N型掺杂剂的预掺杂。之后，可以将栅极材料层105图案化以形成栅极。
如前所述的，所述引入N型掺杂剂的预掺杂可以是利用N型掺杂剂对整个栅极材料层进行的毯式预掺杂。在这种情况下由于利用了毯式预掺杂，与分别进行对于用于PMOS器件和NMOS器件的区域进行引入N型掺杂剂的掺杂(预掺杂)相比，可以节省一块掩模版以及相应的工艺。
另外，在利用P型含F掺杂剂进行所述氟的预掺杂时，引入的P型杂质一部分可以抵消所引入的N型掺杂剂对栅极材料层的影响，另一部分用于调节PMOS栅极材料层的耗尽(depletion)。如此，可以引入更大剂量的F到Si/SiO2界面，从而达到改善NBTI的目的。
根据本发明另一方面，提供了一种半导体装置，其特征在于，所述半导体装置包括P沟道半导体器件，所述半导体装置包括：衬底；衬底上的栅极电介质层；以及栅极电介质层上的栅极材料层，其中，所述栅极材料层的用于所述P沟道半导体器件的区域掺杂有P型含F掺杂剂和N型掺杂剂；其中，F被从所述栅极材料层的用于所述P沟道半导体器件的区域引入到衬底与栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。
优选地，所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。
在一些实施例中，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。
优选地，所述P型含F掺杂剂是通过离子注入掺杂到所述栅极材料层的。
优选地，所述P型含F掺杂剂为BF2。
优选地，所述离子注入的能量为1Kev至20KeV，剂量为1×1013至1×1016原子/cm2。
优选地，所述栅极材料为多晶硅。
优选地，所述栅极材料层被图案化以形成栅极，其中，对所述栅极材料层的图案化是在所述P型含F掺杂剂的掺杂之后进行的。
在一些实施例中，所述栅极能够作为伪栅。
如本领域技术人员根据本发明的教导将容易理解的，本发明可以容易地应用于后形成栅极(gate-last)工艺。也就是说，上述实施例中所示的栅极可以是伪栅。在将F引入到伪栅中从而使得F存在于Si-SiO2界面之后，可以在后续工艺中在适当时候将伪栅去除，来以金属栅取代它。在这种情况下，在一些实例中，可以不需要引入N型掺杂剂的预掺杂。由于后形成栅极(gate-last)工艺以及这些后续工艺是本领域中所公知的，因此在此不对其进行详细说明。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。这些实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改，而不偏离本发明的范围。因此，所有的这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，所述半导体装置具有P沟道半导体器件，所述方法包括以下步骤：
在衬底上形成栅极电介质层；
在栅极电介质层上形成栅极材料层；
对栅极材料层进行引入N型掺杂剂的毯式预掺杂；以及
在所述毯式预掺杂之后，对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂，
其中，F被引入到衬底和栅极电介质层的用于所述P沟道半导体器件的区域之间的界面，并且
其中，利用P型含F掺杂剂进行所述氟的预掺杂。
2.如权利要求1所述的方法，其特征在于，所述对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂包括：
在栅极材料层上形成图案化的掩模，以露出栅极材料层的用于所述P沟道半导体器件的区域；以及
对栅极材料层的所露出的区域进行氟的预掺杂。
3.如权利要求1所述的方法，其特征在于，利用P型含F掺杂剂通过离子注入进行所述氟的预掺杂。
4.如权利要求1所述的方法，其特征在于，所述P型含F掺杂剂为BF2。
5.如权利要求3所述的方法，其特征在于，所述离子注入的能量为1Kev至20KeV，剂量为1×1013至1×1016原子/cm2。
6.如权利要求1所述的方法，其特征在于，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。
7.如权利要求1所述的方法，其特征在于，
其中所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。
8.如权利要求1所述的方法，其特征在于，所述栅极材料为多晶硅。
9.如权利要求1所述的方法，其特征在于，所述方法进一步包括将栅极材料层图案化以形成栅极，
其中，所述将栅极材料层图案化是在所述氟的预掺杂之后进行的。
10.如权利要求1所述的方法，其特征在于，所述栅极能够作为伪栅。
11.一种半导体装置，其特征在于，所述半导体装置具有P沟道半导体器件，所述半导体装置包括：
衬底；
衬底上的栅极电介质层；以及
栅极电介质层上的栅极材料层，其中，所述栅极材料层的用于所述P沟道半导体器件的区域掺杂有P型含F掺杂剂和N型掺杂剂；
其中所述P型含F掺杂剂是在通过毯式预掺杂对所述栅极材料层引入N型掺杂剂之后，对栅极材料层的用于所述P沟道半导体器件的区域引入的，并且
其中，F被从所述栅极材料层的用于所述P沟道半导体器件的区域引入到衬底与栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。
12.如权利要求11所述的半导体装置，其特征在于，其中所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。
13.如权利要求11所述的半导体装置，其特征在于，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。
14.如权利要求11所述的半导体装置，其特征在于，所述P型含F掺杂剂是通过离子注入掺杂到所述栅极材料层的。
15.如权利要求11所述的半导体装置，其特征在于，所述P型含F掺杂剂为BF2。
16.如权利要求14所述的半导体装置，其特征在于，所述离子注入的能量为1Kev至20KeV，剂量为1×1013至1×1016原子/cm2。
17.如权利要求11所述的半导体装置，其特征在于，所述栅极材料为多晶硅。
18.如权利要求11所述的半导体装置，其特征在于，所述栅极材料层被图案化以形成栅极，
其中，对所述栅极材料层的图案化是在所述P型含F掺杂剂的掺杂之后进行的。
19.如权利要求18所述的半导体装置，其特征在于，所述栅极能够作为伪栅。
CN201110248458.5A 2011-08-26 2011-08-26 半导体装置及其制造方法 Active CN102956494B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110248458.5A CN102956494B (zh) 2011-08-26 2011-08-26 半导体装置及其制造方法
US13/326,170 US20130049129A1 (en) 2011-08-26 2011-12-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110248458.5A CN102956494B (zh) 2011-08-26 2011-08-26 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102956494A CN102956494A (zh) 2013-03-06
CN102956494B true CN102956494B (zh) 2016-03-30

Family

ID=47742430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110248458.5A Active CN102956494B (zh) 2011-08-26 2011-08-26 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20130049129A1 (zh)
CN (1) CN102956494B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
CN118676194A (zh) * 2018-12-28 2024-09-20 富士电机株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409237A (zh) * 2007-10-11 2009-04-15 东部高科股份有限公司 制造半导体器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
US7018880B2 (en) * 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
US7750416B2 (en) * 2006-05-03 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Modifying work function in PMOS devices by counter-doping

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409237A (zh) * 2007-10-11 2009-04-15 东部高科股份有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
CN102956494A (zh) 2013-03-06
US20130049129A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
US9105570B2 (en) Methods for introducing carbon to a semiconductor structure
KR101373534B1 (ko) 반도체 장치 및 제조 방법
KR950001157B1 (ko) 반도체장치의 제조방법
US7718506B2 (en) Isolation structure for MOS transistor and method for forming the same
CN102655150B (zh) 半导体器件以及半导体器件的制造方法
KR100837555B1 (ko) 반도체 소자 및 그 제조 방법
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
CN102956494B (zh) 半导体装置及其制造方法
US20090302413A1 (en) Semiconductor device and sti forming method therefor
JP2004247636A (ja) 半導体装置及びその製造方法
CN102737995A (zh) 半导体器件的制作方法
KR100864928B1 (ko) 모스펫 소자의 형성 방법
CN106328505A (zh) 半导体结构的形成方法
KR100783283B1 (ko) 반도체 소자 및 그 제조 방법
JP4836914B2 (ja) 高電圧シーモス素子及びその製造方法
JP5205779B2 (ja) 半導体装置の製造方法および半導体装置
US6348384B1 (en) Method of using organic polymer as covering layer for device lightly doped drain structure
JP2008539592A (ja) ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス
CN111129156A (zh) Nmos器件的制作方法及以其制作的半导体器件
KR100818521B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100519507B1 (ko) 반도체 소자의 제조방법
KR100601917B1 (ko) 씨모스 트랜지스터 제조 방법
JP2003249567A (ja) 半導体装置
US7101746B2 (en) Method to lower work function of gate electrode through Ge implantation
CN103117223B (zh) 一种mos晶体管轻掺杂漏区的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant