CN102779784A

CN102779784A - 薄膜晶体管阵列基板制造方法

Info

Publication number: CN102779784A
Application number: CN2012101965065A
Authority: CN
Inventors: 李喜峰; 陈龙龙; 张建华
Original assignee: University of Shanghai for Science and Technology
Current assignee: University of Shanghai for Science and Technology
Priority date: 2012-06-15
Filing date: 2012-06-15
Publication date: 2012-11-14

Abstract

本发明涉及一种薄膜晶体管阵列基板制造方法，对原有薄膜晶体管阵列基板制造工艺进行改进，工艺中薄膜晶体管有源矩阵层采用氧化物作为有源层，实现了薄膜晶体管制程的四掩摸对准工艺，采用此种方法不仅减少了薄膜晶体管阵列基板制造工艺步骤、缩短工艺制程时间，同时可大幅节约了生产制造成本。利有本发明所述一种薄膜晶体管阵列基板制造方法，同时实现了薄膜晶体管阵列基板的透明显示制造。

Description

薄膜晶体管阵列基板制造方法

技术领域

本发明涉及一种有源显示技术的制造方法，特别是涉及到一种薄膜晶体管阵列基板制造方法。

背景技术

薄膜晶体管的英文全称为Thin Film Transistor，缩写为TFT。

现有基于氧化物的薄膜晶体管有源矩阵采用如下的工艺制造流程制作：首先在清洗洁净的TFT玻璃基板上溅射底栅金属层，通过光刻工艺将底栅金属层图形化处理，得到底栅电极的图形；接着在图形化后的底栅金属层之上淀积绝缘层；接着溅射金属源漏电极层，图形化处理后得到薄膜晶体管有源矩阵的源、漏电极；接着沉积氧化物有源电极层，图形化处理得到有源层岛结构；接着沉积钝化保护层，图形化后干刻形成引线过孔；再沉积一层像素电极层，图形化制作成像素电极结构，薄膜晶体管有源矩阵制作工艺结束。现有基于氧化物的薄膜晶体管有源矩阵制作工艺，薄膜晶体管制程采用的是五层掩摸对准工艺，制造工艺周期长，同时光刻用掩摸加工、工艺材料等制造成本比较大。

本发明采用的一种薄膜晶体管阵列基板制造方法，通过制造工艺的改善，实现了四掩摸对准工艺来完成薄膜晶体管制程，利用此种方法不仅减少了工艺步骤缩短工艺制程时间，另一方面大量节约了生产制造成本，同时实现了薄膜晶体管阵列基板的透明显示制造。

发明内容

本发明的目的是针对己有技术存在的缺陷，提供一种薄膜晶体管阵列基板制造方法，该工艺中薄膜晶体管有源矩阵层采用氧化物作为有源层，通过对工艺步骤的改善，可减少工艺步骤缩短工艺制程时间，同时大量节约生产制造成本。

为达到上述目的，本发明采用如下技术方案：

一种薄膜晶体管阵列基板制造方法，其特征在于，采用四层掩摸对准工艺实现工艺制程，具体可分别采用第一制造方法与第二制造方法两种工艺来实现。

其中第一制造方法情况下，其制造工艺步骤如下：

1) 在清洗洁净的玻璃基板之上溅射栅极金属层，之后利用mask1曝光工艺，刻蚀得到栅极电极图形；

2) 生长绝缘层；

3) 溅射源漏电极层，利用mask2曝光工艺，湿法刻蚀后制得源漏电极图形，同时，与源电极相连接的像素电极图形同时制造完成；

4) 溅射氧化物有源层，利用mask3曝光工艺，采用湿法刻蚀制得有源层结构图形；

5) CVD沉积钝化保护层，利用mask4曝光工艺，用干法刻蚀方法刻蚀钝化层结构图形。

至此，此种方法涉及的制造工艺步骤完成。

采用第二制造方法情况下，其制造工艺步骤如下：

1) 在清洗洁净的玻璃基板之上溅射栅极金属层，之后利用mask1曝光工艺，刻蚀之后得到栅极电极图形；

2) 生长绝缘层；

3) 溅射氧化物有源层，再用CVD沉积刻蚀阻挡层，利用mask3曝光工艺，首先用干法刻蚀刻蚀刻蚀阻挡层，再采用湿法刻蚀氧化物有源层制得有源层结构图形；

4) 溅射源漏电极层，利用mask2曝光工艺，湿法刻蚀后制得源漏电极图形，同时，与源电极相连接的像素电极同时制造完成；

5) CVD沉积钝化保护层，利用mask4曝光工艺之后，用干法刻蚀方法刻蚀钝化层结构图形。

至此，此种方法涉及的制造工艺步骤完成。

本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：

与现有基于氧化物的薄膜晶体管阵列基板相比，采用四层掩摸对准工艺制造可明显提高制程效率，并且可大量节省制造成本。

附图说明

图1 薄膜晶体管阵列基板第一制造方法与第二制造方法工艺流程框图

图2A-图2I 薄膜晶体管阵列基板第一制造方法工艺流程图

图3A-图3J 薄膜晶体管阵列基板第二制造方法工艺流程图。

具体实施方式

下面结合附图对本发明的优选实施例进行说明：

实施例1：

参见图1、图2A-图2I，本基于氧化物的薄膜晶体管阵列基板四层掩摸对准工艺第一制造方法制造工艺如下：

玻璃基板11选用TFT玻璃基板，首先对TFT玻璃基板进行清洗，为后续膜结构沉积质量提供保证。玻璃基板清洗准备完成之后，在玻璃基板11之上淀积多层膜层结构。工艺步骤如下：

①首先在玻璃基板上溅射栅极金属层12，选用ITO、GZO、IGZO等金属氧化物层作为栅极金属层12，膜层厚度为2000-2500Å；选用mask1曝光工艺对栅极金属层12进行图形化处理，对其进行匀胶、光刻、刻蚀等工艺之后，得到栅极金属层12的栅极电极图形12a。

②通过PECVD的方法，在栅极电极图形12a上淀积3000 Å左右的绝缘层13，选用SiNx、SiO₂、Al₂O₃等作为绝缘层13。

③溅射厚度为2000Å源漏电极层14，选用ITO作为源漏电极层14；利用mask2曝光工艺、刻蚀等工艺之后，得到源电极图形14a、漏电极图形14b，同时，制得了像素电极图形15。

④溅射氧化物有源层16，选用IGZO、GZO等金属氧化物层作为有源层16，厚度为800-1000Å；利用mask3曝光工艺之后，采用湿法刻蚀制得有源层结构图形16a。

⑤利用CVD沉积钝化保护层17，可选用SiO₂、SiNx作为钝化保护层17，厚度为2000Å，利用mask4曝光工艺之后，采用干法刻蚀制得钝化层结构图形17a。至此第一制造方法薄膜晶体管阵列基板的制造工艺结束。

实施例2

本实施例与实施例1基本相同，特别之处在于：

参见图1、图3A-图3J，玻璃基板21选用TFT玻璃基板，首先对TFT玻璃基板进行清洗，为后续膜结构沉积质量提供保证。玻璃基板清洗准备完成之后，在玻璃基板21之上淀积多层膜层结构。工艺步骤如下：

①首先在玻璃基板上溅射栅极金属层22，仍可选用ITO、GZO、IGZO等金属氧化物层作为栅极金属层22，膜层厚度为2000-2500Å；对栅极金属层22进行图形化处理，利用mask1曝光工艺、刻蚀等工艺之后，得到栅极金属层22的栅极电极图形22a。

②利过PECVD方法在栅极电极图形22a上淀积3000 Å左右的绝缘层23，可选用SiNx、SiO₂、Al₂O₃等作为绝缘层23。

③溅射氧化物有源层24，可选用IGZO、GZO等金属氧化物层作为有源层24，溅射厚度为800-1000Å；利用CVD沉积刻蚀阻挡层25，厚度为1000 Å；利用mask3曝光工艺工艺之后，首先采用干法刻蚀将刻蚀阻挡层25没有保护的地方刻蚀掉，留下有源层阻挡部分25a；再利用湿法刻蚀制得有源层结构图形24a。

④溅射厚度为2000Å源漏电极层26，选用ITO作为源漏电极层26；利用mask2曝光工艺、刻蚀等工艺之后，得到源电极图形26a、漏电极图形26b，同时，制得了像素电极图形27。

⑤利用CVD沉积钝化保护层28，可选用SiO₂、SiNx作为钝化保护层28，厚度为2000Å，利用mask4曝光工艺之后，采用干法刻蚀制得钝化层结构图形28a。至此第二制造方法薄膜晶体管阵列基板的制造工艺结束。

Claims

1.一种薄膜晶体管阵列基板制造方法，其特征在于，采用四层掩膜对准工艺进行制造，具体制造工艺步骤如下：1) 在清洗洁净的玻璃基板(11)之上溅射栅极金属层(12)，之后利用mask1曝光工艺，刻蚀得到栅极电极图形(12a)；2) 生长绝缘层(13)；3) 溅射源漏电极层(14)，利用mask2曝光工艺，湿法刻蚀后制得源电极图形(14a)、漏电极图形(14b)，同时，制得了像素电极图形(15)；4) 溅射氧化物有源层(16)，利用mask3曝光工艺，采用湿法刻蚀制得有源层结构图形(16a)；5) CVD沉积钝化保护层(17)，利用mask4曝光工艺，用干法刻蚀方法刻蚀出钝化层结构图形(17a)。

2.一种薄膜晶体管阵列基板制造方法，其特征在于，采用四层掩膜对准工艺进行制造，具体制造工艺步骤如下：1) 在清洗洁净的玻璃基板(21)之上溅射栅极金属层(22)，之后利用mask1曝光工艺，刻蚀之后得到栅极电极图形(22a)；2) 生长绝缘层(23)；3) 溅射氧化物有源层(24)，再用CVD沉积刻蚀阻挡层(25)，利用mask3曝光工艺，首先用干法刻蚀刻蚀刻蚀阻挡层(25)，再采用湿法刻蚀氧化物有源层制得有源层结构图形(24a)；4) 溅射源漏电极层(26)，利用mask2曝光工艺，湿法刻蚀后制得源电极图形(26a)、漏电极图形(26b)，同时，制得了像素电极图形(27)；5) CVD沉积钝化保护层(28)，利用mask4曝光工艺之后，用干法刻蚀方法刻蚀钝化层结构图形(28a)。