[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102569272A - 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 - Google Patents

一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 Download PDF

Info

Publication number
CN102569272A
CN102569272A CN2011104550628A CN201110455062A CN102569272A CN 102569272 A CN102569272 A CN 102569272A CN 2011104550628 A CN2011104550628 A CN 2011104550628A CN 201110455062 A CN201110455062 A CN 201110455062A CN 102569272 A CN102569272 A CN 102569272A
Authority
CN
China
Prior art keywords
chip
spacer
substrate
thickness
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104550628A
Other languages
English (en)
Other versions
CN102569272B (zh
Inventor
郭小伟
朱文辉
慕蔚
王永忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201110455062.8A priority Critical patent/CN102569272B/zh
Publication of CN102569272A publication Critical patent/CN102569272A/zh
Application granted granted Critical
Publication of CN102569272B publication Critical patent/CN102569272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种基板的多层隔片式IC芯片堆叠封装件及其生产方法，封装件包括BT基板，BT基板的载体上粘接有至少两块IC芯片，所有的IC芯片依次堆叠粘贴，各IC芯片上的焊盘通过键合线与BT基板上的焊盘相连接，BT基板上固封有塑封体，相邻两IC芯片之间粘贴有隔片。将晶圆和隔片减薄划片，在BT基板的载体上粘接IC芯片，然后在该IC芯片上粘接隔片，隔片上再粘接IC芯片，堆叠的层数满足使用要求，每粘接一块IC芯片均需烘烤、等离子清洗、压焊，然后再继续粘接IC芯片，之后采用现有工艺进行后续工序，制得要求层数的基板的多层隔片式IC芯片堆叠封装件。本封装件不影响键合线的高度，提高了芯片的散热和绝缘性能。

Description

一种基板的多层隔片式IC芯片堆叠封装件及其生产方法
技术领域
本发明属于电子信息自动化元器件制造技术领域，涉及一种IC芯片集成电路封装件，具体涉及一种基板的多层隔片式IC芯片堆叠封装件，本发明还涉及一种该堆叠封装件的生产方法。
背景技术
随着更小、更轻和更有功效的各类手机市场需求扩大以及掌上电脑（PAD）的电子器件的增长，促进了电子封装技术更小型化、更多功能的研发，堆叠封装已是满足产品更小、更轻、更多功能的一种重要技术手段，并越来越得到各封装公司客户的重视，各类手机数码相机、各种智能卡及便携式仪器是堆叠封装产品的应用领域。手机的多功能化技术又推动了堆叠封装的快速发展和技术提升。
目前，堆叠封装都是通过粘胶片直接将IC芯片进行堆叠粘接，影响连接IC芯片与载体焊盘的键合线的高度，相邻芯片间的绝缘性能不好，也影响到芯片的散热。
发明内容
为了克服上述现有技术中存在的问题，本发明的目的是提供一种基板的多层隔片式IC芯片堆叠封装件，键合线高度符合要求，芯片间的绝缘性能和芯片的散热性能。
本发明的另一目的是提供一种上述基板的多层隔片式IC芯片堆叠封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是，一种基板的多层隔片式IC芯片堆叠封装件，包括BT基板，BT基板的载体上粘接有至少两块IC芯片，所有的IC芯片依次堆叠粘贴，各IC芯片上的焊盘通过键合线与BT基板上的焊盘相连接，BT基板上固封有塑封体，相邻两IC芯片之间粘贴有隔片。
本发明所采用的另一技术方案是，一种上述基板的多层隔片式IC芯片堆叠封装件的生产方法，具体按以下步骤进行：
步骤1：晶圆减薄和晶圆划片以及隔片减薄和隔片划片
对于3层隔片式IC芯片堆叠封装件：晶圆减薄最终厚度为100μm，并对减薄后的晶圆进行划片；
隔片采用单晶片：当单晶片用于3层堆叠封装件时，单晶片减薄后的最终厚度为110μm±10μm；当单晶片用于5层堆叠封装件时，单晶片减薄后的最终厚度为75μm；当单晶片用于5层以上堆叠封装件时，单晶片减薄后的最终厚度为50μm；
隔片采用微晶玻璃片或陶瓷片时，厚度根据需要定制，不需减薄；
步骤2：上芯、清洗、压焊
对于3层隔片式IC芯片堆叠封装件：
在BT基板的载体上点上绝缘胶或导电胶，通过该绝缘胶或导电胶将第一IC芯片与载体粘接，并采用防离层烘烤工艺进行175℃烘烤；烘烤后进行等离子清洗，再从第一IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过110μm的第一键合线，然后，在第一IC芯片上依次粘贴第一隔片和第二IC芯片：
若采用绝缘胶粘贴第一隔片和第二IC芯片，则在第一IC芯片上点上绝缘胶，将划片后的第一隔片放置在第一IC芯片上，通过绝缘胶使第一隔片与第一IC芯片粘接，不烘烤；然后，在第一隔片上点上绝缘胶，将第二IC芯片放置在第一隔片上，通过绝缘胶使第二IC芯片与第一隔片粘接，送烘烤；两次粘接的绝缘胶的厚度均为20μm～30μm；等离子清洗，再从第二IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过110μm的第二键合线；
若采用胶膜片粘贴第一隔片和第二IC芯片，将带胶膜片的第一隔片放置在第一IC芯片上，使第一隔片通过胶膜片与第一IC芯片粘接，不烘烤；再将带胶膜片的第二IC芯片放置在第一隔片上，使第二IC芯片与第一隔片粘接；然后在150℃的温度下烘烤；等离子清洗，再从第二IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过110μm的第二键合线；
对于5层隔片式IC芯片堆叠封装件：
采用3层隔片式IC芯片堆叠封装件的上芯方法在载体上粘贴第一IC芯片、压焊第一键合线、粘贴第一隔片和第二IC芯片、压焊第二键合线，然后粘贴第二隔片和第三IC芯片：
若采用绝缘胶粘贴第二隔片和第三IC芯片，在第二IC芯片上点上绝缘胶，将第二隔片放置在该绝缘胶上，使第二隔片与第二IC芯片粘接，不烘烤；在第二隔片上点上绝缘胶，将第三IC芯片放置在该绝缘胶上，使第三IC芯片与第二隔片粘接；在175℃下烘烤，等离子清洗；再从第三IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过120μm的第三键合线；两次粘接使用的绝缘胶的厚度均为20μm～30μm。
若采用胶膜片粘贴第二隔片和第三IC芯片，将带胶膜片的第二隔片放置在第二IC芯片上，使第二隔片和第二IC芯片粘接；再将带胶膜片的第三IC芯片放置在第二隔片上，使第三IC芯片和第二隔片粘接；在150℃温度下防离层烘烤；等离子清洗；再从第三IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过120μm的第三键合线；
对于5层以上隔片式IC芯片堆叠封装件
在5层隔片式IC芯片堆叠封装上芯的基础上，粘贴隔片和IC芯片：
若采用绝缘胶粘贴隔片和IC芯片，则在第三IC芯片上点上绝缘胶，将隔片放置在该绝缘胶上，使该隔片与第三IC芯片粘接，不烘烤；接着在隔片上点上绝缘胶，将IC芯片放置在该绝缘胶上，使IC芯片与该隔片粘接，然后采用与5层隔片式IC芯片堆叠封装相同的烘烤工艺进行烘烤，烘烤后进行等离子清洗；清洗后从该IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过120μm的键合线；依此类推，堆叠更多层的IC芯片；
若采用胶膜片粘贴隔片和IC芯片，则将带有胶膜片的隔片放置在第三IC芯片上，该隔片通过胶膜片与第三IC芯片粘贴，不烘烤；再将带有胶膜片的IC芯片放置在该隔片上，该IC芯片通过胶膜片与隔片粘接，在150℃温度下进行烘烤，烘烤设备和其它烘烤工艺与5层隔片式IC芯片堆叠封装相同；烘烤后进行等离子清洗；清洗后从该IC芯片的焊盘向第一基板焊盘打线，形成弧高不超过120μm的键合线；依照上述方法，堆叠更多层的IC芯片；
步骤3：塑封
选用低吸水率（吸水率≤0.25%）、低应力（膨胀系数α1≤1）、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；
步骤4：后固化
在150℃的温度下对步骤3的半成品框架后固化5h；
步骤5：植球及回流焊
采用现有普通球栅阵列封装植球及回流焊工艺进行植球及回流焊；
步骤6：清洗
采用现有普通球栅阵列封装的清洗工艺进行清洗；
步骤7：打印
采用现有普通球栅阵列封装的打印工艺进行打印；
步骤8：分离产品
使用现有普通球栅阵列封装切割分离的工艺切割分离产品；
步骤9：测试
对切割分离的产品进行测试；
步骤10：检验
对已测试完的产品进行检验，剔除不合格产品；
步骤11：包装入库
按普通球栅阵列封装件包装入库要求进行包装、入库。
本发明的封装件堆叠所用的多个IC芯片尺寸的大小、厚度基本相同，相邻两IC芯片之间设置了隔片，使该相邻两IC芯片之间的高度增加，为键合线提供了足够的空间，不仅解决了键合线的高度问题，而且利于IC芯片的散热；同时，由于隔片采用不导电的材料制成，进一步提高了相邻两IC芯片间的绝缘性能。
附图说明
图1是本发明堆叠封装件中三层隔片式堆叠封装件的结构示意图。
图2是本发明堆叠封装件中五层隔片式堆叠封装件的结构示意图。
图中，1.载体，2.第一粘胶片，3.第一IC芯片，4.第二粘胶片，5.第一键合线，6.第一隔片，7.第一基板焊盘，8.第二IC芯片，9.第二键合线，10.第三粘胶片，11.塑封体，12.第二基板焊盘，13.凸点，14.焊料，15.锡球，16.BT基板，17.第四粘胶片，18.第二隔片，19.第五粘胶片，20.第三IC芯片，21.第三键合线。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示，本发明堆叠封装件中三层隔片式堆叠封装件的结构，包括BT基板16，BT基板16的载体1上粘贴有第一IC芯片3，第一IC芯片3通过第一粘胶片2与载体1粘接，第一IC芯片3上粘贴有第一隔片6，第一隔片6通过第二粘胶片4与第一IC芯片3粘接，第一隔片6上粘贴有第二IC芯片8，第二IC芯片8通过第三粘胶片10与第一隔片6粘接； BT基板16的上面设有第一基板焊盘7，第一基板焊盘7与设置于BT基板16底面的第二基板焊盘12相连接，第二基板焊盘12上设有凸点（UBM）13，凸点13通过焊料14焊接有锡球15；第一IC芯片3通过第一键合线5与第一基板焊盘7相连接，第二IC芯片8通过第二键合线9与第一基板焊盘7相连接。BT基板16上固封有塑封体11；载体1的上面、BT基板16的上面、第一粘胶片2、第一IC芯片3、第二粘胶片4、第一隔片6、第三粘胶片10、第二IC芯片8、第一基板焊盘7、第一键合线5和第二键合线9均封装于塑封体11内，并形成电路整体。塑封体11对第一IC芯片3、第一键合线5、第二IC芯片8和第二键合线9起到了保护和支撑作用。第一基板焊盘7、第一IC芯片3、第一键合线5、第二IC芯片8、第二键合线9、第二基板焊盘12、凸点（UBM）13、焊料14和锡球15构成了电路的电源和信号通道。
如图2所示，本发明堆叠封装件中五层隔片式堆叠封装件的结构，包括BT基板16，BT基板16的载体1上粘接有第一IC芯片3，第一IC芯片3通过第一粘片胶2与载体1粘接，第一IC芯片3上粘接有第一隔片6，第一隔片6通过第二粘胶片4与第一IC芯片3粘接，第一隔片6上粘接有第二IC芯片8，第二IC芯片8通过第三粘胶片10与第一隔片6粘接；第二IC芯片8上粘接有第二隔片18，第二隔片18通过第四粘胶片17与第二IC芯片8粘接，第二隔片18上粘接有第三IC芯片20，第三IC芯片20通过第五粘胶片19与第二隔片18粘接；BT基板16的上面设有第一基板焊盘7，第一基板焊盘7与设置于BT基板16底面的第二基板焊盘12相连接，第二基板焊盘12上设有凸点（UBM）13，凸点13通过焊料14焊接有锡球15；第一IC芯片3通过第一键合线5与第一基板焊盘7相连接，第二IC芯片8通过第二键合线9与第一基板焊盘7相连接，第三IC芯片20通过第三键合线21与第一基板焊盘7相连接。载体1和BT基板16上固封有塑封体11；载体1的上面、BT基板14的上面、第一粘胶片2、第一IC芯片3、第二粘胶片4、第一隔片6、第三粘胶片10、第二IC芯片8、第四粘胶片17、第二隔片18、第五粘胶片19、第三IC芯片20、第一基板焊盘7、第一键合线5、第二键合线9和第三键合线21均封装于塑封体11内，并形成电路整体。塑封体11对第一IC芯片3、第一键合线5、第二IC芯片8、第二键合线9、第三IC芯片20和第三键合线21起到了保护和支撑作用。第一基板焊盘7、第一IC芯片3、第一键合线5、第二IC芯片8、第二键合线9、第三IC芯片20、第三键合线21、第二基板焊盘12、凸点13、焊料14和锡球15构成了电路的电源和信号通道。
第一粘胶片2采用绝缘胶或导电胶，当IC芯片有散热或功率要求时使用导电胶，当IC芯片无散热或功率要求时使用绝缘胶；第二粘胶片4采用绝缘胶或胶膜片；第三粘胶片10采用绝缘胶或胶膜片；第一粘胶片17采用绝缘胶或胶膜片；第五粘胶片19采用绝缘胶或胶膜片；第一粘胶片2、第二粘胶片4、第三粘胶片10、第四粘胶片17和第五粘胶片19采用绝缘胶或胶膜片是为了防止上下相邻两层IC芯片之间出现不需要的电导通。
BT基板16是一种多层叠压式无缝连接线路板，部件与部件通过层间与层间及同层间设置的绝缘材料隔离，所以BT基板16上有载体1，载体1是粘接IC芯片的位置，载体1四周的BT基板16上设有金手指即焊盘，IC芯片上的焊盘通过键合线和BT基板16上的金手指实现与线路和外界电、信号的连接。
第一隔片6采用单晶片、微晶玻璃片或陶瓷片，第二隔片18采用单晶片、微晶玻璃片或陶瓷片。微晶玻璃片的成本最低，陶瓷片成本最高，但陶瓷片适用于散热和功率封装；实际使用时，第一隔片6和第二隔片18同时采用单晶片，或者同时采用微晶玻璃片，或者同时采用陶瓷片。第一隔片6和第二隔片18的尺寸小于与其相邻的两IC芯片的尺寸，不影响下层IC芯片打线，该相邻两层IC芯片的大小一致或接近。隔片的尺寸比IC芯片的尺寸小0.5mm～1.2mm。
本封装件的封装层数是2n+1，n是隔片数，芯片数是n+1；当n=1，即隔片数为1时，芯片数是2，构成层数为3层即两层IC芯片和一层隔片的封装形式；当n=2，即隔片数为2时，芯片数是3，构成层数为5层即三层IC芯片和两层隔片的封装形式；当隔片数为n （n＞2）时，芯片数是n+1，构成层数为2n+1即n+1层芯片和n层隔片的封装形式。5层以上封装件是在5层隔片封装的基础上，每次增加2层，即一层隔片和一层IC芯片，同时增加一层键合线和两层绝缘胶，或者两层胶膜片增加一层键合线和两层胶膜片。
本发明封装件堆叠所用的多个IC芯片尺寸的大小、厚度基本相同，为了解决焊线的高度问题以及芯片间绝缘或散热的问题，相邻两IC芯片之间设置了一层隔片。根据芯片的应用功能（普通、散热或功率）的不同，隔片可以采用三种材料，第一种是普通的单晶片，第二种是微晶玻璃片，第三种是陶瓷片，其中陶瓷片散热性好，主要用于功率电路和有散热要求的封装件，但材料价格较高，采用定制；微晶玻璃片最便宜，采用外包定制；单晶片方便加工，厚度和尺寸可以控制，并且划片前背面可以预先粘贴胶膜片。
本发明封装件结构合理简单，具有防分层、防交丝、散热好（陶瓷隔片）、测试良率高等显著特点，适合于高密度窄间距产品的封装。
上述封装件的生产流程如下：
1）3层隔片式IC芯片堆叠封装件
晶圆减薄、晶圆划片、隔片减薄和隔片划片—第一次上芯（导电胶或绝缘胶）及烘烤—第一次等离子清洗—第一次压焊—粘接隔片（绝缘胶或胶膜片）—第二次上芯（绝缘胶或胶膜片）及烘烤—第二次等离子清洗—第二次压焊—塑封及后固化—植球及回流焊—清洗—打印—分离产品—测试—检验—包装—入库。
2）5层隔片式IC芯片堆叠封装件
晶圆减薄、晶圆划片、隔片减薄和隔片划片—第一次上芯（导电胶或绝缘胶）及烘烤—第一次等离子清洗—第一次压焊—第一次粘接隔片（绝缘胶或胶膜片）—第二次上芯（绝缘胶或胶膜片）及烘烤—第二次等离子清洗—第二次压焊—第二次粘接隔片（绝缘胶或胶膜片）—第三次上芯（绝缘胶或胶膜片）及烘烤—第三次等离子清洗—第三次压焊—塑封及后固化—植球及回流焊—清洗—打印—分离产品—测试—检验—包装—入库。
5层以上隔片式IC芯片堆叠封装件，采用3层和5层隔片式IC芯片堆叠封装技术，在第三IC芯片20上点上粘接材料（绝缘胶或胶膜片），先放置隔片，然后在该隔片上再点上粘接材料（绝缘胶或胶膜片），再放置IC芯片及烘烤，第四次等离子清洗—第四次压焊—塑封及后固化—植球及回流焊—清洗—打印—分离产品—测试—检验—包装—入库。
本发明还提供了一种上述封装件的生产方法，具体如下：
步骤1：晶圆减薄和晶圆划片以及隔片减薄和隔片划片
对于3层堆叠封装件：芯片原始晶圆厚度为600μm±10μm，晶圆减薄最终厚度为100μm；粗磨范围从原始晶圆厚度到最终厚度+胶膜厚度+50μm，粗磨速度2μm/s～5μm/s；精磨厚度范围从最终厚度+胶膜厚度+50μm到晶圆最终厚度+胶膜厚度，精磨速度0.3μm/s～0.6μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度Ra为0.10mm～0.05mm，
8吋及8吋以下的减薄后的晶圆采用DISC 3350或双刀划片机划片，得到带绷膜环的分离IC芯片；8吋到12吋的减薄后的晶圆采用A-WD-3000TXB划片机划片；得到带绷膜环的分离IC芯片；划片时采用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度≤10mm/s；
隔片采用单晶片时，减薄的单晶片的最终厚度根据该隔片使用的堆叠层数而定；当单晶片用于3层堆叠封装件时，单晶片的最终厚度为110μm±10μm；当单晶片用于5层堆叠封装件时，单晶片的最终厚度为75μm；当单晶片用于5层以上堆叠封装件时，单晶片的最终厚度为50μm；单晶片减薄过程中，粗磨范围从单晶片原始厚度到最终单晶片厚度+胶膜厚度+50μm，粗磨速度3μm/s～5μm/s；精磨厚度范围从最终单晶片厚度+胶膜厚度+50μm到最终单晶圆厚度+胶膜厚度，精磨速度12μm/s～15μm/ s；
隔片采用微晶玻璃片或陶瓷片时，其厚度根据需要定制，不需减薄；
步骤2：上芯、清洗、压焊
对于3层隔片IC芯片堆叠封装件：
通过粘片胶上芯机先在BT基板16的载体1上点上第一粘胶片2，上芯机自动吸取第一IC芯片3放置在第一粘胶片2上，使第一IC芯片3与载体1粘接；并采用防离层烘烤工艺进行175℃烘烤，所用的烘烤设备和工艺同普通PCB板上芯后烘烤；烘烤后，采用现有方法进行等离子清洗，清洗后采用金线或铜线从第一IC芯片3的焊盘向第一基板焊盘7打线，形成第一键合线5，然后，在第一IC芯片3上依次粘贴第一隔片6和第二IC芯片8：
若采用绝缘胶粘贴第一隔片6和第二IC芯片8，则在第一IC芯片3上点上绝缘胶，将划片后的第一隔片6放置在第一IC芯片3上，通过绝缘胶使第一隔片6与第一IC芯片3粘接，不烘烤；然后，在第一隔片6上点上绝缘胶，将第二IC芯片8放置在第一隔片6上，通过绝缘胶使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后运送至烘烤，烘烤工艺同第一IC芯片3上芯后的烘烤；两次粘接的绝缘胶的厚度为20μm～30μm；烘烤后采用现有方法进行等离子清洗，清洗后采用金线或铜线，从第二IC芯片8的焊盘向第一基板焊盘7打线，形成第二键合线9；
若采用胶膜片粘贴第一隔片6和第二IC芯片8，则使用具有胶膜片上芯功能的上芯机，将已压焊第一键合线5的半成品BT基板16送上该上芯机，根据所用胶膜片的性能使衬底的加热温度为120℃～150℃或更高，上芯机吸取带胶膜片的第一隔片6放置在第一IC芯片3上，使第一隔片6通过胶膜片与第一IC芯片3粘接，不烘烤；然后再将带胶膜片的IC芯片即第二IC芯片8放置在第一隔片6上，使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后在150℃的温度下进行烘烤，烘烤时间和其它工艺条件同第一IC芯片3上芯后的烘烤；烘烤后采用现有方法进行等离子清洗，清洗后采用金线或铜线，从第二IC芯片8的焊盘向第一基板焊盘7打线，形成第二键合线9；
压焊时，采用具备低弧度超短长度焊线的球焊机，采用高低弧或反打方式从第一IC芯片3的焊盘向第一基板焊盘7打线，形成第一键合线5；第一键合线5的弧高不超过110μm；采用高低弧或反打方式从第二IC芯片8的焊盘向第一基板焊盘7打线，形成第二键合线9，第二键合线9的弧高不超过110μm；
对于5层隔片式IC芯片堆叠封装件：
采用3层隔片式IC芯片堆叠封装件的上芯方法在BT基板16的载体1上粘贴第一IC芯片3，压焊第一键合线5，粘贴第一隔片6和第二IC芯片8，压焊第二键合线9，然后粘贴第二隔片18和第三IC芯片20：
若采用绝缘胶粘贴第二隔片18和第三IC芯片20，则通过粘片胶上芯机；在第二IC芯片8上点上绝缘胶，将第二隔片18放置在该绝缘胶上，使第二隔片18与第二IC芯片8粘接，不烘烤，第二隔片18与第二IC芯片8之间的绝缘胶形成第四粘胶片17；在第二隔片18上点上绝缘胶，将第三IC芯片20放置在该绝缘胶上，使第三IC芯片20与第二隔片18粘接，第三IC芯片20与第二隔片18之间的绝缘胶形成第五粘胶片19，然后送烘烤，在175℃下烘烤，其烘烤设备和其它烘烤工艺同3层隔片IC芯片堆叠封装件的烘烤，烘烤后进行等离子清洗；清洗后，采用金线或铜线，从第三IC芯片20的焊盘向第一基板焊盘7打线，形成第三键合线21；绝缘胶形成的第四粘胶片17的厚度和绝缘胶形成的第五粘胶片19的厚度均为20μm～30μm。
若采用胶膜片粘贴第二隔片18和第三IC芯片20，将带胶膜片的第二隔片18放置在第二IC芯片8上，第二隔片18和第二IC芯片8通过该胶膜片粘接，第二隔片18与第二IC芯片8之间的胶膜片形成第四粘胶片17；然后将带胶膜片的第三IC芯片20放置在第二隔片18上，第三IC芯片20和第二隔片18通过该胶膜片粘接，第三IC芯片20与第二隔片18之间的胶膜片形成第五粘胶片19；然后在150℃温度下防离层烘烤，烘烤设备和其它烘烤工艺同3 层隔片式堆叠封装胶膜片粘片后烘烤；烘烤后进行等离子清洗，清洗后，采用金线或铜线，从第三IC芯片20的焊盘向第一基板焊盘7打线，形成第三键合线21；
压焊时，使用具备低弧度超短长度焊线的球焊机，采用高低弧或反打方式从第一IC芯片3的焊盘向第一基板焊盘7打线，形成第一键合线5；第一键合线5的弧高不超过第二粘胶片4、第三粘胶片10及第一隔片6的厚度和或者第一键合线5的弧高不超过110μm；采用高低弧或反打方式从第二IC芯片8的焊盘向第一基板焊盘7打线，形成第二键合线9，第二键合线9的弧高不超过第四粘胶片17、第五粘胶片19及第二隔片18的厚度之和，或者第二键合线9的弧高不超过110μm；采用高低弧或反打方式从第三IC芯片20的焊盘向第一基板焊盘7打线，形成第三键合线21，第三键合线21的弧高不超过120μm；
对于5层以上隔片式IC芯片堆叠封装件
在5层隔片式IC芯片堆叠封装上芯的基础上，粘贴隔片和IC芯片：
若采用绝缘胶粘贴隔片和IC芯片，则在第三IC芯片20上点上绝缘胶，将隔片放置在该绝缘胶上，使该隔片与第三IC芯片20粘接，不烘烤；接着在粘接的隔片上点上绝缘胶，将IC芯片放置在该绝缘胶上，使IC芯片与该隔片粘接，然后采用与5层隔片式IC芯片堆叠封装相同的烘烤工艺进行烘烤，烘烤后进行等离子清洗；清洗后，采用金线或铜线，从该IC芯片的焊盘向第一基板焊盘7打线，形成键合线；依此类推，堆叠更多层的IC芯片；
若采用胶膜片粘贴隔片和IC芯片，则将带有胶膜片的隔片放置在第三IC芯片20上，该隔片通过胶膜片与第三IC芯片20粘贴，不烘烤；再将带有胶膜片的IC芯片放置在该隔片上，该IC芯片通过胶膜片与隔片粘接，在150℃温度下进行烘烤，烘烤设备和其它烘烤工艺与5层隔片式IC芯片堆叠封装相同；烘烤后进行等离子清洗；清洗后，采用金线或铜线，从该IC芯片的焊盘向第一基板焊盘7打线，形成键合线；依照上述方法，堆叠更多层的IC芯片；
压焊时，采用5层隔片式IC芯片堆叠封装件压焊的设备和工艺形成第一键合线5、第二键合线9和第三键合线21；5层以上的IC芯片压焊时，使用具备低弧度超短长度焊线的球焊机，采用高低弧或反打方式从该IC芯片的焊盘向第一基板焊盘7打线，形成弧高不超过120μm的键合线；依照上述方法，堆叠更多层的IC芯片；
步骤3：塑封
选用低吸水率（吸水率≤0.25%）、低应力（膨胀系数α1≤1）、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；
步骤4：后固化
使用爱斯佩克IPH-201系列等烘箱，在150℃的温度下对步骤3的半成品框架后固化5h；
步骤5：植球及回流焊
采用现有普通球栅阵列封装（BGA）植球及回流焊设备和工艺进行植球及回流焊；
步骤6：清洗
采用现有普通球栅阵列封装（BGA）的清洗设备和工艺进行清洗；
步骤7：打印
采用现有普通球栅阵列封装（BGA）的打印工艺进行打印；
步骤8：分离产品
使用现有普通球栅阵列封装（BGA）切割分离产品的设备和工艺切割分离产品；
步骤9：测试
根据产品型号和测试程序，选用合适的测试机及分选机进行测试；
步骤10：检验
对已测试完的产品进行外观尺寸和状态检验，剔除不合格产品；
步骤11：包装入库
本封装件的包装、入库，同普通BGA产品的包装、入库。
堆叠式封装是解决当前电子封装产品小型化，多I/O，实现高密度、多功能封装的重要技术手段，堆叠式芯片封装技术中应用了低环形丝焊技术、圆片减薄技术、薄基板及低粘度模型技术。本发明堆叠封装件结构合理简单，具有防分层、防交丝、散热好（陶瓷隔片）等显著特点，测试良率高等优点，适合于高密度窄间距产品的封装。
实施例1
将芯片厚度从原始晶圆厚度减薄到100μm的最终厚度；粗磨范围从原始晶圆厚度到150μm +胶膜厚度，粗磨速度2μm/s；精磨厚度范围从150μm+胶膜厚度到100μm +胶膜厚度，精磨速度0.6μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度为0.10mm，采用DISC 3350划片机划片，采用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度≤10mm/s；得到带绷膜环的分离IC芯片；减薄单晶片使其最终厚度为110μm；单晶片减薄过程中，粗磨范围从单晶片原始厚度到160μm +胶膜厚度，粗磨速度3μm/s；精磨厚度范围从160μm +胶膜厚度到110μm +胶膜厚度，精磨速度15μm/ s；通过粘片胶上芯机先在BT基板16的载体1上点上导电胶，上芯机自动吸取第一IC芯片3放置在该导电胶上，使第一IC芯片3与载体1粘接；并采用防离层烘烤工艺进行175℃烘烤，所用的烘烤设备和其它烘烤工艺同普通PCB板上芯后烘烤；烘烤后，采用现有方法进行等离子清洗，清洗后采用具备低弧度超短长度焊线的球焊机，用高低弧方式将金线从第一IC芯片3的焊盘打到第一基板焊盘7，形成弧高不超过110μm的第一键合线5；在第一IC芯片3上点上绝缘胶，该绝缘胶的厚度为20μm，将划片后的第一隔片6放置在第一IC芯片3上，通过绝缘胶使第一隔片6与第一IC芯片3粘接，不烘烤；然后，在第一隔片6上点上厚度为30μm的绝缘胶，将第二IC芯片8放置在第一隔片6上，通过绝缘胶使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后运送至烘烤，烘烤工艺同第一IC芯片3上芯后的烘烤；烘烤后进行等离子清洗，清洗后采用具备低弧度超短长度焊线的球焊机，用反打方式将金线从第二IC芯片8的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第二键合线9。选用吸水率≤0.25%、膨胀系数α1≤1、流动长度为70cm～120cm的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；使用爱斯佩克IPH-201系列烘箱，在150℃的温度下对该半成品框架后固化5h；采用现有普通球栅阵列封装（BGA）植球及回流焊设备和工艺进行植球及回流焊；采用现有普通球栅阵列封装（BGA）的清洗设备和工艺进行清洗；采用现有普通球栅阵列封装（BGA）的打印工艺进行打印；使用现有普通球栅阵列封装（BGA）切割分离产品的设备和工艺切割分离产品；然后进行测试、检验、包装入库，制得3层隔片式IC芯片堆叠封装件。
实施例2
将芯片厚度从原始晶圆厚度减薄到100μm的最终厚度；粗磨范围从原始晶圆厚度到150μm +胶膜厚度，粗磨速度5μm/s；精磨厚度范围从150μm +胶膜厚度到100μm +胶膜厚度，精磨速度0.3μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度为0.05mm；采用双刀划片机划片，采用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度≤10mm/s；得到带绷膜环的分离IC芯片。减薄单晶片使其最终厚度为120μm；单晶片减薄过程中，粗磨范围从单晶片原始厚度到170μm +胶膜厚度，粗磨速度5μm/s；精磨厚度范围从170μm +胶膜厚度到120μm +胶膜厚度，精磨速度12μm/s；通过粘片胶上芯机先在BT基板16的载体1上点上绝缘胶，上芯机自动吸取第一IC芯片3放置在该绝缘胶上，使第一IC芯片3与载体1粘接；并采用防离层烘烤工艺进行175℃烘烤，所用的烘烤设备和其它烘烤工艺同普通PCB板上芯后烘烤；烘烤后，采用现有方法进行等离子清洗；清洗后，用具备低弧度超短长度焊线的球焊机，采用高低弧方式将铜线从第一IC芯片3的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第一键合线5，在第一IC芯片3上点上绝缘胶，该绝缘胶的厚度为30μm，将划片后的第一隔片6放置在第一IC芯片3上，通过绝缘胶使第一隔片6与第一IC芯片3粘接，不烘烤；然后，在第一隔片6上点上厚度为20μm的绝缘胶，将第二IC芯片8放置在第一隔片6上，通过绝缘胶使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后运送至烘烤，烘烤工艺同第一IC芯片3上芯后的烘烤；烘烤后采用现有方法进行等离子清洗，清洗后用具备低弧度超短长度焊线的球焊机，采用反打方式将金线从第二IC芯片8的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第二键合线9；选用低吸水率≤0.25%、膨胀系数α1≤1、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；使用爱斯佩克IPH-201系列等烘箱，在150℃的温度下对半成品框架后固化5h；采用现有普通球栅阵列封装（BGA）植球及回流焊设备和工艺进行植球及回流焊；采用现有普通球栅阵列封装（BGA）的清洗设备和工艺进行清洗；采用现有普通球栅阵列封装（BGA）的打印工艺进行打印；使用现有普通球栅阵列封装（BGA）切割分离产品的设备和工艺切割分离产品；然后进行测试、检验、包装入库，制得3层隔片式IC芯片堆叠封装件。
实施例3
将芯片厚度从原始晶圆厚度减薄到100μm的最终厚度；粗磨范围从原始晶圆厚度到150μm +胶膜厚度，粗磨速度3.5μm/s；精磨厚度范围从150μm +胶膜厚度到100μm +胶膜厚度，精磨速度0.45μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度为0.08mm，采用A-WD-3000TXB划片机划片；采用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度≤10mm/s；得到带绷膜环的分离IC芯片；减薄单晶片使其最终厚度为100μm；单晶片减薄过程中，粗磨范围从单晶片原始厚度到150μm+胶膜厚度，粗磨速度4μm/s；精磨厚度范围从150μm +胶膜厚度到100μm +胶膜厚度，精磨速度14μm/ s。通过粘片胶上芯机先在BT基板16的载体1上点上绝缘胶，上芯机自动吸取第一IC芯片3放置在该绝缘胶上，使第一IC芯片3与载体1粘接；并采用防离层烘烤工艺进行175℃烘烤，所用的烘烤设备和其它烘烤工艺同普通PCB板上芯后烘烤；烘烤后，采用现有方法进行等离子清洗；清洗后，用具备低弧度超短长度焊线的球焊机，采用高低弧方式将金线从第一IC芯片3的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第一键合线5，在第一IC芯片3上点上绝缘胶，该绝缘胶的厚度为25μm，将划片后的第一隔片6放置在第一IC芯片3上，通过绝缘胶使第一隔片6与第一IC芯片3粘接，不烘烤；然后，在第一隔片6上点上厚度为25μm的绝缘胶，将第二IC芯片8放置在第一隔片6上，通过绝缘胶使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后运送至烘烤，烘烤工艺同第一IC芯片3上芯后的烘烤；烘烤后采用现有方法进行等离子清洗，清洗后，用具备低弧度超短长度焊线的球焊机，采用反打方式将金线从第二IC芯片8的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第二键合线9；选用低吸水率≤0.25%、膨胀系数α1≤1、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；使用爱斯佩克IPH-201系列等烘箱，在150℃的温度下对半成品框架后固化5h；采用现有普通球栅阵列封装（BGA）植球及回流焊设备和工艺进行植球及回流焊；采用现有普通球栅阵列封装（BGA）的清洗设备和工艺进行清洗；采用现有普通球栅阵列封装（BGA）的打印工艺进行打印；使用现有普通球栅阵列封装（BGA）切割分离产品的设备和工艺切割分离产品；然后进行测试、检验、包装入库，制得3层隔片式IC芯片堆叠封装件。
实施例4
第一隔片6采用定制的微晶玻璃片，采用实施例1的工艺进行晶圆减薄划片，并粘贴第一IC芯片3、压焊第一键合线5；使用具有胶膜片上芯功能的上芯机，将粘贴有胶膜片的第一隔片6放置在第一IC芯片3上，使第一隔片6通过第二胶膜片12与第一IC芯片3粘接，不烘烤；再将带胶膜片的第二IC芯片8放置在第一隔片6上，使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后在150℃的温度下进行烘烤，烘烤时间和其它工艺条件同第一IC芯片3上芯后的烘烤；烘烤后采用实施例1的方法压焊第二键合线9；再按实施例1的后续方法制得3层隔片式IC芯片堆叠封装件。
实施例5
第一隔片6用定制的陶瓷片，采用实施例2的工艺制得3层隔片式IC芯片堆叠封装件。
实施例6
将芯片厚度从原始晶圆厚度减薄到100μm的最终厚度；粗磨范围从原始晶圆厚度到150μm +胶膜厚度，粗磨速度3μm/s；精磨厚度范围从150μm +胶膜厚度到100μm +胶膜厚度，精磨速度0.4μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度为0.06mm，采用DISC 3350划片机划片，得到带绷膜环的分离IC芯片；划片时采用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度≤10mm/s；减薄单晶片使其最终厚度为75μm；单晶片减薄过程中，粗磨范围从单晶片原始厚度到125μm +胶膜厚度，粗磨速度3.5μm/s；精磨厚度范围从125μm +胶膜厚度到75μm +胶膜厚度，精磨速度13μm/s。通过粘片胶上芯机先在BT基板16的载体1上点上绝缘胶，上芯机自动吸取第一IC芯片3放置在该绝缘胶上，使第一IC芯片3与载体1粘接；并采用防离层烘烤工艺进行175℃烘烤，所用的烘烤设备和其它烘烤工艺同普通PCB板上芯后烘烤；烘烤后，采用现有方法进行等离子清洗；清洗后，用具备低弧度超短长度焊线的球焊机，采用高低弧方式将金线从第一IC芯片3的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第一键合线5，在第一IC芯片3上点上绝缘胶，该绝缘胶的厚度为25μm，将划片后的第一隔片6放置在第一IC芯片3上，通过绝缘胶使第一隔片6与第一IC芯片3粘接，不烘烤；然后，在第一隔片6上点上厚度为22μm的绝缘胶，将第二IC芯片8放置在第一隔片6上，通过绝缘胶使第二IC芯片8与第一隔片6粘接；粘完本批全部第二IC芯片8后运送至烘烤，烘烤工艺同第一IC芯片3上芯后的烘烤；烘烤后采用现有方法进行等离子清洗，清洗后，用具备低弧度超短长度焊线的球焊机，采用反打方式将金线从第二IC芯片8的焊盘向第一基板焊盘7打线，形成弧高不超过110μm的第二键合线9。使用粘片胶上芯机，在第二IC芯片8上点上厚度为25μm绝缘胶，将第二隔片18放置在该绝缘胶上，使第二隔片18与第二IC芯片8粘接，不烘烤，第二隔片18与第二IC芯片8之间的绝缘胶形成第四粘胶片17；在第二隔片18上点上厚度为20μm的绝缘胶，将第三IC芯片20放置在该绝缘胶上，使第三IC芯片20与第二隔片18粘接，第三IC芯片20与第二隔片18之间的绝缘胶形成第五粘胶片19，然后送烘烤，在175℃下烘烤，其烘烤设备和其它烘烤工艺同3层隔片IC芯片堆叠封装件的烘烤，烘烤后进行等离子清洗；清洗后，使用具备低弧度超短长度焊线的球焊机，采用高低弧方式将金线从第三IC芯片20的焊盘打向第一基板焊盘7，形成弧高不超过120μm的第三键合线21。选用吸水率≤0.25%、膨胀系数α1≤1、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；使用爱斯佩克IPH-201烘箱，在150℃的温度下对半成品框架后固化5h；采用现有普通球栅阵列封装（BGA）植球及回流焊设备和工艺进行植球及回流焊；采用现有普通球栅阵列封装（BGA）的清洗设备和工艺进行清洗；采用现有普通球栅阵列封装（BGA）的打印工艺进行打印；使用现有普通球栅阵列封装（BGA）切割分离产品的设备和工艺切割分离产品；然后，进行测试、检验、包装入库，制得5层隔片式IC芯片封装件。
实施例7
使用导电胶粘贴第一IC芯片3，按实施例6的方法制得5层隔片式IC芯片封装件。
实施例8
采用与实施例6相同的方法堆叠粘贴第一IC芯片3、第一隔片6、第二IC芯片8，并分别压焊第一键合线5和第二键合线9，第一键合线5和第二键合线9均采用铜线。然后将带胶膜片的第二隔片18放置在第二IC芯片8上，第二隔片18和第二IC芯片8通过该胶膜片粘接，第二隔片18与第二IC芯片8之间的胶膜片形成第四粘胶片17；然后将带胶膜片的第三IC芯片20放置在第二隔片18上，第三IC芯片20和第二隔片18通过该胶膜片粘接，第三IC芯片20与第二隔片18之间的胶膜片形成第五粘胶片19；然后在150℃温度下防离层烘烤，烘烤设备和其它烘烤工艺同3 层隔片式IC芯片堆叠封装件胶膜片粘片后烘烤；烘烤后进行等离子清洗，清洗后，使用具备低弧度超短长度焊线的球焊机，采用反打方式将铜线从第三IC芯片20的焊盘打向第一基板焊盘7，形成弧高不超过120μm的第三键合线21。再采用与实施例6相同的方法进行塑封、后固化、植球及回流焊、清洗、打印、切割分离、测试、检验、包装入库，制得5层隔片式IC芯片封装件。
实施例9
采用实施例6的方法堆叠形成5层封装，并压焊第三键合线21，在第三IC芯片20上点上绝缘胶，将隔片放置在该绝缘胶上，使该隔片与第三IC芯片20粘接，不烘烤；接着在粘接的隔片上点上绝缘胶，将IC芯片放置在该绝缘胶上，使IC芯片与该隔片粘接，然后进行烘烤，烘烤后进行等离子清洗；清洗后，使用具备低弧度超短长度焊线的球焊机，采用高低弧方式将金线从该IC芯片的焊盘打向第一基板焊盘7，形成键合线；再按实施例6的方法进行塑封、后固化、植球及回流焊、清洗、打印、切割分离、测试、检验、包装入库，制得7层隔片式IC芯片封装件。
实施例10
采用实施例8的方法堆叠形成5层封装，并压焊第三键合线21，将带有胶膜片的隔片放置在第三IC芯片20上，该隔片通过胶膜片与第三IC芯片20粘贴，不烘烤；再将带有胶膜片的IC芯片放置在该隔片上，该IC芯片通过胶膜片与隔片粘接，在150℃温度下进行烘烤，烘烤设备和其它烘烤工艺与5层隔片式IC芯片堆叠封装相同；烘烤后进行等离子清洗；清洗后，使用具备低弧度超短长度焊线的球焊机，采用高低弧方式将金线从该IC芯片的焊盘打向第一基板焊盘7，形成键合线；再按实施例8的方法进行塑封、后固化、植球及回流焊、清洗、打印、切割分离、测试、检验、包装入库，制得7层隔片式IC芯片封装件。
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以人理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。

Claims (7)

1.一种基板的多层隔片式IC芯片堆叠封装件，包括BT基板（16），BT基板（16）的载体（1）上粘接有至少两块IC芯片，所有的IC芯片依次堆叠粘贴，各IC芯片上的焊盘通过键合线与BT基板（16）上的焊盘相连接，BT基板（16）上固封有塑封体（11），其特征在于，相邻两IC芯片之间粘贴有隔片。
2.根据权利要求1所述的多层隔片式IC芯片堆叠封装件，其特征在于，所述的隔片通过绝缘胶或胶膜片与IC芯片粘贴。
3.根据权利要求1或2所述的多层隔片式IC芯片堆叠封装件，其特征在于，所述的隔片采用单晶片、微晶玻璃片或陶瓷片。
4.根据权利要求1所述的多层隔片式IC芯片堆叠封装件，其特征在于，所述堆叠的IC芯片按远离载体（1）的顺序的第一块IC芯片与BT基板（16）相连的键合线的弧高不超过110μm、第二块IC芯片与BT基板（16）相连的键合线的弧高不超过110μm；从第三块IC芯片起，每块IC芯片与BT基板（16）相连的键合线的弧高不超过120μm。
5.一种权利要求1所述多层隔片式IC芯片堆叠封装件的生产方法，其特征在于，该封装件的生产具体按以下步骤进行：
步骤1：晶圆减薄和晶圆划片以及隔片减薄和隔片划片
对于3层隔片式IC芯片堆叠封装件：晶圆减薄最终厚度为100μm，并对减薄后的晶圆进行划片；
隔片采用单晶片：当单晶片用于3层堆叠封装件时，单晶片减薄后的最终厚度为110μm±10μm；当单晶片用于5层堆叠封装件时，单晶片减薄后的最终厚度为75μm；当单晶片用于5层以上堆叠封装件时，单晶片减薄后的最终厚度为50μm；
隔片采用微晶玻璃片或陶瓷片时，厚度根据需要定制，不需减薄；
步骤2：上芯、清洗、压焊
对于3层隔片式IC芯片堆叠封装件：
在BT基板（16）的载体（1）上点上绝缘胶或导电胶，通过该绝缘胶或导电胶将第一IC芯片（3）与载体（1）粘接，并采用防离层烘烤工艺进行175℃烘烤；烘烤后进行等离子清洗，再从第一IC芯片（3）的焊盘向第一基板焊盘（7）打线，形成弧高不超过110μm的第一键合线（5），然后，在第一IC芯片（3）上依次粘贴第一隔片（6）和第二IC芯片（8）：
若采用绝缘胶粘贴第一隔片（6）和第二IC芯片（8），则在第一IC芯片（3）上点上绝缘胶，将划片后的第一隔片（6）放置在第一IC芯片（3）上，通过绝缘胶使第一隔片（6）与第一IC芯片（3）粘接，不烘烤；然后，在第一隔片（6）上点上绝缘胶，将第二IC芯片（8）放置在第一隔片（6）上，通过绝缘胶使第二IC芯片（8）与第一隔片（6）粘接，送烘烤；两次粘接的绝缘胶的厚度均为20μm～30μm；等离子清洗，再从第二IC芯片（8）的焊盘向第一基板焊盘（7）打线，形成弧高不超过110μm的第二键合线（9）；
若采用胶膜片粘贴第一隔片（6）和第二IC芯片（8），将带胶膜片的第一隔片（6）放置在第一IC芯片（3）上，使第一隔片（6）通过胶膜片与第一IC芯片（3）粘接，不烘烤；再将带胶膜片的第二IC芯片（8）放置在第一隔片（6）上，使第二IC芯片（8）与第一隔片（6）粘接；然后在150℃的温度下烘烤；等离子清洗，再从第二IC芯片（8）的焊盘向第一基板焊盘（7）打线，形成弧高不超过110μm的第二键合线（9）；
对于5层隔片式IC芯片堆叠封装件：
采用3层隔片式IC芯片堆叠封装件的上芯方法在载体（1）上粘贴第一IC芯片（3）、压焊第一键合线（5）、粘贴第一隔片（6）和第二IC芯片（8）、压焊第二键合线（9），然后粘贴第二隔片（18）和第三IC芯片（20）：
若采用绝缘胶粘贴第二隔片（18）和第三IC芯片（20），在第二IC芯片（8）上点上绝缘胶，将第二隔片（18）放置在该绝缘胶上，使第二隔片（18）与第二IC芯片（8）粘接，不烘烤；在第二隔片（18）上点上绝缘胶，将第三IC芯片（20）放置在该绝缘胶上，使第三IC芯片（20）与第二隔片（18）粘接；在175℃下烘烤，等离子清洗；再从第三IC芯片（20）的焊盘向第一基板焊盘（7）打线，形成弧高不超过120μm的第三键合线（21）；两次粘接使用的绝缘胶的厚度均为20μm～30μm;
若采用胶膜片粘贴第二隔片（18）和第三IC芯片（20），将带胶膜片的第二隔片（18）放置在第二IC芯片（8）上，使第二隔片（18）和第二IC芯片（8）粘接；再将带胶膜片的第三IC芯片（20）放置在第二隔片（18）上，使第三IC芯片（20）和第二隔片（18）粘接；在150℃温度下防离层烘烤；等离子清洗；再从第三IC芯片（20）的焊盘向第一基板焊盘（7）打线，形成弧高不超过120μm的第三键合线（21）；
对于5层以上隔片式IC芯片堆叠封装件
在5层隔片式IC芯片堆叠封装上芯的基础上，粘贴隔片和IC芯片：
若采用绝缘胶粘贴隔片和IC芯片，则在第三IC芯片（20）上点上绝缘胶，将隔片放置在该绝缘胶上，使该隔片与第三IC芯片（20）粘接，不烘烤；接着在隔片上点上绝缘胶，将IC芯片放置在该绝缘胶上，使IC芯片与该隔片粘接，然后采用与5层隔片式IC芯片堆叠封装相同的烘烤工艺进行烘烤，烘烤后进行等离子清洗；清洗后从该IC芯片的焊盘向第一基板焊盘（7）打线，形成键合线；依此类推，堆叠更多层的IC芯片；
若采用胶膜片粘贴隔片和IC芯片，则将带有胶膜片的隔片放置在第三IC芯片（20）上，该隔片通过胶膜片与第三IC芯片（20）粘贴，不烘烤；再将带有胶膜片的IC芯片放置在该隔片上，该IC芯片通过胶膜片与隔片粘接，在150℃温度下进行烘烤，烘烤设备和其它烘烤工艺与5层隔片式IC芯片堆叠封装相同；烘烤后进行等离子清洗；清洗后从该IC芯片的焊盘向第一基板焊盘（7）打线，形成弧高不超过120μm的键合线；依照上述方法，堆叠更多层的IC芯片；
步骤3：塑封
选用低吸水率（吸水率≤0.25%）、低应力（膨胀系数α1≤1）、流动长度为70cm～120cm的的环保塑封料，使用全自动包封系统和超薄型封装防翘曲工艺，进行防冲丝、防翘曲和防离层塑封，得到半成品框架；
步骤4：后固化
在150℃的温度下对步骤3的半成品框架后固化5h；
步骤5：植球及回流焊
采用现有普通球栅阵列封装植球及回流焊工艺进行植球及回流焊；
步骤6：清洗
采用现有普通球栅阵列封装的清洗工艺进行清洗；
步骤7：打印
采用现有普通球栅阵列封装的打印工艺进行打印；
步骤8：分离产品
使用现有普通球栅阵列封装切割分离的工艺切割分离产品；
步骤9：测试
对切割分离的产品进行测试；
步骤10：检验
对已测试完的产品进行检验，剔除不合格产品；
步骤11：包装入库
按普通球栅阵列封装件包装入库要求进行包装、入库。
6.根据权利要求5所述的生产方法，其特征在于，所述步骤1中晶圆减薄时，粗磨范围从原始晶圆厚度到最终厚度+胶膜厚度+50μm，粗磨速度2μm/s～5μm/s；精磨厚度范围从最终厚度+胶膜厚度+50μm到晶圆最终厚度+胶膜厚度，精磨速度0.3μm/s～0.6μm/s，晶圆减薄过程中采用防止芯片翘曲工艺；减薄后的晶圆的粗糙度为0.10mm～0.05mm；所述单晶片减薄过程中，粗磨范围从单晶片原始厚度到最终单晶片厚度+胶膜厚度+50μm，粗磨速度3μm/s～5μm/s；精磨厚度范围从最终单晶片厚度+胶膜厚度+50μm到最终单晶圆厚度+胶膜厚度，精磨速度12μm/s～15μm/s。
7.根据权利要求5所述的生产方法，其特征在于，所述步骤2中压焊时，使用具备低弧度超短长度焊线的球焊机，采用高低弧或反打方式打线，形成键合线。
CN201110455062.8A 2011-12-31 2011-12-31 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 Active CN102569272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110455062.8A CN102569272B (zh) 2011-12-31 2011-12-31 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110455062.8A CN102569272B (zh) 2011-12-31 2011-12-31 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102569272A true CN102569272A (zh) 2012-07-11
CN102569272B CN102569272B (zh) 2014-06-25

Family

ID=46414304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110455062.8A Active CN102569272B (zh) 2011-12-31 2011-12-31 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102569272B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091791A (zh) * 2012-08-31 2014-10-08 天水华天科技股份有限公司 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN104219888A (zh) * 2014-08-15 2014-12-17 安徽广德威正光电科技有限公司 一种bt板板材开料工艺
CN105448860A (zh) * 2014-09-19 2016-03-30 瑞萨电子株式会社 半导体装置
CN109841602A (zh) * 2017-11-29 2019-06-04 南茂科技股份有限公司 芯片堆叠封装结构
CN110021548A (zh) * 2019-04-03 2019-07-16 江苏纳沛斯半导体有限公司 一种减少芯片切割边缘崩边的工艺
CN111863715A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN112466759A (zh) * 2020-11-09 2021-03-09 太极半导体（苏州）有限公司 一种防止贴片后焊线塌陷弯曲的封装方法
CN113369220A (zh) * 2021-05-31 2021-09-10 厦门香翎贸易有限公司 一种医用玻璃片清洁杀菌机及其使用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194460A (zh) * 1997-03-24 1998-09-30 Lg半导体株式会社 堆叠式半导体芯片封装及其制造方法
CN101290930A (zh) * 2007-04-19 2008-10-22 英飞凌科技股份公司 包含半导体芯片叠层的半导体器件及其制造方法
US20080265393A1 (en) * 2007-04-24 2008-10-30 Advanced Chip Engineering Technology Inc. Stack package with releasing layer and method for forming the same
CN102163591A (zh) * 2010-12-02 2011-08-24 天水华天科技股份有限公司 一种球型光栅阵列ic芯片封装件及其生产方法
CN102194805A (zh) * 2010-03-18 2011-09-21 海力士半导体有限公司 具有堆叠芯片的半导体封装及其制造方法
CN202394964U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194460A (zh) * 1997-03-24 1998-09-30 Lg半导体株式会社 堆叠式半导体芯片封装及其制造方法
CN101290930A (zh) * 2007-04-19 2008-10-22 英飞凌科技股份公司 包含半导体芯片叠层的半导体器件及其制造方法
US20080265393A1 (en) * 2007-04-24 2008-10-30 Advanced Chip Engineering Technology Inc. Stack package with releasing layer and method for forming the same
CN102194805A (zh) * 2010-03-18 2011-09-21 海力士半导体有限公司 具有堆叠芯片的半导体封装及其制造方法
CN102163591A (zh) * 2010-12-02 2011-08-24 天水华天科技股份有限公司 一种球型光栅阵列ic芯片封装件及其生产方法
CN202394964U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091791A (zh) * 2012-08-31 2014-10-08 天水华天科技股份有限公司 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN104219888A (zh) * 2014-08-15 2014-12-17 安徽广德威正光电科技有限公司 一种bt板板材开料工艺
CN104219888B (zh) * 2014-08-15 2017-07-28 安徽广德威正光电科技有限公司 一种bt板板材开料工艺
CN105448860A (zh) * 2014-09-19 2016-03-30 瑞萨电子株式会社 半导体装置
CN105448860B (zh) * 2014-09-19 2019-06-18 瑞萨电子株式会社 半导体装置
CN109841602A (zh) * 2017-11-29 2019-06-04 南茂科技股份有限公司 芯片堆叠封装结构
CN110021548A (zh) * 2019-04-03 2019-07-16 江苏纳沛斯半导体有限公司 一种减少芯片切割边缘崩边的工艺
CN110021548B (zh) * 2019-04-03 2020-09-11 江苏纳沛斯半导体有限公司 一种减少芯片切割边缘崩边的工艺
CN111863715A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN112466759A (zh) * 2020-11-09 2021-03-09 太极半导体（苏州）有限公司 一种防止贴片后焊线塌陷弯曲的封装方法
CN113369220A (zh) * 2021-05-31 2021-09-10 厦门香翎贸易有限公司 一种医用玻璃片清洁杀菌机及其使用方法

Also Published As

Publication number Publication date
CN102569272B (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN102569272A (zh) 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
TWI395316B (zh) 多晶片模組封裝件
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
WO2013082970A1 (zh) 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
TWI433271B (zh) 減少晶片間氣泡之多晶片堆疊方法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
WO2014190608A1 (zh) 一种无焊带太阳能电池组件及其制备方法
CN107622957A (zh) 双面SiP的三维封装结构的制造方法
CN102522383A (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
JP3822043B2 (ja) チップ部品組立体の製造方法
CN102522392B (zh) 一种具有接地环的e/LQFP平面封装件及其生产方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
TW201112384A (en) Multi-chip stacked device without loop height and its manufacturing method
CN202394964U (zh) 一种基板的多层隔片式ic芯片堆叠封装件
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
CN104091791A (zh) 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN110783210A (zh) 一种两面封装的存储类产品封装结构及制造方法
CN104636793A (zh) 一种智能卡及其制作方法
CN102842558A (zh) 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102222658A (zh) 多圈排列ic芯片封装件及其生产方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
CN102842560A (zh) 一种wlcsp多芯片堆叠式封装件及其封装方法
CN110265307A (zh) 制造半导体封装方法及其封装结构
WO2020034386A1 (zh) 一种基于树脂垫片的阶梯式堆叠芯片封装结构及加工工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant