[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102566172A - 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 - Google Patents

用于面内切换模式的液晶显示器件的阵列基板及其制作方法 Download PDF

Info

Publication number
CN102566172A
CN102566172A CN2011103084325A CN201110308432A CN102566172A CN 102566172 A CN102566172 A CN 102566172A CN 2011103084325 A CN2011103084325 A CN 2011103084325A CN 201110308432 A CN201110308432 A CN 201110308432A CN 102566172 A CN102566172 A CN 102566172A
Authority
CN
China
Prior art keywords
line
electrode
drain electrode
passivating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103084325A
Other languages
English (en)
Other versions
CN102566172B (zh
Inventor
李敏职
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102566172A publication Critical patent/CN102566172A/zh
Application granted granted Critical
Publication of CN102566172B publication Critical patent/CN102566172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于面内切换(IPS)模式的液晶显示器件的阵列，包括：形成在基板上沿第一方向延伸的栅极线，形成在所述基板上沿所述第一方向延伸的公共线，形成为沿第二方向延伸的数据线，形成在所述栅极线和所述数据线的交叉处的薄膜晶体管，其中所述薄膜晶体管包括栅极线、栅绝缘层、有源层、源极和漏极，形成在包括所述薄膜晶体管的基板上的钝化膜，形成在位于由所述栅极线和所述数据线限定的像素区中的钝化膜上的像素电极，所述像素电极电连接至所述漏极，形成在钝化膜上的公共电极，以及连接至所述公共电极和所述公共线的公共电极连接线，其中所述公共电极连接线与所述公共线和所述漏极重叠。

Description

用于面内切换模式的液晶显示器件的阵列基板及其制作方法
技术领域
本发明涉及一种液晶显示(LCD)器件，更具体地，涉及用于面内切换(IPS)模式的LCD器件的阵列基板及其制作方法。
背景技术
通常，LCD器件使用液晶的光学各向异性和极化特性驱动。所述由于液晶分子具有细而长的结构，因此它们的排列具有方向性。所述液晶分子的排列的方向性通过向液晶施加电场来控制。
当所述液晶分子的排列方向自发地调整时，液晶分子的排列发生变化，并且由于液晶的光学各向异性，光在液晶分子的排列方向上发生折射，由此来显示图像。
有源矩阵(AM)LCD(AM-LCD，以下称LCD器件)，以其高分辨率和出众的视频实现能力著称，在所述有源矩阵LCD中，薄膜晶体管(TFT)和连接至TFT的像素电极以矩阵的形式排布。
所述LCD器件包括具有公共电极的滤色器(color filter)基板(即，上基板)、具有像素电极的阵列基板(即，下基板)和介于所述上、下基板之间的液晶层。具有这种结构的LCD器件由施加在所述公共电极和所述像素电极之间的垂直电场驱动。因此，这种结构具有卓越的特性，例如透光率、开口率等等。
然而，这种LCD器件具有较差的视角特性。因而，最新采用的用来克服所述缺陷的技术是使用面内切换(IPS)模式中的水平电场作为液晶驱动方法，所述方法可改善视角特性。
所述IPS模式的LCD配置为具有相互面对的滤色器基板和阵列基板，且具有介于所述滤色器基板和阵列基板之间的液晶层。所述阵列基板包括TFT、公共电极和像素电极，所述TFT、公共电极和像素电极位于在透明绝缘基板上限定的多个像素中的每一个像素处。公共电极和像素电极在同一基板上平行设置并彼此分隔开。所述滤色器基板包括黑矩阵和滤色器，所述黑矩阵所处的位置与在透明绝缘基板上形成栅极线，数据线和TFT的位置相对应，所述滤色器的位置根据每个像素的位置来设置。
所述液晶层由介于公共电极和像素电极之间的水平电场驱动。在具有所述结构的IPS模式的LCD器件中，公共电极和像素电极形成为透明的以确保透光度。
以下，将对用于现有技术中的IPS模式LCD器件的阵列基板结构进行描述。图1是用于现有技术中的IPS模式LCD器件的阵列基板的平面图。图2是沿图1中的线III-III方向截取的截面图，即，用于IPS模式LCD器件的阵列基板的截面图。
如图1和图2所示，用于现有技术的IPS模式LCD器件的阵列基板包括在基板1上沿一个方向延伸的多个栅极线13和多个公共线13b、13c，所述栅极线和所述公共线相互平行并且彼此分隔开，多个数据线21与所述栅极线13交叉，从而在所述数据线与所述栅极线的交叉处限定像素区，多个像素电极25a形成在由栅极线13和数据线21限定的所述像素区，设置在栅极线13和数据线21的交叉处的薄膜晶体管(TFTs)T。每个TFT T包括栅极13a、有源层(未示出)、漏极21b和源极21a，公共电极25c设置在由栅极线13和数据线21限定的像素区，所述公共电极25c与所述像素电极25a彼此分隔开。
所述栅极线13提供来自栅极驱动器(图中未示出)的扫描信号。所述数据线21提供来自数据驱动器(图中未示出)的视频信号。在所述栅极线13和所述数据线21之间设置有栅绝缘层15。
公共线13b和13c与栅极线13同时形成。所述公共线13b布置为与所述栅极线13平行，且所述公共线13c布置为与所述栅极线13垂直。所述公共线13b和13c彼此连接。所述公共线13c与所述数据线21重叠并且在所述公共线13c与所述数据线21之间设置有所述栅绝缘层15。
所述TFT T受施加到栅极线13的扫描信号控制，从而允许像素电极25a带有施加到数据线21的像素电信号，且保持信号带电状态。所述TFT T包括连接到栅极线13的栅极13a；连接到数据线21的源极21a；面对源极21a且连接到像素电极25a的漏极21b；与栅极13a重叠的有源层17，并且栅绝缘层15设置在有源层17与栅极13a之间以形成源极21a和漏极21b之间的沟道；以及形成在有源层17上的欧姆接触层19，所述欧姆接触层19形成在有源层17上的区域不包括源极21a和漏极21b之间的沟道区域。
多个透明的像素电极25a设置在与栅极线13和数据线21分隔开的像素区的整个表面上。所述多个像素电极25a经由贯穿下钝化膜23形成的接触孔23a电连接至漏极21b。多个像素电极25a的一个末端与像素电极连接线25b连接在一起，所述像素电极连接线25b与公共线13b重叠。
如图1所示，与像素电极25a分隔开的多个公共电极25c的末端部与公共电极连接线25d连接在一起。所述公共电极连接线25d经由公共线接触孔23b电连接至公共线13c。
如图2所示，在用于现有技术的LCD器件的阵列基板的结构中，第一寄生电容C1形成在像素电极连接线25b和公共线13b之间，在所述像素电极连接线25b和所述公共线13b之间设置有栅绝缘层15和钝化膜23，第二寄生电容C2形成在漏极21b和与漏极21b重叠的公共线13b之间，在所述漏极21b和所述公共线13b之间设置有栅绝缘层15。
所述公共电极25c施加一参考电压，即，施加一公共电压至每个像素以驱动液晶。在所述像素电极25a和相邻的公共电极25c之间产生水平电场。因此，当通过TFT T使得视频信号施加到像素电极25a时，像素电极25a和公共电极25c(公共电压施加在其上)之间的电压差产生水平电场以利用介电各向异性使以水平方向布置的液晶分子旋转。像素区的透光率根据液晶分子的旋转程度的变化而发生改变。
但是，根据现有技术，如图2所示的“A”部分，第一寄生电容C1形成在像素电极连接线25b和公共线13b之间，第二寄生电容C2形成在漏极21b和公共线13b之间。所述现有技术的结构需要空间以形成这样的寄生电容，这会使开口率相应地降低。特别是，由于第一寄生电容C1和第二寄生电容C2水平形成，而非彼此垂直地形成，因此它们会在阵列基板上占用更多的空间，从而相应地降低了开口率。
发明内容
因此，本发明涉及一种用于面内切换模式的液晶显示器件的阵列基板及其制造方法，基本上避免了由于现有技术的限制和缺点导致的一个或更多问题。
本发明的一个目的是提供一种用于面内切换(IPS)模式的LCD器件的阵列基板，通过减少电容器所占用的面积而提高开口率，同时保持电容器的尺寸与现有技术一致。
在以下描述中将说明本发明的其它特征和优点，这些特征和优点的一部分从所述描述可以显而易见地得出，或者可通过实施本发明而领会到。通过说明书、权利要求书以及附图中特别指出的结构可实现和获得本发明的这些目的和其它优点。
根据本发明的目的并且为了实现这些和其它优点，如在此体现的和广泛描述的，一种用于面内切换模式的液晶显示器件的阵列基板及其制造方法包括形成在基板上沿第一方向延伸的栅极线；形成在所述基板上沿所述第一方向延伸的公共线；形成为沿第二方向延伸的数据线；形成在栅极线和数据线交叉处的薄膜晶体管，其中所述薄膜晶体管包括栅极线、栅绝缘层、有源层、源极和漏极；形成在包括所述薄膜晶体管的基板上的钝化膜；形成在位于由所述栅极线和所述数据线限定的像素区中的钝化膜上的像素电极，所述像素电极电连接至漏极；形成在钝化膜上的公共电极；以及连接至公共电极和公共线的公共电极连接线，其中所述公共电极连接线与所述公共线和所述漏极重叠。
在另一方面，制造用于面内切换(IPS)模式的液晶显示器件的阵列基板的方法包括沿第一方向形成栅极线；沿所述第一方向形成公共线；在所述栅极线和所述公共线上形成栅绝缘层；在所述栅绝缘层上沿第二方向形成数据线；在所述栅极线和所述数据线的交叉处形成薄膜晶体管，其中所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；在所述数据线和所述薄膜晶体管上形成钝化膜；在位于由所述栅极线和所述数据线限定的像素区中的钝化膜上形成像素电极，所述像素电极电连接至所述漏极；在钝化膜上形成公共电极；以及形成连接至所述公共电极和所述公共线的公共电极连接线，其中所述公共电极连接线与所述公共线和所述漏极重叠。
应当理解，本发明前面的概括性描述和下面的详细描述都是示例性的和说明性的，意在对要求保护的本发明提供进一步的说明。
附图说明
所包括的附图用于对本发明提供进一步的理解，并且并入并组成本说明书的一部分，解释本发明的实施例并且与说明书文字一起用于解释本发明的原理。
图1是根据现有技术的用于IPS模式LCD器件的阵列基板的平面图；
图2是沿图1中的线III-III方向截取的截面图，也是用于IPS模式LCD器件的阵列基板的截面图；
图3是根据本发明的示例性实施例的用于IPS模式LCD器件的阵列基板的平面图；
图4是沿图3中的线IV-IV方向截取的截面图，也是用于示例性的IPS模式LCD器件的阵列基板的截面图；
图5A至5N是显示制造用于示例性IPS模式LCD器件的阵列基板的示例性工艺的截面图；和
图6A至6F是沿图3中的线VI-VI方向截取的截面图，是显示制造用于示例性IPS模式LCD器件的阵列基板的示例性工艺的截面图。图6A至6F显示制造漏极接触孔和公共线接触孔的工艺。
具体实施方式
现在将详细描述本发明的优选实施例，附图中图解了这些实施例的一些实例。
图3是根据本发明的示例性实施例的用于IPS模式LCD器件的阵列基板的平面图。图4是沿图3中的线IV-IV方向截取的截面图，也是用于示例性的IPS模式LCD器件的阵列基板的截面图。
根据本发明的用于IPS模式LCD器件的阵列基板包括形成在基板101上沿一个方向延伸的彼此平行且分隔开的多个栅极线103c；形成在基板101上的与所述栅极线103c彼此平行且分隔开的公共线103b；与栅极线103c交叉的多个数据线113a以在所述交叉处限定出像素区；每个TFT T形成在栅极线103c和数据线113a的交叉处，所述每个TFT T包括栅极103a、栅绝缘层107、有源层109a、源极113b和漏极113c；包括下钝化膜119a和上钝化膜119b的双层的钝化膜119形成在包括所述TFTs T的整个基板上；布置在位于由栅极线103c和数据线113a的交叉而限定出的每个像素区中的钝化膜119上的多个像素电极123a，所述多个像素电极123a电连接至漏极113c；布置在钝化膜119上的与所述像素电极123a分隔开的多个公共电极123c；公共电极连接线123d，其中每一个公共电极连接线123d都与公共线103b和漏极113c重叠；以及电容C1和C2，所述电容C1和C2分别形成在公共电极连接线123d和漏极113c之间以及漏极113c和公共线103b之间，所述电容C1和C2与水平方向垂直地形成，并且在所述公共电极连接线123d和所述漏极113c之间设置有双层的钝化膜119，在所述漏极113c和所述公共线103b之间设置有栅绝缘层107。
所述栅极线103c提供来自栅极驱动器(未示出)的扫描信号，所述数据线113a提供来自数据驱动器(未示出)的视频信号。所述栅极线103c和所述数据线113a彼此交叉以限定像素区。在所述栅极线103c和所述数据线113a之间设置有栅绝缘层107。
所述栅极线103c可以形成为多于一或两层的多层结构，其包括基板101上的透明导电层。所述栅极线103c可通过层叠使用透明导电层的第一导电层和使用非透明金属的第二导电层形成多层结构、或者使用非透明金属形成单层结构。所述第一导电层可通过使用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)实现，所述第二导电层可使用铜(Cu)、钼(Mo)、铝(Al)、Cu合金、Mo合金和Al合金之一来形成。
所述TFT T受施加到栅极线103c的扫描信号的控制，从而允许像素电极123a带有施加到数据线21的像素电信号，并保持信号带电状态。每个TFT T包括被包含在栅极线103c中的栅极103a；连接至数据线113a的源极113b；面对源极113b且连接至像素电极123a的漏极113c；与栅极103a重叠的有源层109a，并且栅绝缘层107设置在所述有源层109a和所述栅极103a之间并在源极113b和漏极113c之间形成沟道；在有源层109a上形成的欧姆接触层111a。所述欧姆接触层111a可形成在有源层109a的区域上，所述区域不包括源极113b和漏极113c之间的沟道区域。
所述漏极113c可与下公共线103b重叠。所述有源层109a和所述欧姆接触层111a可与所述数据线113a重叠。所述数据线113a可经由数据焊盘(未示出)接收来自数据驱动器(未示出)的像素信号。多个透明的像素电极123a可在整个像素区上布置为彼此分隔开，并且与栅极线103a和数据线113a之间形成间隙。所述多个像素电极123a可布置为与数据线113a平行。所述多个像素电极123a的第一末端部可与所述像素电极连接线123b连接在一起，所述像素电极连接线123b设置成与所述数据线113a垂直。邻近数据线113a的所述多个像素电极123a的第二末端部可经由漏极接触孔121a电连接至漏极113c，所述漏极接触孔121a形成在双层的钝化膜119处。
多个公共电极123c可通过与像素电极123a呈交替的方式形成在整个像素区上。所述多个公共电极123c可布置为与数据线113a平行。所述多个公共电极123c的第一末端部可与所述公共电极连接线123d连接在一起，所述公共电极连接线123d形成为与所述数据线113a垂直。所述公共电极连接线123d可经由公共线接触孔121b电连接至所述公共线103b，所述公共线接触孔121b贯穿所述双层的钝化膜119形成。所述公共电极连接线123d可与位于其下方的漏极113c和公共线103b重叠。
如图4中的“B”部分所示，所述第一电容C1和所述第二电容器C2可在同一区域下形成。特别是，所述第一电容C1可形成在所述公共电极连接线123d和所述漏极113c之间，在所述公共电极连接线123d和所述漏极113c之间设置有双层的钝化膜119，所述第二电容C2可形成在所述漏极113c和所述公共线103b之间，在所述漏极113c和所述公共线103b之间设置有所述栅绝缘层107。在某些情况下，为了配置第二电容，所述有源层109a可以不形成在所述公共线103b和漏极113c之间。
所述多个公共电极123c可施加一参考电压，即，施加公共电压至每个像素以驱动液晶。多个所述像素电极123a和多个所述公共电极123c可在钝化膜119上的像素区产生水平电场。
因此，当通过所述TFT T使视频信号施加至所述像素电极123a时，所述像素电极123a和所述公共电极123c(公共电压施加在其上)之间的电压差产生水平电场以利用介电各向异性使得在TFT基板和滤色器基板(未示出)之间以水平方向排列的液晶分子旋转。所述像素区的透光率根据所述液晶分子的旋转程度的变化而发生改变，由此实现图像的明暗变化。
以下将描述如图5和图6所示的，根据本发明制造用于IPS模式LCD器件的阵列基板的示例性方法。图5A至5N是显示制造用于示例性IPS模式LCD器件的阵列基板的示例性工艺的截面图。图6A至6F是沿图3中的线VI-VI截取的截面图，是显示制造用于示例性IPS模式LCD器件的阵列基板的示例性工艺的截面图。图6A至6F显示制造漏极接触孔和公共线接触孔的工艺。
如图5A所示，在透明基板101上限定非像素区以及具有切换区的多个像素区，然后通过喷溅涂覆法在所述透明基板101上沉积第一导电金属层103。所述第一导电金属层103可使用铝(Al)、钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、钛(Ti)、Mo合金、Cu合金、Al合金等中的一种或多种形成为单层结构，或形成为至少沉积两层的结构，例如Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金、Cu/Mo(Ti)等。在所述第一导电金属层103上沉积具有高透光率的光刻胶以形成第一光敏膜105。
如图5B所示，使用掩膜(未示出)并通过光刻法曝光并成形所述第一光敏膜105，选择性地移除第一光敏膜105，以形成第一光敏膜图案105a。所述第一光敏膜图案105a仅保留将形成栅极线和公共线的区域。
如图5C所示，利用所述第一光敏膜图案105a作为遮蔽膜选择性地图案化所述第一导电金属层103，以形成栅极线(未示出，见图4中的103c)，以及自所述栅极线103c延伸出来的栅极103a和公共线103b。
如图5D所示，移除所述第一光敏膜图案105a后，在整个基板上沉积栅绝缘层107，所述栅绝缘层107可由氮化硅(SiNx)或二氧化硅(SiO2)制成。
如图5E所示，在基板101的整个表面上依序沉积非晶硅层(a-Si:H)109，含有杂质的非晶硅层(n+或p+)111和第二导电金属层113，所述栅绝缘层107形成在所述基板101上。所述非晶硅层(a-Si:H)109和含有杂质的非晶硅层(n+或p+)111可通过化学气相沉积(CVD)方法沉积。所述第二导电金属层113可通过溅射喷涂法沉积。所述CVD方法和溅射喷涂法仅是示例性的沉积方法，除此之外还可以使用其它的沉积方法。所述第二导电金属层113可使用铝(Al)、钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、钛(Ti)、Mo合金、Cu合金、Al合金等之中的一种或多种形成为单层结构，或形成为至少沉积两层的结构，例如Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金、Cu/Mo(Ti)等。
如图5F所示，在所述第二导电金属层113上沉积具有高透光率的第二光敏膜115。然后，利用衍射掩膜117对所述第二光敏膜115进行曝光处理，所述衍射掩膜117包括光阻(light blocking)部分117a、半透明部分117b和透明部分117c。所述衍射掩膜117的阻光部分117a位于所述第二光敏膜115上的区域对应于形成数据线的区域以及形成源极和漏极的区域。所述衍射掩膜117的半透明部分117b位于所述第二光敏膜115上的区域对应于形成所述TFT T的沟道的区域，即栅极103a的上方。除所述衍射掩膜117外，还可利用使用光衍射效果的掩膜、半色调掩膜或其它掩膜。
如图5G所示，在曝光处理之后进行成形处理，之后选择性地图案化所述第二光敏膜115以在数据线形成区域及源极和漏极形成区域上形成第一图案115a，和在所述TFT T的沟道区域上形成第二图案115b。位于数据线形成区域及源极和漏极形成区域上的所述第一图案115a不允许光透过。因此，它们保持所述第二光敏膜115的厚度。然而，位于所述TFT T的沟道区域上的第二图案115b由于光部分地透射至所述第二光敏膜115而被移除掉预定的厚度。特别是，位于所述TFT T的沟道区域上的所述第二图案115b的厚度比位于数据线形成区域及源极和漏极形成区域上的所述第一图案115a小。
如图5H所示，位于数据线形成区域及源极和漏极形成区域上的所述第一图案115a和位于所述TFT T的沟道区域上的所述第二图案115b被用作掩膜以选择性地图案化所述第二导电金属层113、所述含有杂质的非晶硅层111和所述非晶硅层109，由此形成数据线(未示出，见图3中的113a)和有源层109a，并同时限定出形成源极的区域和形成漏极的区域。首先通过湿刻法选择性地蚀刻所述含有杂质的非晶硅层111、非晶硅层109和所述第二导电金属层113，然后通过干刻法蚀刻含有杂质的非晶硅层111和非晶硅层109。
如图5I所示，通过灰化步骤完全去除位于所述TFT T的沟道区域上的所述第二图案115b，由此暴露位于所述TFT T的沟道区域上的所述第二图案115b下方的第二导电金属层113的一部分。灰化步骤期间，位于数据线形成区域及源极和漏极形成区域上的所述第一图案115a也被部分地去除掉预定的厚度。特别地，形成在数据线形成区域及源极和漏极形成区域上的第一图案115a在灰化步骤期间被部分地刻蚀。
如图5J所示，暴露的第二导电金属层113使用第一图案115a作为掩膜通过湿刻法被刻蚀，由此形成源极113b和与所述源极113b分隔开的漏极113c。
尽管图中未示出，之后位于沟道区域上的含杂质的非晶硅层111也通过所述干刻法被去除以形成欧姆接触层111a且暴露所述有源层109a的沟道区域，由此形成包括栅极103a、栅绝缘层107、有源层109a、欧姆接触层111a、源极113b和漏极113c的TFT T。
如图5K和图6A所示，在具有所述TFT T的整个基板上沉积下钝化膜119a，在所述下钝化膜119a上沉积上钝化膜119b。所述下钝化膜119a和上钝化膜119b可由无机绝缘材料制成。此外，所述下钝化膜119a和上钝化膜119b可形成双层的钝化膜119。然后，在所述双层的钝化膜119上沉积具有高透光率的光刻胶，以形成第三光敏膜120。
如图6B所示，通过光刻法利用掩膜(未示出)曝光并成形所述光敏膜120，并且选择性地图案化所述光敏膜120，以形成第三光敏膜图案120a。
如图6C所示，利用所述第三光敏膜图案120a作为掩膜选择性地去除双层的上钝化膜119b和下钝化膜119a，以形成用于暴露所述漏极113c的漏极接触孔121a。选择性地去除双层的上钝化膜119b和下钝化膜119a以及位于所述钝化膜119下方的栅绝缘层107，以形成用于暴露所述公共线103b的公共线接触孔121b。
如图5L和图6D所示，去除所述第三光敏膜图案120a之后，通过溅射喷涂法，在包括漏极接触孔121a和公共线接触孔121b的钝化膜119上沉积透明导电材料层123。所述透明导电材料层123可由氧化铟锡(ITO)、氧化铟锌(IZO)等制成。然后在所述透明导电材料层123上沉积具有高透光率的光刻胶以形成第四光敏层125。
如图5M和图6E所示，通过光刻法利用掩膜(未示出)曝光和成形所述第四光敏膜125，选择性地图案化所述第四光敏膜125，以形成第四光敏膜图案125a。
如图5N和图6F所示，利用所述第四光敏膜图案125a作为掩膜选择性地图案化所述透明导电材料层123，由此同时形成多个像素电极123a和多个公共电极123c，所述像素电极123a经由漏极接触孔121a电连接至漏极113c，所述公共电极123c经由公共线接触孔121b电连接至所述公共线103b。所述多个像素电极123a可设置在由栅极线103a和数据线113a限定的像素区上，且彼此分隔开。所述多个像素电极123a可设置成与数据线113a平行。所述多个像素电极123a的第一末端部可通过像素电极连接线123b连接在一起，所述像素电极连接线123b设置成与数据线113a垂直。邻近数据线113a的所述多个像素电极123a的第二末端部可经由漏极接触孔121a电连接至所述漏极113c，所述漏极接触孔121a形成在所述双层的钝化膜119上。
所述多个公共电极123c可通过与所述像素电极123a呈交替的方式互相分开形成。所述多个公共电极123c可设置成与数据线113a平行。所述多个公共电极123c的第一末端部可通过公共电极连接线123d连接在一起，所述公共电极连接线123d设置为与数据线113a垂直。所述公共电极连接线123d可经由公共线接触孔121b电连接至所述公共线103b，所述公共线接触孔121b贯穿构成双层结构的钝化膜119a和119b而形成。所述公共电极连接线123d可与漏极113c和位于其下侧的公共线103b重叠。
因此，如图5N和图6F所示，在相同区域下，形成第一电容C1和第二电容C2。在示例性实施例中，所述第一电容C1在公共电极连接线123d和漏极113c之间垂直地形成，并且双层的钝化膜119设置在所述公共电极连接线123d和所述漏极113c之间。此外，所述第二电容C2在漏极113c和公共线103b之间垂直地形成，并且所述栅绝缘膜107设置在所述漏极113c和所述公共线103b之间。尽管未示出，但余下的第四光敏膜图案125a被去除，由此完成用于IPS模式LCD器件的阵列基板的制造工艺。然后，尽管未示出，还需进行滤色器基板的制造工序和在阵列基板和滤色器基板之间填充液晶层的工序，由此制造所述IPS模式LCD器件。
如上所述，根据在本说明书中描述的本发明中的IPS模式LCD器件的阵列基板及其制造方法，电容可在公共电极连接线和漏极之间以及在漏极和公共线之间同时形成，其中双层的钝化膜和栅绝缘膜分别设置在公共电极连接线和漏极之间以及漏极和公共线之间。因此，单位面积的电容器数量可增加，由此提高开口率。
在用于IPS模式LCD器件的阵列基板及其制造方法中，在克服了现有技术的缺陷同时，由于在制造工艺中在数据线和公共电极连接线之间形成单层的钝化膜的同时引入了一些杂物，因此在所述数据线和所述公共电极连接线之间产生了小缺陷，因此可形成双层的钝化膜来最小化或避免在所述数据线和所述公共电极连接线之间产生的小缺陷。
在不偏离本发明的主旨或范围的情况下，对于本领域技术人员来说，对用于面内切换模式液晶显示器件的阵列基板进行各种修改和变形是显而易见的。因而，只要对本发明作出的修改和变化能够落入后附的权利要求书及其等同物的范围，则本发明涵盖所述的修改和变化。

Claims (20)

1.一种用于面内切换模式的液晶显示器件的阵列，包括：
形成在基板上沿第一方向延伸的栅极线；
形成在所述基板上沿所述第一方向延伸的公共线；
形成为沿第二方向延伸的数据线；
形成在所述栅极线和所述数据线的交叉处的薄膜晶体管，其中所述薄膜晶体管包括栅极线、栅绝缘层、有源层、源极和漏极；
形成在包括所述薄膜晶体管的基板上的钝化膜；
形成在位于由所述栅极线和所述数据线限定的像素区中的钝化膜上的像素电极，所述像素电极电连接至所述漏极；
形成在钝化膜上的公共电极；以及
连接至所述公共电极和所述公共线的公共电极连接线，其中所述公共电极连接线与所述公共线和所述漏极重叠。
2.如权利要求1所述的阵列，其中所述钝化膜包括多层钝化层。
3.如权利要求1所述的阵列，其中所述钝化膜是包括下钝化膜和上钝化膜的双层钝化膜。
4.如权利要求1所述的阵列，其中在所述公共电极连接线和所述漏极之间形成有第一电容，在所述公共电极连接线和所述漏极之间设置有钝化膜。
5.如权利要求4所述的阵列，其中在所述漏极和所述公共线之间形成有第二电容，在所述漏极和所述公共线之间设置有栅绝缘膜。
6.如权利要求5所述的阵列，其中所述第一电容和所述第二电容串联形成。
7.如权利要求1所述的阵列，其中所述像素电极连接至像素电极连接线。
8.如权利要求1所述的阵列，其中所述像素电极经由贯穿所述钝化膜形成的漏极接触孔连接至所述漏极，所述公共电极连接线经由贯穿所述钝化膜和栅绝缘膜形成的公共线接触孔连接至所述公共线。
9.如权利要求8所述的阵列，其中所述漏极接触孔和所述公共电极接触孔同时形成。
10.如权利要求1所述的阵列，其中所述第一方向与所述第二方向垂直。
11.一种制造用于面内切换模式的液晶显示器件的阵列基板的方法，包括：
沿第一方向形成栅极线；
沿所述第一方向形成公共线；
在所述栅极线和所述公共线上形成栅绝缘层；
在所述栅绝缘层上沿第二方向形成数据线；
在所述栅极线和所述数据线的交叉处形成薄膜晶体管，其中所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；
在所述数据线和所述薄膜晶体管上形成钝化膜；
在位于由所述栅极线和所述数据线限定的像素区中的钝化膜上形成像素电极，所述像素电极电连接至所述漏极；
在钝化膜上形成公共电极；以及
形成连接至所述公共电极和所述公共线的公共电极连接线，其中所述公共电极连接线与所述公共线和所述漏极重叠。
12.如权利要求11所述的方法，其中所述钝化膜包括多层钝化层。
13.如权利要求11所述的方法，其中所述钝化膜是包括下钝化膜和上钝化膜的双层钝化膜。
14.如权利要求11所述的方法，其中在所述公共电极连接线和所述漏极之间形成有第一电容，在所述公共电极连接线和所述漏极之间设置有钝化膜。
15.如权利要求14所述的方法，其中在所述漏极和所述公共线之间形成有第二电容，在所述漏极和所述公共线之间设置有栅绝缘膜。
16.如权利要求15所述的方法，其中所述第一电容和所述第二电容串联形成。
17.如权利要求11所述的方法，其中所述像素电极连接至像素电极连接线。
18.如权利要求11所述的方法，其中所述像素电极经由贯穿所述钝化膜形成的漏极接触孔连接至所述漏极，所述公共电极连接线经由贯穿所述钝化膜和栅绝缘膜形成的公共线接触孔连接至所述公共线。
19.如权利要求18所述的方法，其中所述漏极接触孔和所述公共电极接触孔同时形成。
20.如权利要求11所述的方法，其中所述第一方向与所述第二方向垂直。
CN201110308432.5A 2010-12-27 2011-10-09 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 Active CN102566172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100135829A KR101298613B1 (ko) 2010-12-27 2010-12-27 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR10-2010-0135829 2010-12-27

Publications (2)

Publication Number Publication Date
CN102566172A true CN102566172A (zh) 2012-07-11
CN102566172B CN102566172B (zh) 2015-04-29

Family

ID=46315552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110308432.5A Active CN102566172B (zh) 2010-12-27 2011-10-09 用于面内切换模式的液晶显示器件的阵列基板及其制作方法

Country Status (4)

Country Link
US (2) US8519396B2 (zh)
KR (1) KR101298613B1 (zh)
CN (1) CN102566172B (zh)
TW (1) TWI443432B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103499906A (zh) * 2013-10-15 2014-01-08 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN104485333A (zh) * 2014-12-11 2015-04-01 深圳市华星光电技术有限公司 一种ltps阵列基板
CN105278189A (zh) * 2014-07-15 2016-01-27 乐金显示有限公司 液晶显示器的像素阵列
CN105762154A (zh) * 2016-02-24 2016-07-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN106019739A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN109983148A (zh) * 2016-11-25 2019-07-05 夏普株式会社 蒸镀装置和有机el显示装置的制造方法
CN110426904A (zh) * 2019-06-27 2019-11-08 惠科股份有限公司 阵列基板和显示设备
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111048042A (zh) * 2018-10-15 2020-04-21 乐金显示有限公司 显示面板和显示装置
CN111624823A (zh) * 2020-06-28 2020-09-04 京东方科技集团股份有限公司 用于tn型显示面板的像素结构、阵列衬底和tn型显示面板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474092B (zh) * 2011-11-07 2015-02-21 畫素結構及其製造方法
CN103077944B (zh) * 2013-01-18 2016-03-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR102052170B1 (ko) 2013-04-02 2019-12-05 삼성디스플레이 주식회사 표시 기판
TWI497180B (zh) * 2013-04-12 2015-08-21 Au Optronics Corp 畫素結構
TW201518829A (zh) 2013-11-15 2015-05-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其修護方法
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
KR102501162B1 (ko) * 2014-02-25 2023-02-16 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
KR102471333B1 (ko) * 2015-02-12 2022-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6380186B2 (ja) * 2015-03-25 2018-08-29 株式会社Ｊｖｃケンウッド 液晶表示装置
KR102553976B1 (ko) * 2016-08-01 2023-07-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287207C (zh) * 2002-04-04 2006-11-29 Nec液晶技术株式会社 平面内开关模式有源矩阵型液晶显示器件及其制造方法
US7180563B2 (en) * 2001-05-21 2007-02-20 Lg.Philips Co., Ltd. Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100393642B1 (ko) * 2000-09-14 2003-08-06 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP4718712B2 (ja) 2001-04-17 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR20050069045A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자 및 그 제조방법
KR20060001165A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101137840B1 (ko) * 2005-06-23 2012-04-20 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP4544251B2 (ja) 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180563B2 (en) * 2001-05-21 2007-02-20 Lg.Philips Co., Ltd. Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line
CN1287207C (zh) * 2002-04-04 2006-11-29 Nec液晶技术株式会社 平面内开关模式有源矩阵型液晶显示器件及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103499906A (zh) * 2013-10-15 2014-01-08 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN103499906B (zh) * 2013-10-15 2017-02-15 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
US9910328B2 (en) 2014-07-15 2018-03-06 Lg Display Co., Ltd. Pixel array of liquid crystal display
CN105278189A (zh) * 2014-07-15 2016-01-27 乐金显示有限公司 液晶显示器的像素阵列
CN105278189B (zh) * 2014-07-15 2018-10-16 乐金显示有限公司 液晶显示器的像素阵列
CN104485333A (zh) * 2014-12-11 2015-04-01 深圳市华星光电技术有限公司 一种ltps阵列基板
WO2016090725A1 (zh) * 2014-12-11 2016-06-16 深圳市华星光电技术有限公司 一种ltps阵列基板
CN106019739A (zh) * 2015-03-31 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
US10026758B2 (en) 2016-02-24 2018-07-17 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel, and display device
CN105762154A (zh) * 2016-02-24 2016-07-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN105762154B (zh) * 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN109983148B (zh) * 2016-11-25 2021-01-15 夏普株式会社 蒸镀装置和有机el显示装置的制造方法
CN109983148A (zh) * 2016-11-25 2019-07-05 夏普株式会社 蒸镀装置和有机el显示装置的制造方法
CN107316873B (zh) * 2017-07-19 2020-03-10 武汉天马微电子有限公司 一种阵列基板及显示装置
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN111048042A (zh) * 2018-10-15 2020-04-21 乐金显示有限公司 显示面板和显示装置
CN111048042B (zh) * 2018-10-15 2023-02-17 乐金显示有限公司 显示面板和显示装置
CN110426904A (zh) * 2019-06-27 2019-11-08 惠科股份有限公司 阵列基板和显示设备
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111624823A (zh) * 2020-06-28 2020-09-04 京东方科技集团股份有限公司 用于tn型显示面板的像素结构、阵列衬底和tn型显示面板

Also Published As

Publication number Publication date
US20130309819A1 (en) 2013-11-21
KR20120073905A (ko) 2012-07-05
US8519396B2 (en) 2013-08-27
KR101298613B1 (ko) 2013-08-26
TWI443432B (zh) 2014-07-01
US20120161137A1 (en) 2012-06-28
US8846458B2 (en) 2014-09-30
TW201227108A (en) 2012-07-01
CN102566172B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN102566172B (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN102998863B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN103293804B (zh) 液晶显示装置及其制造方法
US9269818B2 (en) Array substrate for liquid crystal display device and method for fabricating the same
CN102540604B (zh) 用于ffs模式液晶显示器件的阵列基板及其制造方法
CN102483546B (zh) 液晶显示装置及其制造方法
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
JP2003021845A (ja) フリンジフィールドスイッチング液晶表示装置及びその製造方法
US20120161140A1 (en) Tft array substrate and manufacturing method thereof
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN103513480A (zh) 液晶显示装置及其制造方法
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002116712A (ja) 表示装置および表示装置の製造方法
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
KR101896547B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101267532B1 (ko) 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법
KR20150024992A (ko) 표시 기판 및 이의 제조 방법
KR20120075124A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20120015674A (ko) 박막 트랜지스터 기판과 이의 제조 방법
KR20060132164A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant