[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102543928A - Qfn封装结构 - Google Patents

Qfn封装结构 Download PDF

Info

Publication number
CN102543928A
CN102543928A CN2011104467917A CN201110446791A CN102543928A CN 102543928 A CN102543928 A CN 102543928A CN 2011104467917 A CN2011104467917 A CN 2011104467917A CN 201110446791 A CN201110446791 A CN 201110446791A CN 102543928 A CN102543928 A CN 102543928A
Authority
CN
China
Prior art keywords
encapsulating structure
chip
heat
qfn
qfn encapsulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104467917A
Other languages
English (en)
Inventor
管来东
孙洪军
余维学
程剑涛
李俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN2011104467917A priority Critical patent/CN102543928A/zh
Publication of CN102543928A publication Critical patent/CN102543928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种QFN封装结构，包括：芯片；基岛；围绕所述基岛布置的多个焊盘；所述封装结构的封装空间内填充的绝缘材质；其中，所述芯片设置在基岛上，所述芯片的厚度范围为：50μm-200μm。采用本发明提供的QFN封装结构可以降低其封装热阻。

Description

QFN封装结构
技术领域
本发明涉及半导体器件的封装技术领域，尤其涉及一种QFN封装结构。
背景技术
随着电子产品的发展，例如笔记本电脑、手机、迷你CD、掌上电脑、CPU、数码照相机等消费类电子产品越来越向小型化方向发展。
随着产品的做小做薄，IC中的数百万个晶体管所产生的热量如何散发出去就变为一个不得不考虑的问题。现有技术中，虽然可以通过提升IC制程能力来降低电压等方式来减小发热量，但是仍然不能避免发热密度增加的趋势。散热问题不解决，会使得IC因过热而影响到产品的可靠性，严重地会缩短产品寿命甚至造成产品损毁。
此外，实现各个功能的芯片需要封装，现有技术中，QFN封装结构(QuadFlat NO Lead)是一种方形扁平无引脚的半导体芯片封装结构。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。
在封装形式固定的情况下，为使得产品散热满足要求，产品设计时只能靠牺牲性能来实现，以现在需求很大的快速充电为例，300mA的充电电流，功耗将近1.5W，如果电流再大，芯片发热量不能及时散发，产品的可靠性及寿命就会受到很大影响。如果没有封装热阻限制，充电电流可以做到1A，充电的时间就被大大节省。所以如何降低封装的热阻，在尽可能小的封装空间内实现更大功耗的设计已经成为了制约产品发展的关键。
有鉴于此，实有必要提出一种新的QFN封装结构，该封装结构可以降低其内的热阻。
发明内容
本发明实现的目的是提供一种新的QFN封装结构，该封装结构可以降低其内的热阻。
为实现上述目的，本发明提供一种QFN封装结构，包括：
芯片；
基岛，所述芯片设置在基岛上；
围绕所述基岛布置的多个焊盘；
所述封装结构的封装空间内填充的绝缘材质；
其中，所述芯片的厚度范围为：50μm-200μm。
可选地，与所述基岛所在的一面相对的所述封装结构的另一面设置有导热金属结构。
可选地，所述导热金属结构材质为不锈钢。
可选地，所述导热金属结构的厚度范围为：150μm-350μm。
可选地，所述导热金属结构与所述绝缘材质之间通过银浆粘结。
可选地，所述芯片的背面与所述基岛通过银浆粘结。
可选地，所述绝缘材质为塑封合成料，所述塑封合成料的厚度不大于600μm。
可选地，至少一个所述焊盘与所述基岛连通，其余焊盘通过金属线与所述芯片连接。
可选地，所述金属线的材质为金。
可选地，所述QFN封装结构固定在PCB板上。
与现有技术相比，上述技术方案具有以下优点：现有的QFN封装结构中，芯片靠向上或向下散热，其厚度大约在200μm-300μm，而芯片发热区域一般集中在顶层的10μm之内，该区域也为器件区域，芯片的背面无器件，一般为硅，该硅的导热性很差。因而，本发明人提出将芯片的背面减薄，达到总厚度为：50μm-200μm；从而减短芯片经背面向上或向下散热的路径，降低了QFN结构的封装热阻；
进一步地，与基岛所在的一面相对的所述封装结构的另一面设置有导热金属结构，均匀封装体散热，增强了QFN封装结构(芯片)向上散热的效果；
进一步地，所述封装结构的相对于基岛的一面设置有导热金属结构，且所述导热金属结构材质为不锈钢；增强了QFN封装结构向上散热的效果的同时提高了QFN封装结构的抗使用环境的水汽腐蚀性，提高了QFN封装结构的使用寿命；
进一步地，与所述基岛所在的一面相对的所述封装结构的另一面设置有导热金属结构，且导热金属结构与所述绝缘材质之间通过银浆粘结，采用了银这种热的良导体，增强了QFN封装结构(芯片)向上散热的效果；
进一步地，所述芯片的背面与所述基岛通过银浆粘结，基于与导热金属结构与所述绝缘材质之间采用银浆粘结类似的理由，采用了银这种热的良导体，增强了QFN封装结构(芯片)向下散热的效果；
进一步地，所述绝缘材质为塑封合成料，所述塑封合成料的厚度不大于600μm，与现有的QFN封装结构厚度相比，减小了导热性较差的塑封合成料厚度，缩短了QFN封装结构(芯片)向上散热的路径，增强了散热效果；
进一步地，将至少一个焊盘与基岛连通，其余焊盘通过金属线与所述芯片连接，焊盘与基岛连通起到了增大QFN封装结构向下散热的导热片的面积，起到了降低热阻的目的。
附图说明
图1是本发明实施例提供的QFN封装结构的俯视图；
图2是本发明实施例提供的QFN封装结构的仰视图；
图3为图2中沿A-A直线的剖视图；
图4为图2中沿B-B直线的剖视图；
图5与图6分别为用于表现SEMI的标准中两种热阻值的定义的示意图。
具体实施方式
正如背景技术所述，在封装形式固定的情况下，为使得产品散热满足要求，现有技术中一般是通过产品设计时牺牲性能来实现。本发明将无器件的芯片背面减薄，达到总厚度为：50μm-200μm；从而减短芯片经背面向上或向下散热的路径，降低封装结构的热阻。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
图1为本发明实施例提供的QFN封装结构的俯视图，图2为该结构的仰视图，图3为图2中沿A-A直线的剖视图，图4为图2中沿B-B直线的剖视图。结合图1至图4，该封装结构包括：
芯片11，该芯片11设置在基岛12上；
基岛12；
围绕该基岛12布置的八个焊盘13；
所述封装结构的封装空间内填充的绝缘材质14；
其中，该芯片11的厚度范围为：50μm-200μm。
本实施例一中，该芯片(Die)11是整体封装结构的热源，且发热区域一般集中在顶层的10μm之内，即芯片11正面的器件区，芯片11的背面材质为硅，且背面无器件。器件区通过金属线15与焊盘13连接，该连接的焊盘13起导电作用，剩余的封装空间内填充绝缘材质隔绝各导电结构，本实施例一中，金属线15可以为金属线，该绝缘材质14选择塑封合成料。该塑封合成料由环氧树脂与颗粒填充物混合而成。本实施例中，优选芯片11器件区朝上放置在基岛12上，即芯片11的热量通过面积较大的基岛12散发出去。芯片11被封装后，其散热途径可以通过向上散热或向下散热途径。据统计，现有的QFN封装结构，芯片11所产生的85％的热量通过其下的基岛12散出封装结构，而只有15％的热量通过其上的绝缘材质散发出去。本发明改进了QFN封装结构，使其向上、向下散热的热阻减小。
以下先分析向下散热途径。
本实施例一中，优选芯片11器件区朝上放置在基岛12上，即芯片11的热量通过面积较大的基岛12散发出去。正如前面所述，现有的QFN封装结构中，芯片11厚度大约在200μm-300μm，而芯片11发热区域一般集中在顶层的器件区域，大约10μm之内，芯片的背面无器件，一般为硅，该硅的导热性很差。因而，本实施例的封装结构将芯片11的背面减薄，本发明人发现，其11总厚度为50μm-200μm时，不会影响芯片11的性能，又可以有效降低封装结构的热阻。
除此之外，本实施例提供的封装结构还将基岛12与一个焊盘13连通，此处的连通是指物理结构上连通，该焊盘13起接地作用，其余七个焊盘13通过金属线15与芯片11连接。参见图1、图2与图4所示。由于焊盘13与基岛12连通，增加了芯片11背面接触的散热片的面积，因而增强了其通过背面向下散热的效果。不与基岛12连通的焊盘13仍通过金属线15与芯片连接起导电作用，具体参见图3所示。该金属线15可以为金线。其它实施例中，可以根据芯片11的接线情况，设计一个以上的焊盘13与基岛12连通。
此外，本实施例提供的封装结构改进了芯片11背面与基岛12之间的粘结材质(未标示)，具体地，采用银浆粘结。该银浆组分为银与粘结剂的混合物，可以理解的是，银的含量越高，导热性能越好。
接着分析向上散热途径。
参见图2与图3所示，本实施例在封装结构的上表面，即相对于基岛12的一面设置有导热金属结构16。本实施例中，该导热金属结构16材质为不锈钢，由于该导热金属结构16设置在封装结构的外表面，因而，不锈钢不容易受空气中水汽影响而生锈，降低导热性能。此外，图3与图4中可以看出，芯片11只是处于封装结构中心的一个很小区域，因而发热源比较集中，该金属结构为片状结构，见图1中的虚线区域，尽可能覆盖封装结构的上表面，将集中的热源散发到整个片状结构上，避免封装结构局部升温。
本发明人发现，该不锈钢的厚度范围为：150μm-350μm时，可以较佳地散热，且封装尺寸满足要求。
此外，本实施例提供的封装结构改进了现有的导热金属结构16与所述绝缘材质14之间的粘结材质(未标示)，具体地，采用银浆粘结。该银浆为银与粘结剂的混合物，其中，银的含量越高，导热性能越好。
另外，本实施例还对现有的绝缘材质14的厚度进行了压缩，绝缘材质14，本实施例中为塑封合成料，该材质是对热的传导性较差，其填充的目的是避免不希望的导电结构电连通，主要为金属线15与其它焊盘13的电导通，因而，通过控制该金属线15的打线弧线高度，可以在起绝缘效果的前提下，减薄绝缘材质14的厚度。正常的QFN封装结构环氧树脂的厚度大约为700μm-800μm，本实施例中，可以控制打线的高度，即可控制塑封合成料的厚度不大于600μm，缩短了向上传热的路径。
本实施例提供的QFN封装结构可使用在所有尺寸的QFN封装结构上，例如4mm*4mm、3mm*3mm等封装结构，与现有的封装结构兼容性强。
最后，现有的IC电路中，封装好的QFN封装结构是固定在PCB板上，在PCB板上多设置几个孔，也可以提高该封装结构的散热性能，降低热阻。
为验证本发明提供的QFN封装结构的散热性能，本发明人测量了3mm*3mm规格的上述描述的封装结构与现有的QFN封装结构的热阻。根据SEMI的标准中定义了两种热阻值，即Θja及Θjc，其中Θja是测量在自然对流或强制对流条件下从芯片接面到大气中的热传，如图5所示，芯片11中的所取的一点温度为Tj，大气中的温度为Ta，Q为所消耗的热能，
Figure BDA0000125533040000071
由于测量是在标准规范的条件下去做，因此对于不同的基板设计以及环境条件就会有不同的结果，此值可用于比较封装散热的容易与否，用于定性的比较。Θjc是指热由芯片接面传到IC封装外壳的热阻，如图6所示，芯片11中的所取的一点温度仍为Tj，封装外壳的温度为Ttts，所消耗的热能仍为Q，
Figure BDA0000125533040000072
在测量时需接触一等温面，该值主要是用于评估散热片的性能。该两种热阻都存在阻值越大，散热效果越差的现象。
测量结果为：改进前的Θja及Θjc分别为61℃/W，38℃/W，改进后，Θja及Θjc分别为34℃/W，23℃/W，可以看出，改进后的QFN封装结构的热阻值明显小于改进前的热阻值，定量地表明了本发明提供的QFN封装结构改善其自身的散热性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种QFN封装结构，包括：
芯片；
基岛，所述芯片设置在基岛上；
围绕所述基岛布置的多个焊盘；
所述封装结构的封装空间内填充的绝缘材质；
其特征在于，所述芯片的厚度范围为：50μm-200μm。
2.如权利要求1所述的QFN封装结构，其特征在于，与所述基岛所在的一面相对的所述封装结构的另一面设置有导热金属结构。
3.如权利要求2所述的QFN封装结构，其特征在于，所述导热金属结构材质为不锈钢。
4.如权利要求2或3所述的QFN封装结构，其特征在于，所述导热金属结构的厚度范围为：150μm-350μm。
5.如权利要求2所述的QFN封装结构，其特征在于，所述导热金属结构与所述绝缘材质之间通过银浆粘结。
6.如权利要求1所述的QFN封装结构，其特征在于，所述芯片的背面与所述基岛通过银浆粘结。
7.如权利要求1所述的QFN封装结构，其特征在于，所述绝缘材质为塑封合成料，所述塑封合成料的厚度不大于600μm。
8.如权利要求1所述的QFN封装结构，其特征在于，至少一个所述焊盘与所述基岛连通，其余焊盘通过金属线与所述芯片连接。
9.如权利要求1所述的QFN封装结构，其特征在于，所述金属线的材质为金。
10.如权利要求1所述的QFN封装结构，其特征在于，所述QFN封装结构固定在PCB板上。
CN2011104467917A 2011-12-27 2011-12-27 Qfn封装结构 Pending CN102543928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104467917A CN102543928A (zh) 2011-12-27 2011-12-27 Qfn封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104467917A CN102543928A (zh) 2011-12-27 2011-12-27 Qfn封装结构

Publications (1)

Publication Number Publication Date
CN102543928A true CN102543928A (zh) 2012-07-04

Family

ID=46350447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104467917A Pending CN102543928A (zh) 2011-12-27 2011-12-27 Qfn封装结构

Country Status (1)

Country Link
CN (1) CN102543928A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175717A1 (en) * 2000-10-23 2006-08-10 Rohm Co., Ltd. Semiconductor device and method of making the same
CN101442035A (zh) * 2008-12-14 2009-05-27 天水华天科技股份有限公司 一种扁平无引线封装件及其生产方法
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN101771008A (zh) * 2010-01-29 2010-07-07 江苏长电科技股份有限公司 基岛露出芯片正装锁定孔散热块外接散热板封装结构
CN101777539A (zh) * 2010-01-29 2010-07-14 江苏长电科技股份有限公司 基岛露出芯片正装倒t散热块外接散热器封装结构
CN102097409A (zh) * 2009-11-05 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175717A1 (en) * 2000-10-23 2006-08-10 Rohm Co., Ltd. Semiconductor device and method of making the same
CN101442035A (zh) * 2008-12-14 2009-05-27 天水华天科技股份有限公司 一种扁平无引线封装件及其生产方法
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN102097409A (zh) * 2009-11-05 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法
CN101771008A (zh) * 2010-01-29 2010-07-07 江苏长电科技股份有限公司 基岛露出芯片正装锁定孔散热块外接散热板封装结构
CN101777539A (zh) * 2010-01-29 2010-07-14 江苏长电科技股份有限公司 基岛露出芯片正装倒t散热块外接散热器封装结构

Similar Documents

Publication Publication Date Title
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6781242B1 (en) Thin ball grid array package
CN104282641B (zh) 半导体装置
CN103426839B (zh) 半导体封装
CN101971332B (zh) 包括嵌入倒装芯片的半导体管芯封装
US8451621B2 (en) Semiconductor component and method of manufacture
WO2017041689A1 (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
US20090258458A1 (en) DFN semiconductor package having reduced electrical resistance
US20070278664A1 (en) Semiconductor package structure having enhanced thermal dissipation characteristics
US9252068B2 (en) Semiconductor package
US20120306064A1 (en) Chip package
CN206806321U (zh) 一种无引线框架的半导体封装结构
US8031484B2 (en) IC packages with internal heat dissipation structures
CN209104141U (zh) 一种芯片外露型封装结构
CN102522377A (zh) Qfn封装结构
CN109461720A (zh) 一种功率半导体贴片封装结构
US20060145312A1 (en) Dual flat non-leaded semiconductor package
CN102543928A (zh) Qfn封装结构
CN102842550A (zh) 功率mosfet芯片的dfn封装结构
CN208923119U (zh) 一种功率半导体贴片封装结构
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
CN102074539A (zh) 半导体器件的封装
CN201229938Y (zh) 芯片封装结构
CN109616462A (zh) 一种全封闭对称封装引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704