CN102468304B - 存储装置及其制造方法 - Google Patents
存储装置及其制造方法 Download PDFInfo
- Publication number
- CN102468304B CN102468304B CN2011101684917A CN201110168491A CN102468304B CN 102468304 B CN102468304 B CN 102468304B CN 2011101684917 A CN2011101684917 A CN 2011101684917A CN 201110168491 A CN201110168491 A CN 201110168491A CN 102468304 B CN102468304 B CN 102468304B
- Authority
- CN
- China
- Prior art keywords
- storage device
- width
- separator
- collets
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 12
- 239000000945 filler Substances 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000006396 nitration reaction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000003701 mechanical milling Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储装置及其制造方法，该存储装置包括：多个隔离层及多个沟槽填充物在一方向以交替方式配置、多个台地状结构位于所述多个隔离层及所述多个沟槽填充物之间、及多个字元线，每一字元线叠置于该每一台地状结构的一侧面。在本发明的一实施例中，该沟槽填充物的宽度，由该方向测量，小于该隔离层的宽度，每一台地状结构包括至少一对的源/漏极区及至少一沟道基部区对应至该对的源/漏极区，且每一所述多个字元线位于该台地状结构的一侧面，邻近于该每一隔离层，且配置邻近于该沟道基部区。本发明存储装置的字元线能彼此适当地被隔离，以避免多个字元线之间的干扰。此外，字元线垂直方向设置，使得其宽度增加以降低其电阻。
Description
技术领域
本发明涉及一种存储装置，特别涉及一种具有沟槽单元结构的存储装置及其制造方法。
背景技术
由于其构造简单，动态随机存取存储器(dynamic random access memory；DRAM)在单位芯片面积上可比其他种类的存储器，例如：静态随机存取存储器等，提供更多的存储器单元。一动态随机存取存储器包含多个随机存取存储器单元，各随机存取存储器单元包含储存数据的一电容及一晶体管，其中该晶体管耦接该电容，以控制其充、放电。在读取操作期间，一字元线致动以导通该晶体管。该导通的晶体管使得该电容两端的电压可由一感测放大器通过一位元线被读取。在写入操作期间，当字元线致动时，将被写入的数据提供在该位元线。
为了满足较佳存储器储存的需求，动态随机存取存储器的存储器单元需要缩减尺寸。动态随机存取存储器的存储器单元的尺寸可以几种方式缩减。一种方法是通过工艺技术的进步缩减一动态随机存取存储器的存储器单元的最小特征尺寸。其他缩减一动态随机存取存储器的存储器单元的尺寸的方法是设计一具有较小特征尺寸的存储器单元。举例而言，现今市场上许多动态随机存取存储器芯片具有一尺寸为6F2的存储器单元，其中F代表最小光刻特征宽度或极限尺寸(Critical Dimension,CD)。
然而，当存储器单元的尺寸缩小，会产生许多问题。举例而言，存储器单元之间或字元线之间的干扰会很容易产生。由于该字元线的截面积减少，造成该字元线的电阻增加。此外，电容及位元线接触面积的缩减使接触电阻增加。
发明内容
为了解决现有技术存在的上述问题，本发明提供一种存储装置及其制造方法。
本发明提供的存储装置包括：多个隔离层及多个沟槽填充物在一方向以交替方式配置、多个台地状结构位于所述多个隔离层及所述多个沟槽填充物之间、及多个字元线，每一字元线叠置于该每一台地状结构的一侧面。在本发明的一实施例中，该沟槽填充物的宽度，由该方向测量，小于该隔离层的宽度，每一台地状结构包括至少一对的源/漏极区及至少一沟道基部区对应至该对的源/漏极区，且每一所述多个字元线位于每一台地状结构的该侧壁上，邻近隔离层，且配置邻近于该沟道基部区。
本发明更提供一种存储装置包括：第一及第二隔离层具有一宽度，以一大致等于该宽度的距离彼此隔开、一沟槽填充物位于所述多个第一及第二隔离层之间、一第一台地状结构位于该第一隔离层及该沟槽填充物之间、一第二台地状结构位于该第二隔离层及该沟槽填充物之间、一第一字元线位于该第一隔离层及该第一台地状结构之间，邻近于该第一台地状结构的该沟道基部区、及一第二字元线位于该第二隔离层及该第二台地状结构之间，邻近于该第二台地状结构的该沟道基部区，其中每一该第一台地状结构及该第二台地状结构包括至少一对的源/漏极区及至少一沟道基部区对应至该第一台地状结构的该对的源/漏极区其中，该第一隔离层用于隔离该第一字元线以及该第一隔离层另一侧的字元线，该第二隔离层用于隔离该第二字元线以及该第二隔离层另一侧的字元线。
本发明更提供一种存储装置的制造方法包括以下步骤：形成多个第一绝缘块及多个第二绝缘块以交替方式配置于一基板内；形成多个宽沟槽于该基板内，以形成多个凸块；形成一字元线于所述多个凸块的每一侧壁上；隔离位于该凸块的每一侧壁上的该字元线；及形成一沟槽填充物于该凸块内，以形成两台地状结构，其中该第一绝缘块及该第二绝缘块具有不同深度，且所述多个宽沟槽垂直于所述多个第一绝缘块。
本发明存储装置的字元线能彼此适当地被隔离，以避免多个字元线之间的干扰。此外，字元线垂直方向设置，使得其宽度增加以降低其电阻，而不会被存储器单元的局限面积所限制。
上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员也应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。
附图说明
图1为例示本发明存储装置的一实施例的立体示意图；
图2为例示本发明存储装置的另一实施例的立体示意图；
图3至图7为例示依据本发明的一实施例形成隔离层以定义单元晶体管的工艺步骤的剖面示意图；
图8为例示依据本发明的一实施例形成包括字元线的沟槽的立体示意图；及
图9至图19为例示依据本发明的一实施例形成沟槽以包括所述多个沟槽的字元线及所述多个隔离层沿着图8中1-1剖面线的剖面示意图。
上述附图中的附图标记说明如下：
1存储装置
2存储装置
10存储器单元
11台地状结构
12宽沟槽
13窄沟槽
14字元线
15隔离结构
16电容
17位元线
18沟槽填充物
19电位线
20隔离层
21凸块
23导电材料
30基材
31氧化层
32氮化层
33多晶硅层
34硅酸四乙酯层
35光致抗蚀剂层
36、37侧壁间隔物
38沟槽
39沟槽
40绝缘块
41绝缘块
42氮化硅层
43多晶硅层
44硬光掩模层
45光致抗蚀剂层
47薄氧化层
48导电层
49绝缘材料
50凹部
51硬光掩模层
52非正形碳层
111沟道基部区
112凸部
113隔离柱
114一对的源/漏极区
121侧面
301第二导电（n-）型层
302第一导电（p-）型层
303第二导电（n+）型层
451光致抗蚀剂线条
具体实施方式
图1为例示本发明存储装置1的一实施例的透视图。参考图1，该存储装置1包括多个台地状结构11、多个宽沟槽12以一绝缘材料填充，以形成多个隔离层20、多个窄沟槽13以一绝缘材料被填充，以形成多个沟槽填充物18、及多个字元线14。所述多个宽沟槽12及所述多个窄沟槽13在一方向A以交替方式配置，其中该窄沟槽13的宽度W2，由该方向A测量，小于该宽沟槽12的宽度W1。在本发明的一实施例中，该宽沟槽12的宽度W1可约等于最小光刻特征宽度F，且该窄沟槽13的宽度W2可约等于最小光刻特征F的二分之一。
每一台地状结构11位于相邻且对应的该沟槽12及该沟槽13之间，包括至少一沟道基部区111，每一沟道基部区111具有二分离的凸部112自该沟道基部区111向上延伸、至少一隔离柱113使用任何适合的绝缘材料形成，例如氧化硅，且对应至该沟道基部区111、及至少一对的源/漏极区114对应至该沟道基部区111。该沟道基部区111的二分离的凸部112分别连接该对的源/漏极区114，且该隔离柱113隔离该对的源/漏极区114及该沟道基部区111的二分离的凸部112。
每一台地状结构11另包括多个隔离结构15以任何适合的绝缘材料制成，例如氧化硅。二相邻隔离结构15定义该对每一源/漏极区114及该每一沟道基部区111。在本发明的一实施例中，一电容16连接一源/漏极区114，且另一源/漏极区114连接一对应的位元线17以执行读取或写入操作。
在一实施例中，所述多个源/漏极区114可为一第二导电(n+)型，且该沟道基部区111可为一第一导电(p-)型。若需要一p沟道装置，则晶体管内元件的掺杂型式及电平可调整，此为本领域技术人员所熟知的技术。在一实施例中，该存储器单元10的面积约等于4F2或更小，其中F为最小光刻特征尺寸。
该沟槽填充物18可通过将绝缘材料，例如氧化硅，填入该沟槽13形成，以分离设置于方向A的二相邻台地状结构11。该沟槽填充物18能将设置于方向A的所述二相邻台地状结构11之间的干扰减少到最低限度。
在本发明存储装置2的另一实施例中，如图2所示，首先，该沟槽13可被导电材料，例如氮化钛，填满以形成一电位线19，其与位于该沟槽13周围的该沟道基部区111电性耦合。形成所述多个电位线19之后，接着，将绝缘材料填入位于所述多个电位线19上方的所述多个沟槽13，故形成沟槽填充物18'。该电位线19也能将设置于方向A的所述二相邻台地状结构11之间的干扰减少到最低限度。所述多个电位线19可外加一固定电压，以避免浮体临界电压不稳定。
参考图1及图2，在每一沟槽12中，二字元线14形成并沿相邻的台地状结构11的所述多个侧面121的与宽度方向的垂直方向设置。作为该晶体管栅极的每一字元线14叠置于每一侧面121，邻近于沟道基部区111。一氧化层（图中未示）位于每一字元线14及其对应的台地状结构11之间。该字元线14可以为，举例而言，氮化钛，或任何适合的导电材料形成。具体地，每一沟槽12被绝缘材料填充形成该隔离层20，以将二字元线14彼此电性隔离。此外，所述多个字元线14叠置于该台地状结构11的所述多个侧面121，彼此隔开至最佳可能范围，使在相同沟槽12内的所述多个字元线14能彼此适当地被隔离，以避免所述多个字元线14之间的干扰。此外，该字元线12垂直方向设置，使得其宽度增加以降低其电阻，而不会被存储器单元的局限面积所限制。
所述多个存储装置1,2通过下列步骤所制成，如图3至图19所示。参考图3，首先处理一基板30，其包含一第二导电（n-）型层301、一第一导电（p-）型层302于该第二导电（n-）型层301上及一第二导电（n+）型层303于该第一导电（p-）型层302上。在本实施例中，该基材30为一硅基材，但可根据不同目的而为其他型式的基材。该基材30可为掺杂或未掺杂，然而较佳为（p+）型掺杂的晶片。接着，利用例如化学沉积工艺或旋涂工艺（spin-onprocess）的工艺，一氧化层31、一氮化层32、一多晶硅层33、一硅酸四乙酯（tetraethyl orthosilicate,TEOS）层34及一光致抗蚀剂层35设置于该基材30的顶部。利用光刻技术将该光致抗蚀剂层35图样化以定义一线及间隔图样。在本发明一实施例中，线及间隔图样包括多线条互相区隔一距离，其为最小光刻特征宽度F。
如图4所示，利用该图样化的光致抗蚀剂层35作为蚀刻光掩模，蚀刻该TEOS层34以形成一线及间隔图样。接着，已蚀刻的该TEOS层34用以作为一硬光掩模，以进行另一蚀刻工艺以移除部分该多晶硅层33，形成一线及间隔图样。之后，移除该光致抗蚀剂层35，且氧化硅的侧壁间隔物36形成于该多晶硅层33及该TEOS层34的线条的侧壁。侧壁间隔物36形成至一范围，使相对的所述多个侧壁间隔物36以一距离分开，该距离为该最小光刻特征宽度F的一半。接着，进行干蚀刻工艺，例如等离子体蚀刻或离子反应蚀刻，以蚀刻在侧壁间隔物36之间该第二导电（n+）型层303的暴露区域，蚀刻该氮化层32、该氧化层31至该第二导电（n+）型层303下的该第一导电（p-）型层302，以形成多个沟槽38，其宽度为该最小光刻特征宽度F的一半。
参考图5，利用一旋涂工艺或一化学气相沉积工艺，沉积绝缘材料，将其填入所述多个沟槽38。接着，进行一化学机械研磨(Chemical MechanicalPolishing,CMP)工艺，以移除位于该多晶硅层33上方的该绝缘材料的一部分，以形成多个绝缘块40于所述多个沟槽38内。
如图6所示，利用一适合的剥离工艺，剥离该多晶硅层33，以显露该位于底部的氮化层32。之后，以氧化硅制成的侧壁间隔物37形成于所述多个侧壁间隔物36上，且两相对的所述多个侧壁间隔物37定义一凹槽，该凹槽的宽度为该最小光刻特征宽度F的一半。接着，通过所述多个凹槽，进行一干蚀刻工艺，例如等离子体蚀刻或反应离子蚀刻，以蚀刻位于所述多个凹槽的下该第二导电（n+）型层303的区域，蚀刻该氮化层32、该氧化层31至该第一导电（p-）型层302，以形成多个沟槽39，其宽度为该最小光刻特征宽度F的一半，其中该沟槽39较该沟槽38来得浅。该沟槽39隔离该第二导电（n+）型层303，以形成源/漏极区114于该基板30内。
参考图7，接着，利用一沉积步骤，将该沟槽39以绝缘材料填满，接着，进行一化学机械研磨工艺，以移除位于该氮化层32上方的该绝缘材料的一部分，直到显露该氮化层32为止，以形成多个绝缘块41于所述多个沟槽39内。每一绝缘块41隔离位于二源/漏极区114之间的二相邻绝缘块40。在本实施例中，该绝缘块40形成于深于该绝缘块41的位置。
参考图8及图9，沉积氮化硅，以形成一氮化硅层42于该氮化层32上。接着，利用一沉积工艺或一旋涂工艺，形成一多晶硅层43、一硬光掩模层44及一光致抗蚀剂层45。接着，图案化该光致抗蚀剂层45，以形成多个光致抗蚀剂线条451，且相对于所述多个绝缘块40,41的延伸方向为横向延伸。在一实施例中，光致抗蚀剂线条451具有一宽度，其约为该最小光刻特征宽度F，且两相邻光致抗蚀剂线条451间以一距离分开，该距离约等于该最小光刻特征宽度F。
如图10所示，利用一干蚀刻步骤，将该经图案化的光致抗蚀剂层45作为该蚀刻掩模，蚀刻该硬光掩模层44，以形成多个宽沟槽12，将该经图案化的硬光掩模层44作为该蚀刻掩模，以形成多个凸块21，其中所述多个宽沟槽12相对于所述多个绝缘块40为横向。之后，剥离该硬光掩模层44及该经图案化的光致抗蚀剂层45。在一实施例中，该硬式掩模层44可包括一TEOS层。
参考图11，形成一薄氧化层47，接着利用一适合的沉积工艺，将一导电层48沉积于该薄氧化层47上，其中该导电层48可包括一氮化钛。接着，利用一各向异性蚀刻工艺，局部移除该导电层48，并留下部分该导电层48于所述多个凸块21的所述多个侧面，因此形成多个垂直方向的字元线14，如图12所示。由图可知，延伸平行于所述多个凸块21侧面的字元线14，其剖面的垂直长度大于字元线14剖面的水平长度，如此形状的字元线14可于水平方向更容易互相隔离。此外，通过在垂直方向增宽，字元线14的电阻可降低，而不会明显的影响存储器单元10的尺寸。
参考图12及图13，形成所述多个字元线14之后，将绝缘材料49，例如二氧化硅，填入所述多个沟槽12。进行一化学机械研磨工艺，直到显露该多晶硅层43为止。接着，利用一适合的剥离技术，剥离该多晶硅层43。
如图14所示，沉积一硬光掩模层51，例如氮化钛，以形成多个凹部50，其宽度为该最小光刻特征宽度F的一半。接着，一非正形碳(Non-conformalCarbon)层52沉积于该硬光掩模层51上，以便只显露所述多个凹部50的底部。
如图14及图15所示，将该非正形碳(Non-conformal Carbon)层52作为一蚀刻掩模，利用一蚀刻工艺，例如进行一干蚀刻工艺，移除位于每一凹部50的底部的该硬光掩模层51以形成一开口，位于该开口的下的该氮化硅层42及该基板30可被蚀刻，举例而言，进行一干蚀刻工艺，以形成一沟槽13，其将该每一凸块21分成二台地状结构11。之后，形成所述多个沟槽13，利用任何适合的剥离工艺，同时移除该硬光掩模层51及该非正形碳(Non-conformal Carbon)层52。
在本发明的一实施例中，所述多个沟槽13可被绝缘材料填充。接着，进行化学机械研磨工艺，直到显露该氮化硅层42为止，以形成交替排列的隔离层18及隔离层20，如图16所示。接着，参考图1，形成电容16及位元线17，连接该每一源/漏极区114，以形成该存储装置1。
在本发明另一实施例中，进行如图3至图15所示的制造步骤，接着，沉积导电材料23，例如氮化钛，将其填入所述多个沟槽13，如图17所示。进行一凹部蚀刻步骤，以移除该导电材料23的一部分，而留下位于所述多个沟槽13的该导电材料23的一部分，以形成一电位线19于所述多个沟槽13内，如图18所示。接着，沉积绝缘材料，将其填入所述多个沟槽13，且进行化学机械研磨工艺，直到显露该氮化硅层42为止，以形成沟槽填充物18'，如图19所示。之后，如图2所示，形成电容16及位元线17，连接该每一源/漏极区114，以形成该存储装置2。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发的，其与本发明实施例揭示的以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，所附的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。
Claims (16)
1.一种存储装置，包含：
多个隔离层及多个沟槽填充物，在一方向以交替方式配置，其中该沟槽填充物的宽度，由该方向测量，小于该隔离层的宽度；
多个台地状结构，位于所述多个隔离层及所述多个沟槽填充物之间，每一台地状结构包括至少一对的源/漏极区及至少一沟道基部区对应至该对的源/漏极区；以及
多个字元线，每一字元线叠置于该每一台地状结构的一侧面，邻近隔离层，且配置邻近于该沟道基部区。
2.根据权利要求1所述的存储装置，另包括多个隔离柱对应至该对的源/漏极区，其中该沟道基部区包括二分离的凸部向上延伸，且各自连接该对的源/漏极区，且该隔离柱位于该沟道基部区的该二凸部及该对源/漏极区之间。
3.根据权利要求2所述的存储装置，更包含一电容和一位元线，其中该电容耦接该对的源/漏极区之一，而该位元线耦接该对的源/漏极区的另一。
4.根据权利要求1所述的存储装置，其中该隔离层的宽度等于一最小光刻特征尺寸。
5.根据权利要求1所述的存储装置，其中二相邻隔离层以等于一最小光刻特征尺寸的一距离隔开。
6.一种存储装置，包含：
第一及第二隔离层具有一宽度，以等于该宽度的一距离彼此隔开；
一沟槽填充物位于所述第一及第二隔离层之间；
一第一台地状结构位于该第一隔离层及该沟槽填充物之间，且一第二台地状结构位于该第二隔离层及该沟槽填充物之间，每一该第一台地状结构及该第二台地状结构包括至少一对的源/漏极区及至少一沟道基部区对应至该对的源/漏极区；
一第一字元线位于该第一隔离层及该第一台地状结构之间，且邻近于该第一台地状结构的该沟道基部区；及
一第二字元线位于该第二隔离层及该第二台地状结构之间，且邻近于该第二台地状结构的该沟道基部区；
其中，该第一隔离层用于隔离该第一字元线以及该第一隔离层另一侧的字元线，该第二隔离层用于隔离该第二字元线以及该第二隔离层另一侧的字元线。
7.一种存储装置的制造方法，包含下列步骤：
形成多个第一绝缘块及多个第二绝缘块于一基板内，其中该第一绝缘块及该第二绝缘块具有不同深度，且所述多个第一绝缘块及所述多个第二绝缘块以交替方式配置；
形成多个宽沟槽于该基板内，以形成多个凸块，其中所述多个宽沟槽垂直于所述多个第一绝缘块；
形成一字元线于所述多个凸块的每一侧壁上；
隔离位于该凸块的每一侧壁上的该字元线；及
形成一沟槽填充物于该凸块内，以形成两台地状结构。
8.根据权利要求7所述的存储装置的制造方法，其中形成所述多个第一绝缘块的步骤包括以下步骤：
形成一掩模于该基板上，其中该掩模包括多个线条，每一线条具有一宽度，以等于该宽度的一距离隔开；
形成多个第一侧壁间隔物于该掩模的所述多个线条的多个侧壁，其中所述多个侧壁间隔物面向彼此，且以等于该线条的宽度的二分之一的一距离隔开；
利用蚀刻位于所述多个第一侧壁间隔物之间的该基板的一部分，形成多个第一沟槽于该基板内；以及
将一绝缘材料填入所述多个第一沟槽以形成所述多个第一绝缘块。
9.根据权利要求8所述的存储装置的制造方法，其中形成所述多个第二绝缘块的步骤包括以下步骤：
移除该掩模；
形成多个第二侧壁间隔物于所述多个第一侧壁间隔物上，其中所述多个第二侧壁间隔物面向彼此，且以等于该线条的宽度的二分之一的一距离隔开；
利用蚀刻位于所述多个第二侧壁间隔物之间的该基板的一部分，形成多个第二沟槽于该基板内；以及
将该绝缘材料填入所述多个第二沟槽以形成所述多个第二绝缘块。
10.根据权利要求9所述的存储装置的制造方法，其中该基板包括一掺杂层，且形成所述多个第二沟槽以隔离该掺杂层，以形成多个源/漏极区于该基板内。
11.根据权利要求7所述的存储装置的制造方法，其中形成该字元线的步骤包括以下步骤：
沉积一导电层于该基板上；及
局部蚀刻该导电层，留下该导电层的一部分于该凸块的该侧壁上，以形成该字元线。
12.根据权利要求8所述的存储装置的制造方法，其中该宽度为一最小光刻特征宽度。
13.根据权利要求7所述的存储装置的制造方法，其中形成所述多个宽沟槽于该基板内的步骤包括以下步骤：
形成一掩模于该基板上，其中该掩模包括多个线条，每一线条具有一宽度，以等于该宽度的一距离隔开，垂直于该绝缘块；及
利用该掩模蚀刻以形成所述多个凸块。
14.根据权利要求7所述的存储装置的制造方法，其中形成该沟槽填充物的步骤包括以下步骤：
形成一掩模层具有至少一凹部于该基板上，该凹部具有一宽度等于所述多个线条的宽度的二分之一；
蚀刻穿透该凹部的底部，以形成多个窄沟槽于该基板内；及
将一绝缘材料填入该窄沟槽。
15.根据权利要求14所述的存储装置的制造方法，其中形成该沟槽填充物，在蚀刻穿透该凹部的底部的步骤之前，更包括形成一非正形碳层于该掩模层上的步骤。
16.根据权利要求14所述的存储装置的制造方法，其中形成该沟槽填充物，在将一绝缘材料填入于该窄沟槽内的步骤之前，更包括一将一导电材料填入所述多个窄沟槽的底部的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/945,536 | 2010-11-12 | ||
| US12/945,536 US8426925B2 (en) | 2010-11-12 | 2010-11-12 | Memory device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468304A CN102468304A (zh) | 2012-05-23 |
| CN102468304B true CN102468304B (zh) | 2013-11-27 |
Family
ID=46047009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101684917A Active CN102468304B (zh) | 2010-11-12 | 2011-06-22 | 存储装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8426925B2 (zh) |
| CN (1) | CN102468304B (zh) |
| TW (1) | TWI434400B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8426925B2 (en) * | 2010-11-12 | 2013-04-23 | Nanya Technology Corp. | Memory device and method of fabricating the same |
| KR20130103973A (ko) * | 2012-03-12 | 2013-09-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US8912065B2 (en) * | 2012-06-15 | 2014-12-16 | Nanya Technology Corporation | Method of fabricating semiconductor device |
| CN105720059B (zh) * | 2014-12-02 | 2018-09-14 | 华邦电子股份有限公司 | 动态随机存取存储器 |
| US9941377B2 (en) | 2015-12-29 | 2018-04-10 | Qualcomm Incorporated | Semiconductor devices with wider field gates for reduced gate resistance |
| DE102016101545B4 (de) | 2016-01-28 | 2020-10-08 | Infineon Technologies Dresden Gmbh | Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung |
| CN112309983B (zh) * | 2019-07-23 | 2023-10-17 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN114068557A (zh) * | 2020-01-21 | 2022-02-18 | 福建省晋华集成电路有限公司 | 存储器 |
| CN114068547A (zh) * | 2020-08-05 | 2022-02-18 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
| TWI825909B (zh) * | 2022-06-03 | 2023-12-11 | 南亞科技股份有限公司 | 具有字元線之半導體元件的製備方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045844B2 (en) | 2002-06-21 | 2006-05-16 | Micron Technology, Inc. | Memory cell and method for forming the same |
| US6756625B2 (en) * | 2002-06-21 | 2004-06-29 | Micron Technology, Inc. | Memory cell and method for forming the same |
| US6734482B1 (en) * | 2002-11-15 | 2004-05-11 | Micron Technology, Inc. | Trench buried bit line memory devices |
| US6905944B2 (en) * | 2003-05-08 | 2005-06-14 | International Business Machines Corporation | Sacrificial collar method for improved deep trench processing |
| US7285812B2 (en) * | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US8426925B2 (en) * | 2010-11-12 | 2013-04-23 | Nanya Technology Corp. | Memory device and method of fabricating the same |
-
2010
- 2010-11-12 US US12/945,536 patent/US8426925B2/en active Active
-
2011
- 2011-04-14 TW TW100112923A patent/TWI434400B/zh active
- 2011-06-22 CN CN2011101684917A patent/CN102468304B/zh active Active
-
2013
- 2013-03-07 US US13/788,497 patent/US8658538B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI434400B (zh) | 2014-04-11 |
| US8658538B2 (en) | 2014-02-25 |
| CN102468304A (zh) | 2012-05-23 |
| US8426925B2 (en) | 2013-04-23 |
| US20130183809A1 (en) | 2013-07-18 |
| TW201220475A (en) | 2012-05-16 |
| US20120119277A1 (en) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468304B (zh) | 存储装置及其制造方法 | |
| CN110168724B (zh) | 三维存储器器件的沟槽结构 | |
| US10566348B1 (en) | Tilted hemi-cylindrical 3D NAND array having bottom reference conductor | |
| KR101926027B1 (ko) | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 | |
| US9496383B2 (en) | Semiconductor device and method of forming the same | |
| KR20230118785A (ko) | 반도체 장치 | |
| TWI412086B (zh) | 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法 | |
| CN108389865B (zh) | 具有倾斜栅电极的三维半导体存储器件 | |
| CN112736036B (zh) | 半导体结构及其形成方法 | |
| CN103904115B (zh) | 具有埋设的金属硅化物层的半导体器件及其制造方法 | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20030038779A (ko) | 반도체 디바이스 형성 방법 및 집적 회로 | |
| US11088161B2 (en) | Three-dimensional semiconductor memory device and method of detecting electrical failure thereof | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| CN104183599B (zh) | 存储器阵列结构 | |
| CN102468268B (zh) | 存储装置及其制造方法 | |
| CN100394586C (zh) | 分离栅极快闪元件与其制造方法 | |
| TW201440129A (zh) | 半導體裝置之製造方法 | |
| CN102130126A (zh) | 动态随机存储器及其制作方法 | |
| KR101959388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI471947B (zh) | 電晶體元件及其製造方法 | |
| TW201707194A (zh) | 三維記憶體 | |
| US8525262B2 (en) | Transistor with buried fins | |
| CN209880578U (zh) | 半导体元件 | |
| WO2023130698A1 (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |