[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102412281B - 锗硅异质结双极晶体管 - Google Patents

锗硅异质结双极晶体管 Download PDF

Info

Publication number
CN102412281B
CN102412281B CN2010102917661A CN201010291766A CN102412281B CN 102412281 B CN102412281 B CN 102412281B CN 2010102917661 A CN2010102917661 A CN 2010102917661A CN 201010291766 A CN201010291766 A CN 201010291766A CN 102412281 B CN102412281 B CN 102412281B
Authority
CN
China
Prior art keywords
region
silicon
layer
germanium
deep hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102917661A
Other languages
English (en)
Other versions
CN102412281A (zh
Inventor
陈帆
陈雄斌
钱文生
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102917661A priority Critical patent/CN102412281B/zh
Priority to US13/239,250 priority patent/US8378457B2/en
Publication of CN102412281A publication Critical patent/CN102412281A/zh
Application granted granted Critical
Publication of CN102412281B publication Critical patent/CN102412281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管，形成于硅衬底上，有源区由场氧区隔离，其集电区形成于有源区中并延伸进入有源区两侧的场氧区底部；一赝埋层形成于有源区两侧的场氧区底部并和有源区边缘相隔一横向距离，赝埋层和集电区的横向延伸部分相接触。通过在赝埋层顶部的场氧区中形成的第一深孔接触引出集电极。在集电区的横向延伸部分顶部的场氧区中形成有多个悬空的第二深孔接触，在第二深孔接触底部形成有N型注入区。本发明能提高器件的击穿电压，还能降低器件电流通路和电阻、减小器件的饱和压降。

Description

锗硅异质结双极晶体管
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅异质结双极晶体管。
背景技术
随着锗硅(SiGe)工艺的日益成熟，射频电路集成也越来越普遍，射频接受、射频发射以及开关等都趋向集成，因此放大接受信号的低噪声放大器(LNA)和放大发射信号的功率放大器(PA)都应制作在同一芯片上，因此要求在同一套SiGe工艺平台上仅改变版图即可设计出高击穿电压的高压锗硅异质结双极晶体管(SiGe HBT)，以满足不同放大器的需求。现有的高压SiGe HBT是采用在SiGe HBT有源区两侧的场氧区下面制作埋层，称作赝埋层，赝埋层作N型重掺杂，在场氧区刻深孔接触，直接连接赝埋层引出集电区。在没有CMOS的工艺中，由于热过程比较少，因此很容易做出高耐压的器件。但是一旦和CMOS器件集成到一起，由于CMOS的热过程导致的赝埋层外扩散，会导致器件的BV急剧降低。
为了提高击穿电压，能通过控制CMOS的热过程实现，或者通过控制晶体管集电区的参杂浓度实现。也能通过把赝埋层拉到远离集电区的地方进行注入，这样赝埋层在热过程中扩散到集电区的就随着距离的增加而减小，可以制作出击穿电压比较高的器件。但是采用这样的方法来制作器件的话，负面效应就是器件的饱和压降会很大，原因在于虽然赝埋层拉远以后扩散到集电区的杂质元素小了，但是同样电流通路增加，而且由于增加的路程没有较大剂量的参杂，导致电阻很大。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管，不仅能提高器件的击穿电压，还能降低器件电流通路和电阻、减小器件的饱和压降。
为解决上述技术问题，本发明提供的锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。所述集电区的N型离子注入工艺条件为：注入剂量le12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
一赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成。所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。所述赝埋层和所述有源区边缘的横向距离大于0.4μm。
第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接，所述深孔接触和上层金属相连引出集电极。多个第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接，在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构；所述第二深孔接触的个数为1个以上。所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述N型注入区的离子注入工艺为：注入杂质为磷或砷，注入剂量1e13cm-2～1e15cm-2，注入能量3KeV～50KeV。
一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。在所述发射区侧面形成有氧化硅侧墙。所述发射区和所述外基区的表面都覆盖有硅化物。
本发明通过能通过调节赝埋层和有源区的横向距离调节器件的击穿电压，并且赝埋层和有源区边缘的横向距离越大，器件的击穿电压越大。即使在具有较多热过程的CMOS工艺中，也能够保证器件具有较高的击穿电压。同时本发明所述第二接触孔底部的N型注入区还能减少电流通路和电阻，从而能降低器件的饱和电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例器件结构图。
具体实施方式
如图1所示，本发明实施例器件结构图。本发明实施例锗硅异质结双极晶体管形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括：
一集电区即图1所示N-集电区，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
一赝埋层即图1所示的N+赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成。所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。所述赝埋层和所述有源区边缘的横向距离大于0.4μm。
第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接，所述深孔接触和上层金属相连引出集电极。
多个第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接，在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构。本发明实施例中所述第二深孔接触的个数为2个，并都形成于所述有源区同一侧的所述场氧中。所述集电区的横向延伸部分即为所述集电区横向延伸进入所述有源区两侧的场氧区底部的部分。所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述N型注入区的离子注入工艺为：注入杂质为磷或砷，注入剂量1e13cm-2～1e15cm-2，注入能量3KeV～50KeV。
一基区即图1所示锗硅基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
一发射区即图1所示的N+多晶硅发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。在所述发射区侧面形成有氧化硅侧墙。所述发射区和所述外基区的表面都覆盖有硅化物。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，其特征在于，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部；
一赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成，所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压；
第一深孔接触，形成于所述赝埋层顶部的所述场氧区中并和所述赝埋层相连接，所述深孔接触和上层金属相连引出集电极；
一个以上第二深孔接触，形成于所述集电区的横向延伸部分顶部的所述场氧区中并和所述集电区的横向延伸部分相连接,在所述第二深孔接触和所述集电区的横向延伸部分的接触位置处形成有N型注入区，所述N型注入区的掺杂浓度满足和所述第二深孔接触的金属形成欧姆接触的条件；所述第二深孔接触顶部不和上层金属连接，为一浮空结构；
一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极；
一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。
2.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
3.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
4.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。
5.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
6.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。
7.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
8.如权利要求1所述锗硅异质结双极晶体管，其特征在于：在所述发射区侧面形成有氧化硅侧墙。
9.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区和所述外基区的表面都覆盖有硅化物。
10.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述赝埋层和所述有源区边缘的横向距离大于0.4μm。
11.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述第一深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛和氮化钛的复合层组成的阻挡金属层后、再填入钨形成；所述第二深孔接触是通过在所述集电区的横向延伸部分顶部的所述场氧区中开一深孔并在所述深孔中淀积钛和氮化钛的复合层组成的阻挡金属层后、再填入钨形成。
12.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述N型注入区是在所述第二深孔接触的深孔形成后在所述深孔的底部衬底中进行离子注入形成，所述N型注入区的离子注入工艺为：注入杂质为磷或砷，注入剂量1e13cm-2～1e15cm-2，注入能量3KeV～50KeV。
CN2010102917661A 2010-09-26 2010-09-26 锗硅异质结双极晶体管 Active CN102412281B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102917661A CN102412281B (zh) 2010-09-26 2010-09-26 锗硅异质结双极晶体管
US13/239,250 US8378457B2 (en) 2010-09-26 2011-09-21 Silicon-germanium heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102917661A CN102412281B (zh) 2010-09-26 2010-09-26 锗硅异质结双极晶体管

Publications (2)

Publication Number Publication Date
CN102412281A CN102412281A (zh) 2012-04-11
CN102412281B true CN102412281B (zh) 2013-07-24

Family

ID=45869764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102917661A Active CN102412281B (zh) 2010-09-26 2010-09-26 锗硅异质结双极晶体管

Country Status (2)

Country Link
US (1) US8378457B2 (zh)
CN (1) CN102412281B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094361B (zh) * 2011-11-03 2015-12-09 上海华虹宏力半导体制造有限公司 一种SiGe HBT工艺中的PIS电容器及其制造方法
CN103035690B (zh) * 2012-06-08 2015-06-03 上海华虹宏力半导体制造有限公司 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
US8785977B2 (en) * 2012-11-08 2014-07-22 Shanghai Hua Hong Nec Electronics Co., Ltd. High speed SiGe HBT and manufacturing method thereof
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US9892958B2 (en) * 2014-12-02 2018-02-13 Globalfoundries Inc. Contact module for optimizing emitter and contact resistance
US10153361B2 (en) 2016-11-23 2018-12-11 Globalfoundries Inc. Heterojunction bipolar transistor device integration schemes on a same wafer
CN109950258B (zh) * 2017-12-20 2021-01-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
DE102020103046B4 (de) * 2019-04-23 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren dafür
CN111834226B (zh) * 2019-04-23 2024-08-09 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11557650B2 (en) * 2019-04-23 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11233140B2 (en) 2019-04-23 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11393713B2 (en) * 2019-04-23 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method therefore

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949097A (en) * 1995-03-17 1999-09-07 Hitachi, Ltd. Semiconductor device, method for manufacturing same, communication system and electric circuit system
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
CN101179024A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 单晶外部基极和发射极异质结构双极晶体管及相关方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724066B2 (en) * 2001-04-30 2004-04-20 Texas Instruments Incorporated High breakdown voltage transistor and method
US6770952B2 (en) * 2001-04-30 2004-08-03 Texas Instruments Incorporated Integrated process for high voltage and high performance silicon-on-insulator bipolar devices
JP2004079719A (ja) * 2002-08-15 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
US7091099B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
US7119401B2 (en) * 2004-01-07 2006-10-10 International Business Machines Corporation Tunable semiconductor diodes
US7679164B2 (en) * 2007-01-05 2010-03-16 International Business Machines Corporation Bipolar transistor with silicided sub-collector
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
CN102347354B (zh) * 2010-08-05 2013-04-24 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949097A (en) * 1995-03-17 1999-09-07 Hitachi, Ltd. Semiconductor device, method for manufacturing same, communication system and electric circuit system
CN101179024A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 单晶外部基极和发射极异质结构双极晶体管及相关方法
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法

Also Published As

Publication number Publication date
US20120074465A1 (en) 2012-03-29
CN102412281A (zh) 2012-04-11
US8378457B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
CN102412281B (zh) 锗硅异质结双极晶体管
CN102097464B (zh) 高压双极晶体管
US8421185B2 (en) Parasitic vertical PNP bipolar transistor in BiCMOS process
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN102097465B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102446965B (zh) 锗硅异质结双极晶体管
US9570546B2 (en) Bipolar transistor
CN102403222A (zh) 锗硅异质结双极晶体管的制造方法
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102403256B (zh) 赝埋层及制造方法、深孔接触及三极管
CN102386218B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102969349B (zh) 锗硅hbt工艺中的横向寄生型pnp器件及制造方法
JP3643100B2 (ja) 半導体装置
CN104576715A (zh) 锗硅异质结双极晶体管及制造方法
CN102386219B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
US20130113020A1 (en) Sige hbt and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.