[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102376671A - 引线框架以及应用其的倒装芯片式半导体封装结构 - Google Patents

引线框架以及应用其的倒装芯片式半导体封装结构 Download PDF

Info

Publication number
CN102376671A
CN102376671A CN2011103847425A CN201110384742A CN102376671A CN 102376671 A CN102376671 A CN 102376671A CN 2011103847425 A CN2011103847425 A CN 2011103847425A CN 201110384742 A CN201110384742 A CN 201110384742A CN 102376671 A CN102376671 A CN 102376671A
Authority
CN
China
Prior art keywords
chip
finger
lead frame
flip
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103847425A
Other languages
English (en)
Inventor
谭小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN2011103847425A priority Critical patent/CN102376671A/zh
Publication of CN102376671A publication Critical patent/CN102376671A/zh
Priority to TW101131179A priority patent/TW201322397A/zh
Priority to US13/674,201 priority patent/US8866273B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

依据本发明的实施例提供的一种新型的引线框架以及应用其的倒装芯片式半导体封装结构，所述引线框架包括一组平行排列的指状引脚，所述指状引脚的一表面具有依次间隔的一组开口，所述开口的深度小于所述指状引脚的厚度。所述倒装芯片式半导体封装结构包括芯片，一组凸块和所述引线框架；其中，所述凸块的第一表面与所述芯片的正面连接；所述凸块的第二表面与所述引线框架中的上表面连接，并且，所述一组凸块位于与所述指状引脚的上表面中除去所述开口剩余的区域内。

Description

引线框架以及应用其的倒装芯片式半导体封装结构
技术领域
本发明涉及一种半导体封装结构，尤其涉及一种引线框架以及一种倒装芯片式半导体封装结构。
背景技术
引线框架作为集成电路的芯片载体，不仅起到支撑芯片的作用，而且还是实现芯片内部电路与外围电路之间的电气连接的关键结构件。引线框架根据选择的封装类型的不同(如倒装芯片封装)，可以具有不同的结构。现有的引线框架大多均是具有相同厚度的规则的几何形状，便于制造。
与传统的采用键合线将面朝上的半导体芯片电气连接至引线框架的封装结构不同，倒装芯片式半导体封装结构是一种利用倒装芯片进行电性连接的封装结构，其通过多个凸块将芯片的一作用表面电性连接至基板或者引线框架的表面上，这种封装结构不仅大幅缩减封装件体积，使得半导体芯片与基板的比例更趋接近；同时，也去除了现有的通过键合线连接半导体芯片和基板而造成的传导电阻的增加，降低了阻抗提高了传导效率。
参考图1A和1B，所示为采用现有技术的一种引线框架以及应用其的一种倒装芯片式半导体封装结构的剖面图。其中，半导体芯片1通过多个导电凸块2连接至基板31或者引线框架32上，填充至半导体芯片1和基板31或者引线框架32之间的填胶材料包覆凸块2，同时也增加了凸块的强度，以支撑所述半导体芯片1。
由于，半导体芯片1、基板31或者引线框架32以及凸块2之间的材料热膨胀系数(CTE)的差异，在芯片封装的热循环过程中产生的热应力以及热变形量与芯片中央位置距离成正比例关系，
δ＝α×L×Δt    (1)
其中，δ为热变形量；α为材料热膨胀系数；Δt为温度变化量；L为与材料变形量为0的距离。
可见，在半导体芯片1的边缘角端，由于其与芯片中心处的距离最远，因此所受的热应力和热变形量最大，极易造成半导体芯片受热应力作用而发生脱层问题，造成芯片的失效；
另外，半导体芯片运行过程中的温度变化，和半导体芯片及其基板之间的热膨胀系数的差异会导致产生热感应机械应力。例如当半导体芯片和基板置于高温时，两者会以不同的速率产生不同尺寸的膨胀，而导致产生芯片互联的机械应力。
因此，如何有效避免半导体芯片、基板之间的脱层问题，以及芯片和基板件的热机械应力确已成为相关领域所迫切解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种新型的引线框架以及应用其的倒装芯片式半导体封装结构，减小了由于热膨胀系数的不匹配而产生的热机械应力。
依据本发明的一种引线框架，包括一组平行排列的指状引脚，所述指状引脚的一表面具有依次间隔的一组开口，所属开口的深度小于所述指状引脚的厚度。
优选的，所述开口位于所述指状引脚的上表面。
优选的，所述开口位于所述指状引脚的下表面。
优选的，所述开口位于所述指状引脚的上表面和下表面。
优选的，所述一组开口的截面呈弧形或者半圆形或者长方形或者三角形。
优选的，所述一组开口的长度等于或者小于所述指状引脚的宽度。
优选的，所述一组开口沿所述指状引脚的长度方向依次间隔平行排列。
依据本发明的一种倒装芯片式半导体封装结构，包括芯片，一组凸块和以上所述的任一引线框架；其中，
所述凸块的第一表面与所述芯片的正面连接；
所述凸块的第二表面与所述引线框架中的上表面连接，并且，所述一组凸块位于与所述指状引脚的上表面中除去所述开口剩余的区域内。
进一步的，所述倒装芯片式半导体封装结构还包括填充胶材料，用以填充所述芯片和所述引线框架之间的区域。
采用依据本发明的倒装芯片式半导体封装结构，通过指状引脚上表面或者/和下表面的一组开口，将指状引脚分割为多个具有较短尺寸的分部分，使其不再是一个完整的整体，从而分散了于热膨胀系数的差异而带来的热机械应力；由前述公式(1)可知，采用这种倒装芯片式半导体封装结构减小了由于半导体芯片和引线框架由于热膨胀系数的差异而带来的热机械应力，相应的减小了半导体芯片的脱层概率，提高了半导体封装结构的可靠性。
附图说明
图1A所示为采用现有技术的一种引线框架的示意图；
图1B所示为采用现有技术的一种倒装芯片式半导体封装结构的剖面图；
图2A所示为依据本发明的一种引线框架的示意图；
图2B所示为依据本发明的一种引线框架的剖面图；
图3A所示为依据本发明的第一实施例的一倒装芯片式半导体封装结构的剖面示意图；
图3B所示为依据本发明的第二实施例的一倒装芯片式半导体封装结构的剖面示意图；
图3C所示为依据本发明的第三实施例的一倒装芯片式半导体封装结构的剖面示意图；
在下文中，相同的标号表示相同的组件。
301：引线框架中的一指状引脚；
302：一组凸块；
303：半导体芯片；
304：一组开口。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图2A和图2B，所示分别为依据本发明的一实施例的引线框架的一指状引脚21的结构示意图和截面图。
在该实施例中，指状引脚21的上表面包括一组截面呈半圆形的开口22，所述一组开口22呈平行排列；所述开口22的深度小于所述指状引脚21的厚度。
开口22同样可以设置于指状引脚21的下表面或者同时设置于上表面和下表面，如图2B中所示的实施例。
开口22的形状可以为任何合适的形状，如开口22的截面还可以为弧形、三角形或者长方形等。
所述开口22可以沿指状引脚的长度方向平行排列；同样，也可以呈其他的排列方式；开口22的长度可以与所述指状引脚21的宽度相同，也可以小于所述指状引脚21的宽度。
参考图3A，所示为依据本发明的第一实施例的一倒装芯片式半导体封装结构的剖面示意图。所述倒装芯片式半导体封装结构包括以芯片303，一组凸块302和由一组指状引脚301组成的引线框架。其中指状引脚301可以为单一的金属组件，也可以为由2个或者多个金属组件共同组成。
在该实施例中，所述指状引脚301的下表面包括依次间隔、平行排列的一组开口304；所述开口304的深度小于所述指状引脚的厚度；所述凸块302的下表面与所述指状引脚303的上表面连接；所述凸块302的上表面连接至所述芯片303的正面，所述上表面即所述凸块的第一表面，以下所述的上表面相同；填充胶材料填充至芯片303和引线框架之间的空白区域，以包覆所述芯片303和由指状引脚301组成的引线框架。在图3A中，填充胶材料未示出。
可见，采用图3A所示的倒装芯片式半导体封装结构，通过指状引脚下表面的一组开口，将指状引脚分割为多个具有较短尺寸的分部分，使其不再是一个完整的整体，从而分散了于热膨胀系数的差异而带来的热机械应力；由前述公式(1)可知，采用这种倒装芯片式半导体封装结构减小了由于半导体芯片和引线框架由于热膨胀系数的差异而带来的热机械应力，相应的减小了半导体芯片的脱层概率，提高了半导体封装结构的可靠性。
参考图3B，所示为依据本发明的第二实施例的一倒装芯片式半导体封装结构的剖面示意图。所述倒装芯片式半导体封装结构包括以芯片303，一组凸块302和由一组指状引脚301组成的引线框架。
在该实施例中，所述指状引脚301的上表面包括依次间隔、平行排列的一组开口304；所述开口304的深度小于所述指状引脚的厚度；所述凸块302的下表面与所述指状引脚303的上表面中除去所述开口304的剩余区域连接，所述下表面即所述凸块的第二表面，以下所述的下表面相同；所述凸块302的上表面连接至所述芯片303的正面；填充胶材料填充至芯片303和引线框架之间的空白区域，以包覆所述芯片303和由指状引脚301组成的引线框架。在图3B中，填充胶材料未示出。
同样的，采用图3B所示的倒装芯片式半导体封装结构，通过指状引脚下表面的一组开口，将指状引脚分割为多个具有较短尺寸的分部分，使其不再是一个完整的整体，从而分散了于热膨胀系数的差异而带来的热机械应力；由前述公式(1)可知，采用这种倒装芯片式半导体封装结构减小了由于半导体芯片和引线框架由于热膨胀系数的差异而带来的热机械应力，相应的减小了半导体芯片的脱层概率，提高了半导体封装结构的可靠性。
参考图3C，所示为依据本发明的第三实施例的一倒装芯片式半导体封装结构的剖面示意图。所述倒装芯片式半导体封装结构包括以芯片303，一组凸块302和由一组指状引脚301组成的引线框架。
在该实施例中，所述指状引脚301的上表面和下表面都包括依次间隔，平行排列的一组开口304；所述开口304的深度小于所述指状引脚的厚度；所述凸块302的下表面与所述指状引脚303的上表面中除去所述开口304的剩余区域连接；所述凸块302的上表面连接至所述芯片303的正面；填充胶材料填充至芯片303和引线框架之间的空白区域，以包覆所述芯片303和由指状引脚301组成的引线框架。在图3C中，填充胶材料未示出。
同样的，采用图3C所示的倒装芯片式半导体封装结构，通过指状引脚下表面的一组开口，将指状引脚分割为多个具有较短尺寸的分部分，使其不再是一个完整的整体，从而分散了于热膨胀系数的差异而带来的热机械应力；由前述公式(1)可知，采用这种倒装芯片式半导体封装结构减小了由于半导体芯片和引线框架由于热膨胀系数的差异而带来的热机械应力，相应的减小了半导体芯片的脱层概率，提高了半导体封装结构的可靠性。
根据本发明的上述教导，本领域技术人员可以轻易得知，所述一组开口的截面可以为呈弧形或者半圆形或者长方形或者三角形者其他任何合适的形状。另外，本发明同样适用于整块的大面积的基板的半导体封装结构。在基板上设置一组开口，来分散由于热膨胀系数的差异而引起的热机械应力。
综上所述，依照本发明所公开的引线框架以及倒装芯片式半导体封装结构，所述引线框架或者基板，不再为传统的规则的几何形状，如长方体等，而是在其表面上设置一组开口，对所述基板或者引线框架进行了分割，从而分散了由于热膨胀系数的差异而引起的总的热机械应力。在不改变原有封装流程、以及原材料的基础上，通过对引线框架的结构的改进，减小了由于热膨胀系数的不匹配而产生的热机械应力，提高了芯片的可靠性。
以上对依据本发明的优选实施例的引线框架以及倒装芯片式半导体封装结构进行了详尽描述，本领域普通技术人员据此可以推知其他技术或者结构以及电路布局、元件等均可应用于所述实施例。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种引线框架，其特征在于，包括一组平行排列的指状引脚，所述指状引脚的一表面具有依次间隔的一组开口，所属开口的深度小于所述指状引脚的厚度。
2.根据权利要求1所述的引线框架，其特征在于，所述开口位于所述指状引脚的上表面。
3.根据权利要求1所述的引线框架，其特征在于，所述开口位于所述指状引脚的下表面。
4.根据权利要求1所述的引线框架，其特征在于，所述开口位于所述指状引脚的上表面和下表面。
5.根据权利要求1所述的引线框架，其特征在于，所述一组开口的截面呈弧形或者半圆形或者长方形或者三角形。
6.根据权利要求1所述的引线框架，其特征在于，所述一组开口的长度等于或者小于所述指状引脚的宽度。
7.根据权利要求1所述的引线框架，其特征在于，所述一组开口沿所述指状引脚的长度方向依次间隔平行排列。
8.一种倒装芯片式半导体封装结构，其特征在于，包括芯片，一组凸块和权利要求1-7所述的任一引线框架；其中，
所述凸块的第一表面与所述芯片的正面连接；
所述凸块的第二表面与所述引线框架中的上表面连接，并且，所述一组凸块位于与所述指状引脚的上表面中除去所述开口剩余的区域内。
9.根据权利要求8所述的倒装芯片式半导体封装结构，其特征在于，还包括填充胶材料，用以填充所述芯片和所述引线框架之间的区域。
CN2011103847425A 2011-11-29 2011-11-29 引线框架以及应用其的倒装芯片式半导体封装结构 Pending CN102376671A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011103847425A CN102376671A (zh) 2011-11-29 2011-11-29 引线框架以及应用其的倒装芯片式半导体封装结构
TW101131179A TW201322397A (zh) 2011-11-29 2012-08-28 引線框架及應用此引線框架的倒裝晶片式半導體封裝結構
US13/674,201 US8866273B2 (en) 2011-11-29 2012-11-12 Lead frame and semiconductor package structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103847425A CN102376671A (zh) 2011-11-29 2011-11-29 引线框架以及应用其的倒装芯片式半导体封装结构

Publications (1)

Publication Number Publication Date
CN102376671A true CN102376671A (zh) 2012-03-14

Family

ID=45795047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103847425A Pending CN102376671A (zh) 2011-11-29 2011-11-29 引线框架以及应用其的倒装芯片式半导体封装结构

Country Status (3)

Country Link
US (1) US8866273B2 (zh)
CN (1) CN102376671A (zh)
TW (1) TW201322397A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123629B2 (en) 2013-10-31 2015-09-01 Silergy Semiconductor Technology (Hangzhou) Ltd. Chip package and method for forming the same
CN109087907A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110189993A (zh) * 2018-02-23 2019-08-30 东莞新科技术研究开发有限公司 半导体表面消除内应力的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035604B (zh) 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
CN103400819B (zh) 2013-08-14 2017-07-07 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
US9905515B2 (en) * 2014-08-08 2018-02-27 Mediatek Inc. Integrated circuit stress releasing structure
CN110637364B (zh) * 2016-04-22 2022-10-28 德州仪器公司 改进的引线框系统
CN107393836B (zh) 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN107808868B (zh) 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
CN110323141B (zh) 2019-04-15 2021-10-12 矽力杰半导体技术(杭州)有限公司 引线框架结构，芯片封装结构及其制造方法
CN116936594B (zh) * 2023-09-08 2023-11-21 积高电子(无锡)有限公司 图像传感器封装方法及封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
JP2007027645A (ja) * 2005-07-21 2007-02-01 Renesas Technology Corp 半導体装置
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN101719487A (zh) * 2009-08-10 2010-06-02 杭州矽力杰半导体技术有限公司 单片集成开关型调节器的倒装封装装置及其封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
JP2007027645A (ja) * 2005-07-21 2007-02-01 Renesas Technology Corp 半導体装置
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
CN101719487A (zh) * 2009-08-10 2010-06-02 杭州矽力杰半导体技术有限公司 单片集成开关型调节器的倒装封装装置及其封装方法
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123629B2 (en) 2013-10-31 2015-09-01 Silergy Semiconductor Technology (Hangzhou) Ltd. Chip package and method for forming the same
CN109087907A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110189993A (zh) * 2018-02-23 2019-08-30 东莞新科技术研究开发有限公司 半导体表面消除内应力的方法

Also Published As

Publication number Publication date
TW201322397A (zh) 2013-06-01
US8866273B2 (en) 2014-10-21
US20130134567A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
CN102376671A (zh) 引线框架以及应用其的倒装芯片式半导体封装结构
EP3373331B1 (en) Semiconductor package with stiffener ring
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
JP6986074B2 (ja) 高効率熱経路およびモールドアンダーフィルを有する積層型半導体ダイアセンブリ
US7253515B2 (en) Semiconductor package featuring metal lid member
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US20150035135A1 (en) 3DIC Packages with Heat Sinks Attached to Heat Dissipating Rings
US9397060B2 (en) Package on package structure
WO2017222918A1 (en) Chip package assembly having conformal lid
WO2013009853A2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
US20140167243A1 (en) Semiconductor packages using a chip constraint means
US20070108571A1 (en) Method for fabricating semiconductor package with stacked chips
KR20130075251A (ko) 복수의 세그먼트로 구성된 인터포저를 포함하는 반도체 패키지
TWI569404B (zh) 晶片封裝體
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US20070178627A1 (en) Flip-chip semiconductor device and method for fabricating the same
KR100896179B1 (ko) 스택 패키지 및 그 제조방법
JP6314731B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN111312666B (zh) 半导体封装结构
US20080006915A1 (en) Semiconductor package, method of production of same, printed circuit board, and electronic apparatus
TW390014B (en) Semiconductor device and method for manufacturing the same
US20070246814A1 (en) Ball Grid array package structure
CN102376675B (zh) 嵌埋有半导体元件的封装结构及其制法
JP5273265B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant before: Hangzhou Silergy Semi-conductor Technology Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HANGZHOU SILERGY SEMI-CONDUCTOR TECHNOLOGY CO., LTD. TO: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) CO., LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314