CN102376600A - 接触孔失效评估方法 - Google Patents

Abstract

本发明提供了接触孔失效评估方法，包括：提供评估晶圆，在所述评估晶圆上形成评估器件图形，所述评估器件图形包括第一器件区以及第二器件区；其中，第二器件区与PMOS晶体管的结构以及尺寸相同；第一器件区与NMOS晶体管相比，区别在于对应NMOS晶体管的P阱具有不同的掺杂类型，使得在进行电子束扫描时，第一器件区中N型掺杂的有源区的导电能力强于NMOS晶体管的源/漏极；在所述评估晶圆上进行与产品晶圆相同的接触孔形成工艺；采用电子束扫描评估晶圆的表面，并获取晶圆表面各处的扫描亮度；本发明在电子束扫描接触孔时，形成较亮光斑，从而易于与周围区域区分开，有效避免了机台对失效接触孔的漏检或错检。

Description

接触孔失效评估方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种接触孔失效评估方法。

背景技术

在半导体制造工艺中，晶圆形成半导体器件后，制作接触孔，是进行金属互连的重要步骤。需要对应有源区的位置，形成相应的掩模版用于接触孔的刻蚀。其中，接触孔是否对准有源区将直接影响接触孔的质量，假如形成的接触孔不能准确地对准底部有源区，将导致该接触孔失效。因此，在进行批量生产之前，需要对接触孔的形成工艺进行评估。

现有的接触孔失效评估主要采用电子束色差区分法，即利用电压衬度像(Voltage Contrast，VC)技术，使用电子束在形成有接触孔的晶圆表面进行扫描，所述接触孔底部器件图形的导电性质差异将导致晶圆表面产生电位差，将所述电位差转换成电子束亮度差，检测上述亮度差即可判断接触孔是否失效。专利号为US5970167的美国专利，详细阐述了如何应用上述电子束色差区分法进行失效评估。具体方法包括：

如图1所示，提供一个已形成半导体器件的晶圆1，然后在所述晶圆1上进行接触孔制造工艺。所述晶圆1形成有CMOS器件图形，包括NMOS晶体管11以及PMOS晶体管12。所述NMOS晶体管11与PMOS晶体管区域12之间通过浅沟槽相隔离，在上述各有源区上形成接触孔。

所述接触孔包括如下情况：需要对准N型掺杂的有源区(例如NMOS晶体管的源/漏极)的接触孔13a，需要对准P型掺杂的有源区(例如PMOS晶体管的源/漏极)的接触孔13b。

图2展示了现有的失效评估方法中，在一个形成有接触孔的晶圆表面进行电子束扫描后形成的色差图。

结合图1以及图2所示，对于CMOS器件而言，有源区与其底部阱区的掺杂类型相反，NMOS晶体管的源/漏极形成于P阱中，而PMOS晶体管的源/漏极形成于N阱中。在接触孔与有源区正常对准的情况下，当电子束未扫描至介质层或隔离层等绝缘区域时，电荷无法释放，则扫描亮度为完全的暗色，在色差图上呈现为黑色区域；当电子束扫描至接触孔13a时，由于N型掺杂的有源区位于P阱中，相当于构成一个反向偏置的二极管，导电能力(电荷释放能力)较弱，则扫描亮度为相对的暗色(灰色光斑)，亮度大于周围的绝缘区域；当电子束扫描至接触孔13b时，由于P型掺杂的有源区位于N阱中，相当于构成一个正向偏置的二极管，导电能力(电荷释放能力)较强，则扫描亮度为高亮(白色光斑)。

根据上述原理，仅需比较每个接触孔位置的扫描亮度与周围区域的扫描亮度，即能够判断该接触孔是否对准，假如本应该形成于有源区域的接触孔，未能正常对准，则该处的扫描亮度会与周围区域趋于一致。通常上述比较过程通过检测机台自动进行，检测机台将获取的接触孔扫描亮度值与周围区域的扫描亮度值相减获取色差值，所述色差值如果小于一个预定值则判定该接触孔失效。

现有技术存在如下问题：位于P型掺杂的有源区的接触孔在对准正常时，为高亮，色差值较大，但位于N型掺杂的有源区的接触孔即即使对准正常，扫描亮度也较暗，与周围的色差不明显。如在图2中虚线所圈区域，包括若干呈现为灰色光斑的接触孔13a，上述接触孔13a与周围黑色区域色差较小，因此检测机台难以区分开。如果上述预定的色差值较大，容易造成对失效接触孔的错检；如果预定的色差值较小，高于检测机台的分辨精度，则容易造成对失效接触孔的漏检。

发明内容

本发明解决的问题是在提供一种接触孔失效评估方法，便于检测机台进行失效评估，避免漏检或错检的情况。

本发明提供的一种接触孔失效评估方法，用于评估在产品晶圆上进行接触孔形成工艺的失效情况，所述产品晶圆形成有包括PMOS晶体管以及NMOS晶体管的CMOS器件，包括：

提供评估晶圆，在所述评估晶圆上形成评估器件图形，所述评估器件图形包括第一器件区以及第二器件区；其中，第二器件区与所述PMOS晶体管的结构以及尺寸相同；第一器件区与所述NMOS晶体管相比，区别在于对应NMOS晶体管的P阱的区域具有不同的掺杂类型，使得在进行电子束扫描时，所述第一器件区中N型掺杂的有源区的导电能力强于NMOS晶体管的源/漏极；

在所述评估晶圆上进行与产品晶圆相同的接触孔形成工艺；

采用电子束扫描评估晶圆的表面，并获取晶圆表面各处的扫描亮度；

根据接触孔位置与其周围绝缘区域的扫描亮度差异，评估接触孔的失效。

作为可选方案，所述在评估晶圆上形成评估器件图形的步骤包括：

在评估晶圆的衬底上定义与所述CMOS器件的NMOS晶体管以及PMOS晶体管分别对应的第一器件区以及第二器件区；分别在第一器件区以及第二器件区内形成N阱以及位于N阱表面的栅极；在第一器件区，栅极两侧N阱内形成N型掺杂的有源区；在第二器件区，栅极两侧N阱内形成P型掺杂的有源区。

作为另一个可选方案，所述在评估晶圆上形成评估器件图形的步骤包括：

在评估晶圆的衬底上定义与所述CMOS器件的NMOS晶体管以及PMOS晶体管分别对应的第一器件区以及第二器件区；分别在第一器件区以及第二器件区内形成N阱以及位于N阱表面的栅极；在第一器件区以及第二器件区，栅极两侧的N阱内均形成P型掺杂的有源区。

所述评估接触孔的失效包括：预先设定评估色差值；将接触孔位置的扫描亮度值与其周围绝缘区域的扫描亮度值相减，获取该接触孔的色差值，若所述色差值小于评估色差值，则判定该接触孔失效。所述对接触孔的失效评估，由机台在电子束扫描时同步进行或在电子束扫描结束后进行。

本发明所述接触孔失效评估，通过提供与产品晶圆具有相似半导体器件图形的评估晶圆，将CMOS器件中的P阱替换成N阱，使得电子束扫描至N型掺杂的有源区上的接触孔时，形成较亮光斑，从而易于与周围区域区分开，有效避免了机台对失效接触孔的漏检或错检。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1是晶圆上形成半导体器件以及接触孔的剖面示意图；

图2是现有的接触孔失效评估方法获取的晶圆表面电子束扫描色差图；

图3是本发明接触孔失效评估方法的步骤流程图；

图4至图9是本发明实施例评估晶圆及接触孔形成工艺的剖面示意图；

图10是本实施例对图9所示评估晶圆进行电子束扫描的示意图；

图11是进行图10所示电子束扫描时获取的评估晶圆表面的色差示意图；

图12是本发明另一个实施例中评估晶圆形成的器件图形的剖面示意图。

具体实施方式

现有的接触孔失效评估方法中，位于N型掺杂的有源区上的接触孔，在电子束扫描时，在色差图上呈灰色光斑，与周围绝缘区域的黑色难以区分开，造成机台对失效接触孔的漏检或错检。本发明则提供与产品晶圆具有类似器件图形的评估晶圆，使得评估晶圆上N型或P型掺杂的有源区均具有较强的导电并释放电荷的能力，使得电子束扫描位于上述有源区的接触孔时，在色差图上呈白色光斑，易于区分，从而避免上述漏检或错检的情况。

下面结合具体实施例，对本发明进行详细介绍。本发明所述接触孔失效评估方法的流程图如图3所示，基本步骤包括：

S101、提供评估晶圆，在所述评估晶圆上形成评估器件图形；所述评估器件图形包括第一器件区以及第二器件区；其中，第二器件区与所述PMOS晶体管的结构以及尺寸相同；第一器件区与所述NMOS晶体管相比，区别在于对应NMOS晶体管的P阱的区域具有不同的掺杂类型，使得所述第一器件区中N型掺杂的有源区接收电子束时的导电能力强于NMOS晶体管。

其中，对于现有常规的半导体工艺而言，所述评估晶圆基本按照产品晶圆的CMOS器件制造工艺进行评估器件图形的制作，但跳过了NMOS晶体管的P阱形成工艺，而在进行N阱的形成工艺时，在原NMOS晶体管中的P阱位置也形成N阱，使得后续形成的N型掺杂的有源区(即原NMOS晶体管的源/漏极)与底部的N阱构成电连通。当进行接触孔失效评估时，电子束扫描至位于N型掺杂的有源区上的接触孔，所述N型掺杂的有源区相比于NMOS晶体管的源/漏极具有更强的导电能力。

S102、在所述评估晶圆上进行与产品晶圆相同的接触孔形成工艺；

其中，由于评估晶圆具有与产品晶圆相类似的器件图形，且采用相同的接触孔形成工艺，故对评估晶圆进行接触孔失效评估的结果，应当与直接对产品晶圆进行接触孔失效评估的结果相同，因此具有直接参照的价值。

S103、采用电子束扫描评估晶圆的表面，并获取晶圆表面各处的扫描亮度；

其中，上述获取晶圆表面各处的扫描亮度的过程即形成晶圆表面的扫描色差图的过程。根据电子束扫描的原理，晶圆表面能够产生导电通路释放电荷的位置，在色差图中呈较亮的白色光斑，而绝缘区域则呈较暗的黑色区域。因此，在评估晶圆中，无论是N型掺杂的有源区还是P型掺杂的有源区，其上的接触孔如果对准良好，均应当在色差图中呈较亮的白色光斑。

S104、根据接触孔位置与其周围绝缘区域的扫描亮度差异，评估接触孔的失效。

其中，需预先设置一个评估色差值，而将接触孔位置与其周围绝缘区域亮度的色差值与评估色差值相比较，如果小于评估色差值，则可以判定该接触孔未对准，为失效接触孔。上述评估过程可以由机台自动完成，而无需人工计算。

图4至图9是本发明一个具体实施例中评估晶圆以及接触孔形成工艺的剖面示意图。

如图4所示，提供一个评估晶圆10，所述评估晶圆10包括半导体衬底100，所述半导体衬底100包括器件区以及隔离区域。

具体的，所述评估晶圆10应当与产品晶圆的规格完全相同，其半导体衬底100的类型与产品晶圆也应当相同，可以为硅衬底、绝缘体上硅等。依照产品晶圆上的器件图形，将半导体衬底100分为器件区以及隔离区域。所述隔离区域上形成有浅沟槽隔离STI。仅作为示意，在图4中，所述隔离区域将器件区隔离成第一器件区I以及第二器件区II两部分，对应于产品晶圆中形成CMOS器件中NMOS晶体管与PMOS晶体管的区域。实际的器件图形未必如图4中所示，但本领域技术人员应当可以根据本发明示意，根据实际的产品晶圆的器件图形，推出在评估晶圆上形成器件图形的方法。

如图5所示，在第一器件区I以及第二器件区II内进行离子掺杂，分别形成N阱101以及N阱201。

具体的，与产品晶圆上器件图形的形成工艺相比，本实施例跳过了P阱的形成工艺，而将第一器件区I中本应当形成NMOS晶体管的P阱替换成N阱101，所述N阱101可以与第二器件区II内的N阱102同时形成。

如图6所示，在所述N阱101以及N阱201的表面分别形成栅极102以及栅极202。

具体的，可以先在第一器件区I以及第二器件区II的表面依次沉积形成绝缘介质层以及栅电极层，然后刻蚀所述绝缘介质层以及栅电极层，分别在N阱101的表面以及N阱201的表面形成包括栅绝缘层以及栅电极的栅极102以及栅极202。所述栅极102以及栅极202的位置与产品晶圆中相应区域的栅极位置相同。

如图7所示，在所述栅极102以及栅极202上分别形成绝缘侧壁。

具体的，采用与产品晶圆相同的侧壁形成工艺制作上述绝缘侧壁，包括在N阱以及各自栅极的表面沉积绝缘介质，然后采用等离子刻蚀工艺进行纵向刻蚀直至露出栅极顶部以及N阱表面，形成绝缘侧壁。

如图8所示，分别在栅极102以及栅极202两侧的N阱101以及N阱201内，进行离子掺杂，形成相应掺杂的有源区。

具体的，对应于产品晶圆中的NMOS晶体管以及PMOS晶体管位置，分别在N阱101内进行N型离子掺杂而在N阱201内进行P型离子掺杂，从而形成N型的有源区103、有源区104以及P型的有源区203、有源区204。

经过上述步骤后，在所述评估晶圆10上，第二器件区II内形成了与产品晶圆相同的PMOS晶体管；但在第一器件区I内，对应于产品晶圆中NMOS晶体管的位置，则构成了一个具有N阱以及N型掺杂的有源区的伪晶体管。

如图9所示，基于上述器件图形，在评估晶圆10上进行与产品晶圆相同的接触孔形成工艺。

具体的，先在各需要制作接触孔的有源区表面形成金属硅化物层(未示出)，材质可以选用NiSi化合物等，用以降低接触电阻；然后在评估晶圆10的表面覆盖沉积层间介质层300，材质可以为二氧化硅等；采用与产品晶圆的接触孔形成工艺中相同的光刻掩模，在评估晶圆10上进行光刻，即在层间介质层300内形成接触孔400；在所述接触孔400内填充互连金属，例如钨、铜、铝等，完成接触孔的形成工艺。

由于采用与产品晶圆相同的接触孔形成工艺(主要是采用了相同的光刻掩模)，所述评估晶圆10上的接触孔400的数量以及分布位置与产品晶圆完全相同；同时由于评估晶圆10上形成有与产品晶圆相似的器件图形(仅仅替换P阱为N阱，改变掺杂类型，而未变更各区域的位置、尺寸以及图形形状)，因此所述评估晶圆复制了产品晶圆上接触孔的对准以及失效情况。使得对评估晶圆进行的接触孔失效评估，等同于对产品晶圆进行的接触孔失效评估。

如图10所示，在评估晶圆10表面进行电子束扫描。

具体的，在第一器件区I中，所述伪晶体管的有源区103、有源区104以及N阱101的掺杂均为N型，因此所述有源区103、有源区104与N阱101之间均可以视为电连通。当电子束扫描至此区域上的接触孔400a时，电荷能够经由接触孔400a、有源区103或有源区104、N阱101而释放至衬底。而在第二器件区II中形成了PMOS晶体管有源区203、有源区204(相当于PMOS晶体管的源/漏极)以及N阱201，之间，则构成了正向偏置的PN结二极管。当电子束扫描至此区域上的接触孔400b时，电荷同样能够经由接触孔400b、有源区203或有源区204、N阱201而释放至衬底。

如图11所示，为进行图10所述电子束扫描时，获取的评估晶圆10表面的色差示意图。

相比于产品晶圆的CMOS器件，尤其是NMOS晶体管，当电子束扫描至评估晶圆10的第一器件区I以及第二器件区II上的接触孔时，电荷能够更容易地释放至衬底，而不会聚集于晶圆表面，因此位于上述区域的接触孔位置在色差图中均呈较亮的白色光斑，而与周围绝缘区域所呈现的黑色区域区分开(为示意方便，图11中在绝缘区域采用斜线填充代替黑色区域，且图11中各接触孔的位置与前述视图并非对应)。具体的，由于评估晶圆10上的接触孔位置均是已知的，机台仅需将接触孔位置的亮度值与其周围绝缘区域的亮度值相减获得色差值，并将所述色差值与预先设置的评估色差值相比较，便可获知该接触孔的失效情况。通常上述色差值越小，则接触孔的对准情况越差。例如当出现图11中所示的灰色光斑时，代表该处接触孔与周围绝缘区域的色差值较小，该接触孔存在对准较差的问题，当所述色差值小于评估色差值时，便可以直接视所述接触孔为失效。

上述对接触孔的失效评估，可以由机台在电子束扫描时同步进行，以节省失效评估的时间；也可以在电子束扫描结束后获取完整的晶圆表面的色差图再进行，进行较为全面的评估。

在上述实施例中，仅将产品晶圆器件图形中NMOS晶体管的P阱替换成N阱，作为另一个可选实施例，还可以同时将上述第一器件区I中的N型掺杂的有源区替换成P型掺杂，从而使得第一器件区I与第二器件区II均形成PMOS晶体管。例如在进行完图7所示的栅极及其侧壁制作后，在栅极两侧的N阱内掺杂形成有源区时，仅形成P型掺杂的有源区。

具体的，如图12所示，分别在栅极102以及栅极202两侧的N阱101以及N阱201内，进行离子掺杂，形成相应的有源区103、有源区104以及有源区203、有源区204，上述各有源区均为P型掺杂，且上述掺杂工艺可以同步进行。

这样，对应于产品晶圆中的NMOS晶体管以及PMOS晶体管位置，评估晶圆10则在第一器件区I以及第二器件区II内均形成了PMOS晶体管，也可以视为将产品晶圆器件图形中的NMOS晶体管替换为PMOS晶体管，仅变更掺杂类型，而保持各区域的位置、尺寸以及图形形状不变。使得对所述评估晶圆10的接触孔失效评估，也等同于对产品晶圆进行的接触孔失效评估。

在后续步骤中对上述评估晶圆10进行电子束扫描时，位于第一器件区I以及第二器件区II上的接触孔在色差图上呈现的也为较亮的白色光斑。因此上述实施例具有与前述实施例相同的有益效果，并进一步的简化了评估晶圆上器件图形的形成工艺。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种接触孔失效评估方法，用于评估在产品晶圆上进行接触孔形成工艺的失效情况，所述产品晶圆形成有包括PMOS晶体管以及NMOS晶体管的CMOS器件，其特征在于，包括：

提供评估晶圆，在所述评估晶圆上形成评估器件图形，所述评估器件图形包括第一器件区以及第二器件区；其中，第二器件区与所述PMOS晶体管的结构以及尺寸相同；第一器件区与所述NMOS晶体管相比，区别在于对应NMOS晶体管的P阱的区域具有不同的掺杂类型，使得在进行电子束扫描时，所述第一器件区中N型掺杂的有源区的导电能力强于NMOS晶体管的源/漏极；

在所述评估晶圆上进行与产品晶圆相同的接触孔形成工艺；

采用电子束扫描评估晶圆的表面，并获取晶圆表面各处的扫描亮度；

根据接触孔位置与其周围绝缘区域的扫描亮度差异，评估接触孔的失效。

2.如权利要求1所述的失效评估方法，其特征在于，所述在评估晶圆上形成评估器件图形的步骤包括：

在评估晶圆的衬底上定义与所述CMOS器件的NMOS晶体管以及PMOS晶体管分别对应的第一器件区以及第二器件区；

分别在第一器件区以及第二器件区内形成N阱以及位于N阱表面的栅极；

在第一器件区，栅极两侧N阱内形成N型掺杂的有源区；

在第二器件区，栅极两侧N阱内形成P型掺杂的有源区。

3.如权利要求1所述的失效评估方法，其特征在于，所述在评估晶圆上形成评估器件图形的步骤包括：

在评估晶圆的衬底上定义与所述CMOS器件的NMOS晶体管以及PMOS晶体管分别对应的第一器件区以及第二器件区；

分别在第一器件区以及第二器件区内形成N阱以及位于N阱表面的栅极；

在第一器件区以及第二器件区，栅极两侧的N阱内均形成P型掺杂的有源区。

4.如权利要求1所述的失效评估方法，其特征在于，所述评估接触孔的失效，包括：

预先设定评估色差值；将接触孔位置的扫描亮度值与其周围绝缘区域的扫描亮度值相减，获取该接触孔的色差值，若所述色差值小于评估色差值，则判定该接触孔失效。

5.如权利要求4所述的失效评估方法，其特征在于，所述对接触孔的失效评估，由机台在电子束扫描时同步进行或在电子束扫描结束后进行。

Images