CN102340938B - 电路板制作方法 - Google Patents
电路板制作方法 Download PDFInfo
- Publication number
- CN102340938B CN102340938B CN2010102388738A CN201010238873A CN102340938B CN 102340938 B CN102340938 B CN 102340938B CN 2010102388738 A CN2010102388738 A CN 2010102388738A CN 201010238873 A CN201010238873 A CN 201010238873A CN 102340938 B CN102340938 B CN 102340938B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- outer layer
- copper foil
- board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 239000010410 layer Substances 0.000 claims abstract description 467
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 311
- 239000011889 copper foil Substances 0.000 claims abstract description 304
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000853 adhesive Substances 0.000 claims description 42
- 230000001070 adhesive effect Effects 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 11
- -1 PI) Polymers 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/055—Folded back on itself
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板。该方法包括步骤：提供卷带状的双面覆铜基材，其包括多个电路板单元，电路板单元包括多个折叠单元，折叠单元具有两个相对的铜箔；通过卷对卷生产工艺蚀刻电路板单元，以将电路板单元中的n-2个铜箔均形成导电线路，并仅有两个铜箔未形成导电线路；裁切双面覆铜基材以获得多个分离的电路板单元；沿折叠单元的边界折叠电路板单元，并压合折叠后的电路板单元，以使得电路板单元构成多层基板，n-2个铜箔形成的导电线路位于多层基板内层，并构成n-2层线路层，未形成导电线路的两个铜箔位于最外两侧；将最外两侧的铜箔形成导电线路，并在多层基板中形成层间导通结构。
Description
技术领域
本发明涉及电路板制造技术，尤其涉及一种具有较高产能和较高良率的制作柔性多层电路板的方法。
背景技术
随着聚酰亚胺膜等柔性材料在电子工业中的广泛应用(请参见Sugimoto，E.在1989发表于IEEE Electrical Insulation Magazine第5卷第1期的“Applications of polyimide films to the electrical and electronic industries inJapan”)，柔性电路板(Flexible Printed Circuit Board，FPCB)因具有可弯折、重量轻、占用空间小、可立体配线等优点，在笔记本电脑、液晶显示器、数码相机、移动电话等消费性电子产品方面具有十分广泛的应用。而随着人们对消费性电子产品处理信息要求的提高，由于多层电路板具有多层线路层，从而具有更多布线面积，因此柔性多层电路板逐渐取代了柔性单面电路板和柔性双面电路板，在消费性电子产品中获得越来越多地应用。
现有技术中，柔性多层电路板通常以片式制作工艺以增层法进行生产。以制作六层板为例，通常先制作一个双面板，然后在双面板两侧各加成一个单面覆铜板，在加成的单面覆铜板上制作线路构成四层板后，再在四层板两侧各加成一个单面覆铜板并制作线路，从而构成六层板。然而，在上述制作过程中，需要多次重复地进行加成以及制作线路的工序，不但需要较长的加工时间；而且会造成每层线路的精度不同，误差不一致，从而可能降低最后做成的电路板产品的良率。
因此，有必要提供一种具有较高产能和较高良率的制作柔性多层电路板的方法。
发明内容
以下将以实施例说明一种电路板制作方法。
一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板，n为大于3的偶数，所述电路板制作方法包括步骤：提供一个卷带状的双面覆铜基材，所述双面覆铜基材包括多个电路板单元，每个电路板单元包括沿双面覆铜基材长度方向依次连接的n/2个折叠单元，每个折叠单元均具有两个相对的铜箔；通过卷对卷生产工艺蚀刻每个电路板单元，以将每个电路板单元中的n-2个铜箔均形成导电线路；沿每个电路板单元的边界裁切所述双面覆铜基材，以获得多个分离的电路板单元；沿每个折叠单元的边界折叠电路板单元，并压合折叠后的电路板单元，以使得每个电路板单元构成一个多层基板，所述多层基板包括第一外层板、第二外层板以及位于第一外层板和第二外层板之间的内层板，所述第一外层板和第二外层板均具有一个铜箔，所述内层板具有n-2层线路层，所述n-2层线路层分别由所述n-2个铜箔形成的导电线路构成；蚀刻第一外层板和第二外层板中的铜箔以形成导电线路，以使第一外层板中的导电线路构成一层线路层，第二外层板中的导电线路也构成一层线路层，并在多层基板中形成层间导通结构以电性连接第一外层板、第二外层板以及内层板中的线路层。
一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板，n为大于或等于3的奇数，所述电路板制作方法包括步骤：提供一个卷带状的双面覆铜基材，所述双面覆铜基材包括多个电路板单元，每个电路板单元包括沿覆铜基材长度方向依次连接的(n+1)/2个折叠单元，每个折叠单元具有两个相对的铜箔；通过卷对卷生产工艺蚀刻每个电路板单元，以将每个电路板单元中的n-2个铜箔均形成导电线路，并去除每个电路板单元中一个折叠单元的一个铜箔；沿每个电路板单元的边界裁切双面覆铜基材，以获得多个分离的电路板单元；沿每个折叠单元的边界折叠电路板单元，并压合折叠后的电路板单元，以使得每个电路板单元构成一个多层基板，所述多层基板包括第一外层板、第二外层板以及位于第一外层板和第二外层板之间的内层板，所述第一外层板和第二外层板均具有一个铜箔，所述内层板具有n-2层线路层，所述n-2层线路层分别由所述n-2个铜箔形成的导电线路构成；蚀刻第一外层板和第二外层板中的铜箔以形成导电线路，以使第一外层板中的导电线路构成一层线路层，第二外层板中的导电线路也构成一层线路层，并在多层基板中形成层间导通结构以电性连接第一外层板、第二外层板以及内层板中的线路层。
本技术方案的电路板制作方法中，先通过卷对卷生产工艺将每个电路板单元中的n-2个铜箔均形成导电线路，再折叠并压合电路板单元以构成多层基板。如此，n-2个铜箔形成的n-2个导电线路构成了内层线路层，这些内层线路层由于是通过卷对卷生产工艺一次制作完成，因此具有较高的加工速度和加工精度。上述制作方法不但可以减少制作工序，节省制造时间，还可以提高效率和良率，如此则降低了生产成本。
附图说明
图1为本技术方案提供的电路板制作方法的流程示意图。
图2为本技术方案第一实施例提供的双面覆铜基材的主视示意图。
图3为图2的双面覆铜基材的俯视示意图。
图4为采用卷对卷生产工艺加工双面覆铜基材的主视示意图。
图5为在双面覆铜基材的折叠单元中形成导电线路的俯视示意图。
图6为沿图5的VI-VI线的剖视示意图。
图7为裁切双面覆铜基材后得到的电路板单元的俯视示意图。
图8为折叠电路板单元的剖视示意图。
图9为压合电路板单元后获得的三层基板的剖视示意图。
图10为柔性三层电路板的剖视示意图。
图11为本技术方案第二实施例提供的双面覆铜基材的俯视示意图。
图12为双面覆铜基材的正视示意图。
图13为在双面覆铜基材的折叠单元中形成导电线路的俯视示意图。
图14为折叠裁切双面覆铜基材后得到的电路板单元的剖视示意图。
图15为压合电路板单元后获得的四层基板的剖视示意图。
图16为柔性四层电路板的剖视示意图。
图17为本技术方案第三实施例提供的双面覆铜基材的俯视示意图。
图18为双面覆铜基材的正视示意图。
图19为在双面覆铜基材的折叠单元中形成导电线路的俯视示意图。
图20为折叠裁切双面覆铜基材后得到的电路板单元的剖视示意图。
图21为压合电路板单元后获得的五层基板的剖视示意图。
图22为柔性五层电路板的剖视示意图。
图23为本技术方案第四实施例提供的双面覆铜基材的俯视示意图。
图24为双面覆铜基材的正视示意图。
图25为在双面覆铜基材的折叠单元中形成导电线路的俯视示意图。
图26为折叠裁切双面覆铜基材后得到的电路板单元的剖视示意图。
图27为压合电路板单元后获得的八层基板的剖视示意图。
图28为柔性八层电路板的剖视示意图。
主要元件符号说明
双面覆铜基材 10、20、30、40
绝缘层 11、21、31、41
第一铜箔层 12、22、32、42
第二铜箔层 13、23、33、43
电路板单元 100、200、300、400
第一折叠单元 101、201、301、401
第二折叠单元 102、202、302、402
第一铜箔 121、221、321、421
第二铜箔 131、231、331、431
第三铜箔 122、222、322、422
第四铜箔 132、232、332、432
导电线路 140、240、340、440
三层基板 150
胶粘片 160、260
柔性三层电路板 180
通孔 154、254、354、454
镀层 155、255、355、455
导通孔 156、256、356、456
四层基板 250
柔性四层电路板 280
第三折叠单元 303、403
第五铜箔 323、423
第六铜箔 333、433
五层基板 350
第一胶粘片 361、461
第二胶粘片 362、462
柔性五层电路板 380
第四折叠单元 404
第七铜箔 424
第八铜箔 434
第三胶粘片 463
八层基板 450
柔性八层电路板 480
具体实施方式
下面将结合附图及多个实施例，对本技术方案提供的电路板制作方法作进一步的详细说明。
请参阅图1，本技术方案提供一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板，n为大于或等于3的自然数。所述电路板制作方法包括步骤：
第一步，提供一个卷带状的双面覆铜基材。卷带状的覆铜基材是指成卷的柔性覆铜基材，适合以卷对卷生产工艺(Roll to Roll，RTR，也称为卷绕式生产工艺、卷轴式生产工艺、卷轮对卷轮生产工艺)进行加工生产。双面覆铜基材是指包括一层绝缘层和两层铜箔层的基材，且两层铜箔层分别贴合在绝缘层的两侧。双面覆铜基材包括多个沿其长度方向依次连接的电路板单元。每个电路板单元包括沿双面覆铜基材长度方向依次连接的多个折叠单元。记折叠单元的数量为m，m为大于或等于2的自然数。每个折叠单元均具有一部分的绝缘层和与其对应的每层铜箔层的一部分。从而可以说，每个折叠单元都具有两个位于其两侧的相对的铜箔。多个折叠单元的一侧的铜箔依次连接构成双面覆铜基材的一层铜箔层，多个折叠单元的另一侧的铜箔依次连接构成双面覆铜基材的另一层铜箔层。
当n为偶数时，每个电路板单元中折叠单元的数量m＝n/2。也就是说，每个电路板单元中折叠单元的数量与要制作的柔性多层电路板的层数的一半相等。每个电路板单元具有的铜箔的数量与要制作的柔性多层电路板的层数相同。
当n为奇数时，每个电路板单元中折叠单元的数量m＝(n+1)/2，每个电路板单元具有的铜箔的数量比要制作的柔性多层电路板的层数多一个。
第二步，通过卷对卷生产工艺蚀刻每个电路板单元，以将每个电路板单元中的n-2个铜箔均形成导电线路。当n为奇数时，还要同时蚀刻去除每个电路板单元中一个折叠单元的一个铜箔，从而，使得每个电路板单元中仅剩下两个铜箔未形成导电线路。
卷对卷生产工艺是指柔性覆铜板材通过成卷连续的方式进行柔性电路板制作的技术。加工时一般是从圆筒状的料卷中卷出覆铜基材，在其表面进行处理后再卷成圆筒状以待后续加工。这种加工技术可以连续不断地对整个料卷的覆铜基材进行加工处理，从而具有较高的加工速度和一致的加工精度。
在这个步骤中，每个电路板单元中形成导电线路的铜箔的数量等于要制作的柔性多层电路板的层数减去二，要形成导电线路的铜箔的位置也与要制作的柔性多层线路板的层数相关。
第三步，沿每个电路板单元的边界裁切覆铜基材，以获得多个分离的电路板单元。
第四步，沿每个折叠单元的边界折叠电路板单元，或者说沿相邻两个折叠单元的交界折叠电路板单元，并压合折叠后的电路板单元以构成一个多层基板。
所述多层基板包括第一外层板、第二外层板以及位于第一外层板和第二外层板之间的内层板。所述第一外层板具有一个未形成导电线路的铜箔，所述第二外层板具有另一个未形成导电线路的铜箔，且第一外层板和第二外层板的铜箔均位于多层基板的最外侧，以便于通过后续工序蚀刻形成导电线路。所述内层板具有n-2层线路层，所述n-2层线路层分别由所述n-2个铜箔形成的导电线路构成。所述n-2个铜箔中，每个铜箔形成的导电线路均构成了一层线路层。
折叠电路板单元的方法与电路板单元中形成了导电线路的铜箔所在的位置相关，折叠时仅需将多个折叠单元折成基本平行，且未形成导电线路的两个铜箔位于多层基板的最外两侧，而形成了导电线路的铜箔位于多层基板的内侧即可。
第五步，蚀刻第一外层板和第二外层板中的铜箔以形成导电线路，以使第一外层板中的导电线路构成一层线路层，第二外层板中的导电线路也构成一层线路层，并在多层基板中形成层间导通结构以电性连接第一外层板、第二外层板以及内层板中的线路层，从而获得包括n层线路层的柔性多层电路板。
以下以通过制作柔性三层电路板、柔性四层电路板、柔性五层电路板以及柔性八层电路板为例来具体说明本技术方案的电路板的制作方法。
本技术方案第一实施例提供的电路板制作方法用于制作包括三层线路层的柔性三层电路板，所述电路板制作方法包括步骤：
第一步，请一并参阅图2及图3，提供一个卷带状的双面覆铜基材10。双面覆铜基材10包括绝缘层11、第一铜箔层12及第二铜箔层13。所述绝缘层11为柔性材料，例如聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸乙二醇酯(Poly(ethylene terephthalate)，PET)、聚萘二甲酸乙二酯(poly(ethylenenaphthalate)，PEN)等。第一铜箔层12和第二铜箔层13贴合于绝缘层11的相对两个表面。第一铜箔层12和第二铜箔层13均优选为压延铜箔，不过也可以为电解铜箔。
双面覆铜基材10包括多个沿其长度方向依次连接的电路板单元100。每个电路板单元100用于制成一个柔性三层电路板。在本实施例中，每个电路板单元100包括沿双面覆铜基材10长度方向依次连接的(3+1)/2个折叠单元，即第一折叠单元101与第二折叠单元102。
每个折叠单元均包括绝缘层11的一部分、第一铜箔层12的一部分及第二铜箔层13的一部分，从而可以说，每个折叠单元均具有两个相对的铜箔。在本实施例中，第一折叠单元101具有第一铜箔121和第二铜箔131，第二折叠单元102具有第三铜箔122和第四铜箔132。多个电路板单元100的第一铜箔121和第三铜箔122连接构成所述第一铜箔层12，多个电路板单元100的第二铜箔131和第四铜箔132连接构成所述第二铜箔层13。
第二步，请一并参阅图4至图6，通过卷对卷生产工艺蚀刻每个电路板单元100，以将每个电路板单元100中的第二铜箔131形成导电线路140，同时蚀刻去除每个电路板单元100中的第四铜箔132。蚀刻每个电路板单元100的方法可以为化学蚀刻，也可以为激光烧蚀。
第三步，请参阅图5和图7，利用冲模、铣刀或其它工具裁切双面覆铜基材10中每个电路板单元100的边界，即可获得多个分离的电路板单元100。
第四步，请一并参阅图8及图9，沿第一折叠单元101与第二折叠单元102的交界折叠电路板单元100，并压合折叠后的电路板单元100以构成一个三层基板150。
具体地，首先，沿第一折叠单元101与第二折叠单元102的交界，将第二铜箔131形成的导电线路140折叠在第一铜箔121和第三铜箔122之间，使得第二铜箔131形成的导电线路140与第二折叠单元102的绝缘层11相对。
其次，提供一个胶粘片160，并将其设置在第二铜箔131形成的导电线路140与第二折叠单元102的绝缘层11之间，如图8所示。
再次，将胶粘片160压合在第一折叠单元101和第二折叠单元102之间，通过使胶粘片160软化粘结第二铜箔131形成的导电线路140与第二折叠单元102的绝缘层11，从而使得第一折叠单元101和第二折叠单元102粘结于一起构成三层基板150，如图9所示。所述三层基板150包括第一外层板151、第二外层板152以及位于第一外层板151和第二外层板152之间的内层板153。其中，第一外层板151由第一折叠单元101的绝缘层11和第一铜箔121构成。第二外层板152由第二折叠单元102的绝缘层11和第三铜箔122构成。内层板153由胶粘片160和第二铜箔131形成的导电线路140构成。也就是说，所述第一外层板151、第二外层板152以及内层板153均为单层板。所述第二铜箔131形成的导电线路140构成了内层板153的一个线路层。所述第一外层板151的第一铜箔121与第二外层板152的第三铜箔122位于三层基板150的最外两侧。
当然，如果绝缘层11具有可在压合时软化粘结第三铜箔122与第二铜箔131形成的导电线路140的性能时，也可以不在第二铜箔131形成的导电线路140与第二折叠单元102的绝缘层11之间设置胶粘片160。
第五步，请参阅图10，蚀刻第一外层板151和第二外层板152中的铜箔以形成导电线路140，以使第一外层板151中的导电线路140构成一层线路层，第二外层板152中的导电线路140也构成一层线路层，并在三层基板150中形成层间导通结构以电性连接第一外层板151、第二外层板152以及内层板153中的线路层，从而获得包括三层线路层的柔性三层电路板180。
将三层基板150制成柔性三层电路板180的方法包括以下步骤：首先，在三层基板150中钻通孔154；其次，通过化学镀和电镀工艺在通孔154孔壁、第一外层板151的第一铜箔121表面以及第二外层板152的第三铜箔122表面形成一层连续的镀层155，从而将通孔154制成导通孔156，以作为层间导通结构电性连接第一外层板151的第一铜箔121、第二外层板152的第三铜箔122以及内层板153的导电线路140；再次，蚀刻第一外层板151的第一铜箔121以形成导电线路140，同时蚀刻第二外层板152的第三铜箔122以形成导电线路140。第一外层板151中的导电线路140和第二外层板152中的导电线路140分别构成一层线路层，从而即制成了包括三层线路层的柔性三层电路板180。
本领域技术人员可以理解，除了在三层基板150形成导通孔156作为层间导通结构外，还可以形成盲孔、埋孔、焊球、导电凸起、导电胶或其它层间导通结构来导通第一外层板151、第二外层板152以及内层板153。
当然，将三层基板150形成柔性三层电路板180的工艺也可包括别的步骤，例如，可为先钻孔、蚀刻制作导电图形后再形成导通孔之工艺，也可为先钻孔、再以导电胶塞孔、再蚀刻制作导电图形之工艺，当然也可为其它工艺。可以理解，将三层基板150形成柔性三层电路板180之工艺与层间导通结构相关，本领域技术人员可以根据具体的电路板产品要求自行选择层间导通结构并设计相应得制作工艺。
当然，在电性连接第一外层板151、第二外层板152以及内层板153后，还可以包括在第一外层板151的导电线路140表面和第二外层板152的导电线路140表面形成覆盖层，以保护第一外层板151和第二外层板152的线路层的步骤。
本技术方案第二实施例提供的电路板制作方法用于制作包括四层线路层的柔性四层电路板，所述电路板制作方法包括步骤：
第一步，请一并参阅图11及图12，提供一个卷带状的双面覆铜基材20。双面覆铜基材20包括绝缘层21、第一铜箔层22及第二铜箔层23。所述绝缘层21为柔性材料，第一铜箔层22和第二铜箔层23贴合在绝缘层21的相对两侧。
双面覆铜基材20包括多个沿其长度方向依次连接的电路板单元200。每个电路板单元200用于制成一个柔性四层电路板。在本实施例中，每个电路板单元200包括沿双面覆铜基材20长度方向依次连接的4/2个折叠单元，即第一折叠单元201与第二折叠单元202。
每个折叠单元均包括绝缘层21的一部分、第一铜箔层22的一部分及第二铜箔层23的一部分，从而可以说，每个折叠单元均具有两个相对的铜箔。在本实施例中，第一折叠单元201具有第一铜箔221和第二铜箔231，第二折叠单元202具有第三铜箔222和第四铜箔232。多个电路板单元200的第一铜箔221和第三铜箔222连接构成所述第一铜箔层22，多个电路板单元200的第二铜箔231和第四铜箔232连接构成所述第二铜箔层23。
第二步，请参阅图13，通过卷对卷生产工艺蚀刻每个电路板单元200，以将每个电路板单元200中的第二铜箔231和第四铜箔232形成导电线路240。
第三步，裁切双面覆铜基材20中每个电路板单元200的边界，即可获得多个分离的电路板单元200。
第四步，请一并参阅图14及图15，沿第一折叠单元201与第二折叠单元202的交界折叠电路板单元200，并压合折叠后的电路板单元200以构成一个四层基板250。
具体地，首先，沿第一折叠单元201与第二折叠单元202的交界，将第二铜箔231形成的导电线路240折叠在第一折叠单元201的绝缘层21与第四铜箔232形成的导电线路240之间，将第四铜箔232形成的导电线路240折叠在第二铜箔231形成的导电线路240与第二折叠单元202的绝缘层21之间，使得第二铜箔231形成的导电线路240与第四铜箔232形成的导电线路240相对。
其次，提供一个胶粘片260，并将其设置在第二铜箔231形成的导电线路240与第四铜箔232形成的导电线路240之间，如图14所示。
再次，将胶粘片260压合在第一折叠单元201和第二折叠单元202之间，通过使胶粘片260软化粘结第二铜箔231形成的导电线路240与第四铜箔232形成的导电线路240，从而使得第一折叠单元201和第二折叠单元202粘结于一起构成四层基板250，如图15所示。所述四层基板250包括第一外层板251、第二外层板252以及位于第一外层板251和第二外层板252之间的内层板253。其中，第一外层板251由第一折叠单元201的绝缘层21和第一铜箔221构成。第二外层板252由第二折叠单元202的绝缘层21和第三铜箔222构成。内层板253由胶粘片260、第二铜箔231形成的导电线路240及第四铜箔232形成的导电线路240构成。也就是说，所述第一外层板251与第二外层板252均为单层板，所述内层板253为两层板。所述第二铜箔231形成的导电线路240构成了内层板253的一个线路层，第四铜箔232形成的导电线路240构成了内层板253的另一个线路层。所述第一外层板251的第一铜箔221与第二外层板252的第三铜箔222位于四层基板250的最外两侧。
第五步，请参阅图16，将四层基板250制成柔性四层电路板280。具体可包括以下步骤：首先，在四层基板250中钻通孔254；其次，通过化学镀和电镀工艺在通孔254孔壁、第一外层板251的第一铜箔221表面以及第二外层板252的第三铜箔222表面形成一层连续的镀层255，从而将通孔254制成导通孔256，以作为层间导通结构电性连接第一外层板251的第一铜箔221、第二外层板252的第三铜箔222以及内层板253的导电线路240；再次，蚀刻第一外层板251的第一铜箔221及其表面的镀层255以形成导电线路240，同时蚀刻第二外层板252的第三铜箔222及其表面的镀层255以形成导电线路240。第一外层板251中的导电线路240和第二外层板252中的导电线路240分别构成一层线路层，从而即制成了包括四层线路层的柔性四层电路板280。
本技术方案第三实施例提供的电路板制作方法用于制作包括五层线路层的柔性五层电路板，所述电路板制作方法包括步骤：
第一步，请一并参阅图17及图18，提供一个卷带状的双面覆铜基材30。双面覆铜基材30包括绝缘层31、第一铜箔层32及第二铜箔层33。所述绝缘层31为柔性材料，第一铜箔层32和第二铜箔层33贴合在绝缘层31的相对两侧。
双面覆铜基材30包括多个沿其长度方向依次连接的电路板单元300。每个电路板单元300用于制成一个柔性五层电路板。在本实施例中，每个电路板单元300包括沿双面覆铜基材30长度方向依次连接的(5+1)/2个折叠单元，即第一折叠单元301、第二折叠单元302及第三折叠单元303。
每个折叠单元均包括绝缘层31的一部分、第一铜箔层32的一部分及第二铜箔层33的一部分，从而可以说，每个折叠单元均具有两个相对的铜箔。在本实施例中，第一折叠单元301具有第一铜箔321和第二铜箔331，第二折叠单元302具有第三铜箔322和第四铜箔332，第三折叠单元303具有第五铜箔323和第六铜箔333。多个电路板单元300的第一铜箔321、第三铜箔322和第五铜箔323连接构成所述第一铜箔层32，多个电路板单元300的第二铜箔331、第四铜箔332和第六铜箔333连接构成所述第二铜箔层33。
第二步，请参阅图19，通过卷对卷生产工艺蚀刻每个电路板单元300，以将每个电路板单元300中的第二铜箔331、第三铜箔322及第四铜箔332均形成导电线路340，同时蚀刻去除第五铜箔323。
第三步，裁切双面覆铜基材30中每个电路板单元300的边界，即可获得多个分离的电路板单元300。
第四步，请一并参阅图20及图21，沿每个折叠单元的边界折叠电路板单元300，并压合折叠后的电路板单元300以构成一个五层基板350。
具体地，首先，沿第一折叠单元301与第二折叠单元302的交界，以及第二折叠单元302与第三折叠单元303的交界，将第二折叠单元302折叠在第一折叠单元301与第三折叠单元303之间。并且，使得第二铜箔331形成的导电线路340在第一折叠单元301的绝缘层31与第四铜箔332形成的导电线路340之间，使得第二铜箔331形成的导电线路340与第四铜箔332形成的导电线路340相对；还使得第三铜箔322形成的导电线路340位于第二折叠单元302的绝缘层31与第三折叠单元303的绝缘层31之间，使得第三铜箔322形成的导电线路340与第三折叠单元303的绝缘层31相对。
其次，提供第一胶粘片361和第二胶粘片362，将第一胶粘片361设置在第二铜箔331形成的导电线路340与第四铜箔332形成的导电线路340之间，将第二胶粘片362设置在第三铜箔322形成的导电线路340与第三折叠单元303的绝缘层31之间，如图20所示。
再次，将第一胶粘片361压合在第一折叠单元301和第二折叠单元302之间，将第二胶粘片362压合在第二折叠单元302与第三折叠单元303之间。压合时，第一胶粘片361软化粘结第二铜箔331形成的导电线路340与第四铜箔332形成的导电线路340，第二胶粘片362软化粘结第三铜箔322形成的导电线路340与第三折叠单元303的绝缘层31，从而使得第一折叠单元301、第二折叠单元302和第三折叠单元303粘结于一起构成五层基板350，如图21所示。
所述五层基板350包括第一外层板351、第二外层板352以及位于第一外层板351和第二外层板352之间的内层板353。其中，第一外层板351由第一折叠单元301的绝缘层31和第一铜箔321构成。第二外层板352由第三折叠单元303的绝缘层31和第六铜箔333构成。内层板353由第二铜箔331形成的导电线路340、第一胶粘片361、第四铜箔332形成的导电线路340、第二折叠单元302的绝缘层31、第三铜箔322形成的导电线路340及第二胶粘片362构成。也就是说，所述第一外层板351与第二外层板352均为单层板，所述内层板353为三层板。所述第二铜箔331形成的导电线路340、第四铜箔332形成的导电线路340及第三铜箔322形成的导电线路340分别构成了内层板353的三个线路层。所述第一外层板351的第一铜箔321与第二外层板352的第六铜箔333位于五层基板350的最外两侧。
第五步，请参阅图22，将五层基板350制成柔性五层电路板380。具体可包括以下步骤：首先，在五层基板350中钻通孔354；其次，通过化学镀和电镀工艺在通孔354孔壁、第一外层板351的第一铜箔321表面以及第二外层板352的第六铜箔333表面形成一层连续的镀层355，从而将通孔354制成导通孔356，以作为层间导通结构电性连接第一外层板351的第一铜箔321、第二外层板352的第六铜箔333以及内层板353的导电线路340；再次，蚀刻第一外层板351的第一铜箔321及其表面的镀层355以形成导电线路340，同时蚀刻第二外层板352的第六铜箔333及其表面的镀层355以形成导电线路340。第一外层板351中的导电线路340和第二外层板352中的导电线路340分别构成一层线路层，从而即制成了包括五层线路层的柔性五层电路板380。
本技术方案第四实施例提供的电路板制作方法用于制作包括八层线路层的柔性八层电路板，所述电路板制作方法包括步骤：
第一步，请一并参阅图23及图24，提供一个卷带状的双面覆铜基材40。双面覆铜基材40包括绝缘层41、第一铜箔层42及第二铜箔层43。所述绝缘层41为柔性材料，第一铜箔层42和第二铜箔层43贴合在绝缘层41的相对两侧。
双面覆铜基材40包括多个沿其长度方向依次连接的电路板单元400。每个电路板单元400用于制成一个柔性八层电路板。在本实施例中，每个电路板单元400包括沿双面覆铜基材40长度方向依次连接的8/2个折叠单元，即第一折叠单元401、第二折叠单元402、第三折叠单元403及第四折叠单元404。
每个折叠单元均包括绝缘层41的一部分、第一铜箔层42的一部分及第二铜箔层43的一部分，从而可以说，每个折叠单元均具有两个相对的铜箔。在本实施例中，第一折叠单元401具有第一铜箔421和第二铜箔431，第二折叠单元402具有第三铜箔422和第四铜箔432，第三折叠单元403具有第五铜箔423和第六铜箔433，第四折叠单元404具有第七铜箔424和第八铜箔434。多个电路板单元400的第一铜箔421、第三铜箔422、第五铜箔423及第七铜箔424连接构成所述第一铜箔层42，多个电路板单元400的第二铜箔431、第四铜箔432、第六铜箔433及第八铜箔434连接构成所述第二铜箔层43。
第二步，请参阅图25，通过卷对卷生产工艺蚀刻每个电路板单元400，以将每个电路板单元400中的第二铜箔431、第三铜箔422、第四铜箔432、第五铜箔423、第六铜箔433及第八铜箔434均形成导电线路440。
第三步，裁切双面覆铜基材40中每个电路板单元400的边界，即可获得多个分离的电路板单元400。
第四步，请一并参阅图26及图27，沿每个折叠单元的边界折叠电路板单元400，并压合折叠后的电路板单元400以构成一个八层基板450。
具体地，首先，沿第一折叠单元401与第二折叠单元402的交界，第二折叠单元402与第三折叠单元403的交界，以及第三折叠单元403与第四折叠单元404的交界，将第二折叠单元402折叠在第一折叠单元401与第三折叠单元403之间，将第三折叠单元403折叠在第二折叠单元402与第四折叠单元404之间。并且，使得第二铜箔431形成的导电线路440在第一折叠单元401的绝缘层41与第四铜箔432形成的导电线路440之间，使得第二铜箔431形成的导电线路440与第四铜箔432形成的导电线路440相对；还使得第三铜箔422形成的导电线路440位于第二折叠单元402的绝缘层41与第五铜箔423形成的导电线路440之间，使第三铜箔422形成的导电线路440与第五铜箔423形成的导电线路440相对；还使得第六铜箔433形成的导电线路440位于第三折叠单元403的绝缘层41与第八铜箔434形成的导电线路440之间，使第六铜箔433形成的导电线路440与第八铜箔434形成的导电线路440相对。
其次，提供第一胶粘片461、第二胶粘片462及第三胶粘片463，将第一胶粘片461设置在第二铜箔431形成的导电线路440与第四铜箔432形成的导电线路440之间，将第二胶粘片462设置在第三铜箔422形成的导电线路440与第五铜箔423形成的导电线路440之间，将第三胶粘片463设置在第六铜箔433形成的导电线路440与第八铜箔434形成的导电线路440之间，如图26所示。
再次，将第一胶粘片461压合在第一折叠单元401和第二折叠单元402之间，将第二胶粘片462压合在第二折叠单元402与第三折叠单元403之间，将第三胶粘片463设置在第三折叠单元403与第四折叠单元404之间。压合时，第一胶粘片461软化粘结第二铜箔431形成的导电线路440与第四铜箔432形成的导电线路440，第二胶粘片462软化粘结第三铜箔422形成的导电线路440与第五铜箔423形成的导电线路440之间，第三胶粘片463软化粘结第六铜箔433形成的导电线路440与第八铜箔434形成的导电线路440，从而使得第一折叠单元401、第二折叠单元402、第三折叠单元403与第四折叠单元404粘结于一起构成八层基板450，如图27所示。
所述八层基板450包括第一外层板451、第二外层板452以及位于第一外层板451和第二外层板452之间的内层板453。其中，第一外层板451由第一折叠单元401的绝缘层41和第一铜箔421构成。第二外层板452由第四折叠单元404的绝缘层41和第七铜箔424构成。内层板453由第二铜箔431形成的导电线路440、第一胶粘片461、第四铜箔432形成的导电线路440、第二折叠单元402的绝缘层41、第三铜箔422形成的导电线路440、第二胶粘片462、第五铜箔423形成的导电线路440、第三折叠单元403的绝缘层41、第六铜箔433形成的导电线路440、第三胶粘片463及第八铜箔434形成的导电线路440构成。也就是说，所述第一外层板451与第二外层板452均为单层板，所述内层板453为六层板。第二铜箔431形成的导电线路440、第四铜箔432形成的导电线路440、第三铜箔422形成的导电线路440、第五铜箔423形成的导电线路440、第六铜箔433形成的导电线路440及第八铜箔434形成的导电线路440分别构成了内层板453的六个线路层。所述第一外层板451的第一铜箔421与第二外层板452的第七铜箔424位于八层基板450的最外两侧。
第五步，请参阅图28，将八层基板450制成柔性八层电路板480。具体可包括以下步骤：首先，在八层基板450中钻通孔454；其次，通过化学镀和电镀工艺在通孔454孔壁、第一外层板451的第一铜箔421表面以及第二外层板452的第七铜箔424表面形成一层连续的镀层455，从而将通孔454制成导通孔456，以作为层间导通结构电性连接第一外层板451的第一铜箔421、第二外层板452的第七铜箔424以及内层板453的导电线路440；再次，蚀刻第一外层板451的第一铜箔421及其表面的镀层455以形成导电线路440，同时蚀刻第二外层板452的第七铜箔424及其表面的镀层455以形成导电线路440。第一外层板451中的导电线路440和第二外层板452中的导电线路440分别构成一层线路层，从而即制成了包括八层线路层的柔性八层电路板480。
当然，本领域技术人员可以理解，除以上具体举例外，本技术方案的方法还可以制作包括六层、七层及八层以上线路层的柔性多层电路板。
本技术方案的电路板制作方法中，先通过卷对卷生产工艺将每个电路板单元中的n-2个铜箔均形成导电线路，再折叠并压合电路板单元以构成多层基板。如此，n-2个铜箔形成的n-2个导电线路构成了内层线路层，这些内层线路层由于是通过卷对卷生产工艺一次制作完成，因此具有较高的加工速度和加工精度。上述制作方法不但可以减少制作工序，节省制造时间，还可以提高效率和良率，如此则降低了生产成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板，n为大于3的偶数，所述电路板制作方法包括步骤：
提供一个卷带状的双面覆铜基材，所述双面覆铜基材包括多个电路板单元，每个电路板单元包括沿双面覆铜基材长度方向依次连接的n/2个折叠单元，每个折叠单元均具有两个相对的铜箔；
通过卷对卷生产工艺蚀刻每个电路板单元，以将每个电路板单元中的n-2个铜箔均形成导电线路；
沿每个电路板单元的边界裁切所述双面覆铜基材，以获得多个分离的电路板单元；
沿每个折叠单元的边界折叠电路板单元，并压合折叠后的电路板单元，以使得每个电路板单元构成一个多层基板，所述多层基板包括第一外层板、第二外层板以及位于第一外层板和第二外层板之间的内层板，所述第一外层板和第二外层板均具有一个铜箔，所述内层板具有n-2层线路层，所述n-2层线路层分别由所述n-2个铜箔形成的导电线路构成；以及
蚀刻第一外层板和第二外层板中的铜箔以形成导电线路，以使第一外层板中的导电线路构成一层线路层，第二外层板中的导电线路也构成一层线路层，并在多层基板中形成层间导通结构以电性连接第一外层板、第二外层板以及内层板中的线路层。
2.如权利要求1所述的电路板制作方法，其特征在于，所述多个电路板单元沿双面覆铜基材的长度方向依次连接。
3.如权利要求1所述的电路板制作方法，其特征在于，压合折叠后的电路板单元以使得每个电路板单元构成一个多层基板时，所述第一外层板和第二外层板的铜箔均位于多层基板的最外侧。
4.如权利要求3所述的电路板制作方法，其特征在于，所述层间导通结构为导通孔，蚀刻第一外层板和第二外层板中的铜箔并在多层基板中形成导通孔包括步骤：
在多层基板中形成通孔；
在第一外层板的铜箔表面、第二外层板的铜箔表面以及通孔孔壁形成连续的导电镀层；以及
蚀刻第一外层板的铜箔及其表面的导电镀层以形成导电线路，同时蚀刻第二外层板的铜箔及其表面的导电镀层以形成导电线路。
5.如权利要求1所述的电路板制作方法，其特征在于，在压合折叠后的电路板单元之前，还包括在折叠后的每相邻两个折叠单元之间设置胶粘片的步骤，以使得压合时胶粘片软化以粘结n/2个折叠单元，从而构成一个多层基板。
6.一种电路板制作方法，用于制作包括n层线路层的柔性多层电路板，n为大于或等于3的奇数，所述电路板制作方法包括步骤：
提供一个卷带状的双面覆铜基材，所述双面覆铜基材包括多个电路板单元，每个电路板单元包括沿覆铜基材长度方向依次连接的(n+1)/2个折叠单元，每个折叠单元具有两个相对的铜箔；
通过卷对卷生产工艺蚀刻每个电路板单元，以将每个电路板单元中的n-2个铜箔均形成导电线路，并去除每个电路板单元中一个折叠单元的一个铜箔；
沿每个电路板单元的边界裁切双面覆铜基材，以获得多个分离的电路板单元；
沿每个折叠单元的边界折叠电路板单元，并压合折叠后的电路板单元，以使得每个电路板单元构成一个多层基板，所述多层基板包括第一外层板、第二外层板以及位于第一外层板和第二外层板之间的内层板，所述第一外层板和第二外层板均具有一个铜箔，所述内层板具有n-2层线路层，所述n-2层线路层分别由所述n-2个铜箔形成的导电线路构成；以及
蚀刻第一外层板和第二外层板中的铜箔以形成导电线路，以使第一外层板中的导电线路构成一层线路层，第二外层板中的导电线路也构成一层线路层，并在多层基板中形成层间导通结构以电性连接第一外层板、第二外层板以及内层板中的线路层。
7.如权利要求6所述的电路板制作方法，其特征在于，所述多个电路板单元沿双面覆铜基材的长度方向依次连接。
8.如权利要求6所述的电路板制作方法，其特征在于，压合折叠后的电路板单元以使得每个电路板单元构成一个多层基板时，所述第一外层板和第二外层板的铜箔均位于多层基板的最外侧。
9.如权利要求8所述的电路板制作方法，其特征在于，所述层间导通结构为导通孔，蚀刻第一外层板和第二外层板中的铜箔并在多层基板中形成导通孔包括步骤：
在多层基板中形成通孔；
在第一外层板的铜箔表面、第二外层板的铜箔表面以及通孔孔壁形成连续的导电镀层；以及
蚀刻第一外层板的铜箔及其表面的导电镀层以形成导电线路，同时蚀刻第二外层板的铜箔及其表面的导电镀层以形成导电线路。
10.如权利要求6所述的电路板制作方法，其特征在于，在压合折叠后的电路板单元之前，还包括在折叠后的每相邻两个折叠单元之间设置胶粘片的步骤，以使得压合时胶粘片软化以粘结(n+1)/2个折叠单元，从而构成一个多层基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102388738A CN102340938B (zh) | 2010-07-29 | 2010-07-29 | 电路板制作方法 |
| US13/192,474 US9125334B2 (en) | 2010-07-29 | 2011-07-28 | Method for manufacturing multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102388738A CN102340938B (zh) | 2010-07-29 | 2010-07-29 | 电路板制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102340938A CN102340938A (zh) | 2012-02-01 |
| CN102340938B true CN102340938B (zh) | 2013-08-28 |
Family
ID=45516349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102388738A Active CN102340938B (zh) | 2010-07-29 | 2010-07-29 | 电路板制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9125334B2 (zh) |
| CN (1) | CN102340938B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103582320B (zh) * | 2012-07-19 | 2017-05-10 | 富葵精密组件(深圳)有限公司 | 多层线路板及其制作方法 |
| CN103582322B (zh) * | 2012-07-19 | 2016-08-24 | 富葵精密组件(深圳)有限公司 | 多层线路板及其制作方法 |
| CN104703395A (zh) * | 2015-02-05 | 2015-06-10 | 叶校然 | 一种柔性线路板连片卷对卷式制作工艺 |
| CN112312682B (zh) * | 2019-07-30 | 2023-07-21 | 宏启胜精密电子(秦皇岛)有限公司 | 具有厚铜线路的电路板及其制作方法 |
| CN112243319B (zh) * | 2020-10-28 | 2022-03-01 | 瑞声新能源发展(常州)有限公司科教城分公司 | 柔性电路板的制作方法及柔性电路板 |
| CN119181646A (zh) * | 2024-11-25 | 2024-12-24 | 新恒汇电子股份有限公司 | 利用双面覆铜pi材料制备单双面载带的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1671274A (zh) * | 2004-03-19 | 2005-09-21 | 松下电器产业株式会社 | 具有层间接合部件的柔性基板及其制造方法 |
| CN101203095A (zh) * | 2006-12-13 | 2008-06-18 | 富葵精密组件(深圳)有限公司 | 多层柔性电路板的制备方法 |
| CN101207977A (zh) * | 2006-12-20 | 2008-06-25 | 富葵精密组件(深圳)有限公司 | 制作具有断差结构的柔性电路板的方法 |
| CN101346047A (zh) * | 2007-07-13 | 2009-01-14 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法及用于制作多层电路板的内层基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262594A (en) * | 1990-10-12 | 1993-11-16 | Compaq Computer Corporation | Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same |
| US5144742A (en) * | 1991-02-27 | 1992-09-08 | Zycon Corporation | Method of making rigid-flex printed circuit boards |
| US5499444A (en) * | 1994-08-02 | 1996-03-19 | Coesen, Inc. | Method of manufacturing a rigid flex printed circuit board |
| US5795162A (en) * | 1996-03-28 | 1998-08-18 | Lucent Technologies, Inc. | RF flex circuit transmission line and interconnection method |
| US6323060B1 (en) * | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| US6884653B2 (en) * | 2001-03-21 | 2005-04-26 | Micron Technology, Inc. | Folded interposer |
| TWM263719U (en) * | 2004-05-25 | 2005-05-01 | Career Technology Mfg Co Ltd | Multi-laminated flexible board with folding |
| US7663064B2 (en) * | 2004-09-25 | 2010-02-16 | Banpil Photonics, Inc. | High-speed flex printed circuit and method of manufacturing |
| US20080005896A1 (en) * | 2006-07-05 | 2008-01-10 | Teamchem Company | Method for fabricating multi-layered flexible printed circuit board without via holes |
| EP2547183A1 (en) * | 2011-07-15 | 2013-01-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method of manufacturing a rigid-flex printed circuit board or a sub-assembly thereof as well as rigid-flex printed circuit board or a sub-assembly thereof |
| CN103906374B (zh) * | 2012-12-28 | 2017-02-15 | 富葵精密组件(深圳)有限公司 | 刚挠结合板及其制作方法 |
-
2010
- 2010-07-29 CN CN2010102388738A patent/CN102340938B/zh active Active
-
2011
- 2011-07-28 US US13/192,474 patent/US9125334B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1671274A (zh) * | 2004-03-19 | 2005-09-21 | 松下电器产业株式会社 | 具有层间接合部件的柔性基板及其制造方法 |
| CN101203095A (zh) * | 2006-12-13 | 2008-06-18 | 富葵精密组件(深圳)有限公司 | 多层柔性电路板的制备方法 |
| CN101207977A (zh) * | 2006-12-20 | 2008-06-25 | 富葵精密组件(深圳)有限公司 | 制作具有断差结构的柔性电路板的方法 |
| CN101346047A (zh) * | 2007-07-13 | 2009-01-14 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法及用于制作多层电路板的内层基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9125334B2 (en) | 2015-09-01 |
| CN102340938A (zh) | 2012-02-01 |
| US20120023744A1 (en) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7698811B2 (en) | Method for manufacturing multilayer printed circuit boards using inner substrate | |
| JP5226055B2 (ja) | 多層硬軟性印刷回路基板及びその製造方法 | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| CN102340938B (zh) | 电路板制作方法 | |
| CN102387672B (zh) | 多层电路板的制作方法 | |
| CN103517582B (zh) | 多层电路板及其制作方法 | |
| CN103456643A (zh) | Ic载板及其制作方法 | |
| CN103635036A (zh) | 柔性多层电路板及其制作方法 | |
| CN102006721B (zh) | 印刷电路板基板及其制作方法 | |
| CN103635007B (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN102340937B (zh) | 柔性多层电路板的制作方法 | |
| CN103635005A (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN104470250A (zh) | 软硬结合电路板的制作方法 | |
| CN107801309A (zh) | 六层线路板的制作方法及六层线路板 | |
| CN102378501B (zh) | 电路板制作方法 | |
| CN105578704A (zh) | 多层柔性电路板及其制作方法 | |
| CN103327748B (zh) | 电路板及其制作方法 | |
| TWI578873B (zh) | 高密度增層多層板之製造方法 | |
| CN103052281A (zh) | 嵌入式多层电路板及其制作方法 | |
| CN106328625A (zh) | 封装基板及其制作方法 | |
| TWI398206B (zh) | 電路板製作方法 | |
| CN102413646B (zh) | 电路板制作方法 | |
| CN103002677B (zh) | 线路板及其制作方法 | |
| CN102083282B (zh) | 电路板制作方法 | |
| TWI407872B (zh) | 電路板製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant after: Fuku Precision Components (Shenzhen) Co., Ltd. Co-applicant after: Zhending Technology Co., Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd. Co-applicant before: Honsentech Co., Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170310 Address after: Guangdong, Shenzhen Province, Fuyong Town, Tong Tong Industrial Zone, factory 5, building 1, building Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd. Patentee after: Peng Ding Polytron Technologies Inc Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd. Patentee before: Zhending Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan Co-patentee after: Peng Ding Polytron Technologies Inc Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee before: Peng Ding Polytron Technologies Inc Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd. |
|
| CP03 | Change of name, title or address |