CN102315223A - 高性能平面浮栅闪存器件结构及其制作方法 - Google Patents
高性能平面浮栅闪存器件结构及其制作方法 Download PDFInfo
- Publication number
- CN102315223A CN102315223A CN2010102271762A CN201010227176A CN102315223A CN 102315223 A CN102315223 A CN 102315223A CN 2010102271762 A CN2010102271762 A CN 2010102271762A CN 201010227176 A CN201010227176 A CN 201010227176A CN 102315223 A CN102315223 A CN 102315223A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- memory device
- flash memory
- device structure
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 230000005641 tunneling Effects 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 35
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 238000009825 accumulation Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910019001 CoSi Inorganic materials 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- QLHZQGZIJLCXLG-UHFFFAOYSA-N [O-2].[Hf+4].[O-2].[Al+3].[O-2].[Hf+4] Chemical compound [O-2].[Hf+4].[O-2].[Al+3].[O-2].[Hf+4] QLHZQGZIJLCXLG-UHFFFAOYSA-N 0.000 claims description 3
- SPUBEBHRPSEVHS-UHFFFAOYSA-N [O-2].[O-2].[Hf+4].[Si](=O)=O Chemical compound [O-2].[O-2].[Hf+4].[Si](=O)=O SPUBEBHRPSEVHS-UHFFFAOYSA-N 0.000 claims description 3
- KONATULKRUDDEY-UHFFFAOYSA-N [Si](=O)=O.[O-2].[Hf+4].[Si](=O)=O.[O-2] Chemical compound [Si](=O)=O.[O-2].[Hf+4].[Si](=O)=O.[O-2] KONATULKRUDDEY-UHFFFAOYSA-N 0.000 claims description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- OWJUDUZMAXZIOA-UHFFFAOYSA-N dialuminum hafnium(4+) oxygen(2-) Chemical compound [O--].[O--].[O--].[Al+3].[Al+3].[Hf+4] OWJUDUZMAXZIOA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 14
- 230000014759 maintenance of location Effects 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 53
- 238000005036 potential barrier Methods 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008520 organization Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种高性能平面浮栅闪存器件结构，该结构包括：硅衬底(1)；在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8)；覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2)；覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层；覆盖在复合浮栅存储层上的多层薄膜介质构成的阻塞介质层(5)；以及覆盖在阻塞介质层(5)上的控制栅(6)。本发明还公开了一种高性能平面浮栅闪存器件结构的制作方法。利用本发明，扩大了浮栅存储单元的存储窗口，提高了电荷保持特性。
Description
技术领域
本发明涉及纳米电子器件及纳米加工技术领域，特别涉及一种高性能平面浮栅闪存器件结构及其制作方法。
背景技术
非挥发存储器的特点在于，当电源暂时中断或者器件无限期地处于断电状态时，依然能够长期保持已经存储的信息。理想的非挥发存储器应满足低每位成本、高密度、快速的随机存取、低功耗等要求。
在20世纪80年代中期，一种被称为“快闪”存储器(Flash)的新技术被开发出来，它的低成本及快速的编程、擦除能力使其快速的成为半导体器件市场的主导力量。
在存储器按比例缩小和发展的过程中，数据存储密度和每位成本是推动发展的主要因素。提供高密度快闪存储器的方法之一是采用每单元存储多个数据的多电平单元(MultiLevel cell，MLC)的电荷存储技术。这就要求存储器件有足够大的存储窗口，以确保能够可靠而快速地识别并读出不同的电荷电平。同时，存储的电荷电平能够长期保持差别并可区分，即存储的电荷电平的保持特性也是一个不可忽略的重要指标。
而传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，多晶硅浮栅厚度很难进一步缩小。随着器件制作工艺节点的减小，传统的Flash存储器出现了一些如应力导致泄漏电流(Stress induced leakagecurrent，SILC)等可靠性方面的问题。因此寻找更好的存储结构以及存储材料成为浮栅存储器进一步发展的关键。
发明内容
(一)要解决的技术问题
针对现有浮栅存储器中多晶硅浮栅存储结构在竖直方向上进一步缩小时面临的存储窗口减小、保持特性变差的问题，本发明的主要目的在于提供一种高性能平面浮栅闪存器件结构及其制作方法，以扩大浮栅存储单元的存储窗口，提高其电荷保持特性，而同时不牺牲器件其他方面的性能。
(二)技术方案
为达到上述目的，本发明提供了一种高性能平面浮栅闪存器件结构，该结构包括：
硅衬底1；
在硅衬底1上重掺杂的源导电区7和漏导电区8；
覆盖在源导电区7与漏导电区8之间热载流子沟道上的二氧化硅隧穿介质层2；
覆盖在二氧化硅隧穿介质层2上的由多晶硅浮栅3以及金属薄膜4堆叠而成的复合浮栅存储层；
覆盖在复合浮栅存储层上的由多层薄膜介质构成的阻塞介质层5；以及覆盖在阻塞介质层5上的控制栅6。
上述方案中，所述金属薄膜4采用金属材料、金属氮化物材料或硅化物材料。
上述方案中，所述金属材料采用Au、Co、Ni或W，金属氮化物材料采用WN或TaN，硅化物材料采用CoSi或NiSi。
上述方案中，所述阻塞介质层5采用二氧化硅-氮化硅-二氧化硅组成的ONO三层薄膜介质结构，或者采用引入高K材料所组成的单层或多层薄膜介质结构，至少包括氧化铝(Al2O3)、氧化铪(HfO2)、二氧化硅-氧化铝(OA)、二氧化硅-氧化铪(OH)、二氧化硅-氧化铝-二氧化硅(OAO)、二氧化硅-氧化铪-二氧化硅(OHO)、氧化铝-氧化铪-氧化铝(AHA)或氧化铪-氧化铝-氧化铪(HAH)。
上述方案中，所述阻塞介质层5采用原子层沉积ALD、化学气相淀积CVD或者磁控溅射生长，厚度为10nm～20nm。
上述方案中，所述控制栅6采用多晶硅栅或金属栅，该金属栅包括TiN、TaN、W或WN。
为达到上述目的，本发明还提供了一种高性能平面浮栅闪存器件结构的制作方法，该方法包括：
A、在硅衬底上生长一层SiO2隧穿介质层；
B、在SiO2隧穿介质上生长多晶硅浮栅；
C、在多晶硅浮栅存储层上淀积金属薄膜；
D、在金属薄膜上淀积阻塞介质层；
E、在阻塞介质层上淀积控制栅；
F、执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。
上述方案中，步骤A中所述生长SiO2隧穿介质的方法为氧化生长、化学气相淀积CVD或原子层沉积ALD；所述SiO2隧穿介质的厚度为4nm至8nm。
上述方案中，步骤B中所述生长多晶硅浮栅的方法为化学气相淀积CVD、原子层沉积ALD或者磁控溅射；所述多晶硅浮栅的厚度为10nm至100nm步骤C中所述生长金属薄膜的方法为电子束蒸发或化学气相淀积CVD，所述金属薄膜的厚度为5至50nm。
上述方案中，步骤D中所述淀积阻塞介质层的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积的阻塞介质层的厚度为10nm至20nm。
上述方案中，步骤E中所述淀积控制栅的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积控制栅的厚度为10nm至200nm。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明，由于采用多晶硅/金属薄膜堆叠形成的双层浮栅存储层结构，引入了金属浮栅低势阱，扩大了电荷的俘获能力，增加电子存储数量，从而有效增大了存储器件的存储窗口，完成原多晶硅浮栅厚度的变比，实现浮栅存储器件竖直方向上的进一步缩小，为浮栅存储器件竖直方向上的进一步缩小奠定了基础。
2、利用本发明，由于电子更多的存储在低势垒的金属薄膜浮栅层上，因此在数据保持状态下，电子跃迁所需克服的势垒增大，电荷保持时间更长，所以数据保持特性可以得到有效的加强。
3、利用本发明，采用高K介质作为阻塞势垒层，解决了存储器件在按比例缩小过程中控制栅到存储浮栅耦合系数低的问题。高K势垒的引入增大了控制栅到存储浮栅的耦合系数，同时抑制了由于金属浮栅引入所带来的金属扩散现象，降低了电荷泄漏几率，从而提高器件的可靠性。
4、利用本发明，采用多层高K介质堆叠形成阻塞势垒层，如高势垒/低势垒/高势垒三层结构(如SiO/AlO/SiO等)，低势垒/高势垒/低势垒(如HfO/AlO/HfO等)三层结构。这种多层堆叠结构对阻塞势垒的能带调制能有效避免擦除饱和、编程饱和等可靠性问题，综合改善了器件的存储特性。
5、利用本发明，器件的加工工艺与传统CMOS工艺兼容。
附图说明
图1为本发明提出的非挥发高性能平面浮栅闪存器件的基本结构示意图，其中包括由多晶硅/金属薄膜堆叠形成的双层浮栅存储层结构以及引入多层介质堆叠形成的高K阻塞层；
图2为本发明制作高性能平面浮栅闪存器件结构的工艺流程图；
图3为传统浮栅闪存器件结构的能带结构示意图；
图4为本发明提出的非挥发平面浮栅闪存器件结构的能带示意图，浮栅存储层中引入了金属浮栅增大了电子跃迁所需克服的势垒，有效加强了电荷保持特性；阻塞势垒层采用了高势垒/低势垒/高势垒的三层堆叠结构，该结构通过引入高K材料来增大控制栅到存储浮栅耦合系数从而提高擦写速度；
图5为本发明提出的又一种非挥发平面浮栅闪存器件结构的能带示意图，不同于图4，其中的阻塞势垒层采用了低势垒/高势垒/低势垒的三层结构；
图6为本发明提出的又一种非挥发平面浮栅闪存器件结构的能带示意图，这里阻塞势垒层采用了单层结构。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1为本发明提出的非挥发高性能平面浮栅闪存器件的基本结构示意图，包括：硅衬底1；在硅衬底1上重掺杂的源导电区7和漏导电区8；覆盖在源导电区7与漏导电区8之间热载流子沟道上的二氧化硅隧穿介质层2；覆盖在二氧化硅隧穿介质层2上的由多晶硅浮栅3以及金属薄膜4堆叠而成的复合浮栅存储层；覆盖在复合浮栅存储层上的阻塞介质层5；以及覆盖在阻塞介质层5上的控制栅6。
其中，所述金属薄膜4可以采用金属材料、金属氮化物材料或金属硅化物材料。所述金属材料可以使用例如Au、Co、Ni或W等，金属氮化物材料可以使用例如WN、TaN等，金属硅化物材料可以使用例如CoSi或NiSi等。
所述阻塞介质层5可以采用二氧化硅-氮化硅-二氧化硅组成的ONO三层薄膜介质结构。也可以采用引入高K材料所组成的单层或多层薄膜介质结构，例如氧化铝(Al2O3)、氧化铪(HfO2)、二氧化硅-氧化铝(OA)、二氧化硅-氧化铪(OH)、二氧化硅-氧化铝-二氧化硅(OAO)、二氧化硅-氧化铪-二氧化硅(OHO)、氧化铝-氧化铪-氧化铝(AHA)或氧化铪-氧化铝-氧化铪(HAH)等。所述阻塞介质层5采用原子层沉积ALD、化学气相淀积CVD或者磁控溅射生长，厚度为10nm～20nm。
基于图1所示的高性能平面浮栅闪存器件结构的示意图，图2示出了本发明制作高性能平面浮栅闪存器件结构的工艺流程图，该方法包括：
步骤1：在硅衬底上生长一层SiO2隧穿介质层；
步骤2：在SiO2隧穿介质上生长多晶硅浮栅；
步骤3：在多晶硅浮栅存储层上淀积金属薄膜；
步骤4：在金属薄膜上淀积阻塞介质层；
步骤5：在阻塞介质层上淀积控制栅；
步骤6：执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。
其中，步骤1中所述生长SiO2隧穿介质的方法为氧化生长、化学气相淀积CVD或原子层沉积ALD；所述SiO2隧穿介质的厚度为4nm至8nm。
步骤2中所述生长多晶硅浮栅的方法为化学气相淀积CVD、原子层沉积ALD或者磁控溅射；所述多晶硅浮栅的厚度为10nm至100nm。
步骤3中所述生长金属薄膜的方法为电子束蒸发或化学气相淀积CVD，所述金属薄膜的厚度为5至50nm。
步骤4中所述淀积阻塞介质层的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积的阻塞介质层的厚度为10nm至20nm。
步骤5中所述淀积控制栅的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积控制栅的厚度为10nm至200nm。
以下结合一个具体的实施例，详细描述本发明制作高性能平面浮栅闪存器件结构的工艺流程。首先在硅衬底上氧化生长4nm～8nm的SiO2隧穿介质层；然后，在SiO2隧穿介质上采用CVD的方法淀积多晶硅浮栅存储层，厚度为10nm～100nm；然后，在多晶硅浮栅存储层上采用电子束蒸发方法继续生长金属薄膜浮栅存储层，厚度为5nm～50nm；然后，在浮栅结构上采用CVD工艺淀积阻塞介质层，厚度为10nm～20nm；然后，在阻塞介质层上淀积控制栅；最后，执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。
图3给出了传统浮栅闪存器件结构的能带结构示意图，图4～图6给出了具有新存储浮栅结构的闪存器件结构能带示意图。相较于图3，金属浮栅低势阱的引入，电子将主要存储在金属浮栅层上，因此在数据保持状态下，电子跃迁所需克服的势垒增大，所以数据保持特性可以得到有效的加强。同时，常规的多晶硅浮栅在减薄情况下，电子的俘获能力会减小，而“电子海”的引入，可以有效的扩大电荷的俘获能力，增大存储器件的存储窗口。存储器件在按比例缩小过程中存在的另一个问题是控制栅到存储浮栅的低耦合系数.这里，本发明提出引入高K介质材料作为阻塞势垒层用以增大其耦合系数。同时，高K势垒的引入将有效抑制金属浮栅引入所带来的金属扩散现象，提高器件的可靠性。作为不同的变种，本发明针对金属浮栅存储器给出了不同的阻塞势垒层结构，如高势垒/低势垒/高势垒(如SiO/AlO/SiO等)三层结构(图4)，低势垒/高势垒/低势垒(如HfO/AlO/HfO等)三层结构(图5)，单层高K势垒结构(如AlO等)(图6)。当然，本发明并不仅限于以上的几种结构，也涵盖了包括高K介质的双层或者多层势垒结构，如SiO/AlO等，此处并不一一给出。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高性能平面浮栅闪存器件结构，其特征在于，该结构包括：
硅衬底(1)；
在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8)；
覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2)；
覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层；
覆盖在复合浮栅存储层上的由多层薄膜介质构成的阻塞介质层(5)；以及覆盖在阻塞介质层(5)上的控制栅(6)。
2.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述金属薄膜(4)采用金属材料、金属氮化物材料或硅化物材料。
3.根据权利要求2所述的高性能平面浮栅闪存器件结构，其特征在于，所述金属材料采用Au、Co、Ni或W，金属氮化物材料采用WN或TaN，硅化物材料采用CoSi或NiSi。
4.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述阻塞介质层(5)采用二氧化硅-氮化硅-二氧化硅组成的ONO三层薄膜介质结构，或者采用引入高K材料所组成的单层或多层薄膜介质结构，至少包括氧化铝(A12O3)、氧化铪(HfO2)、二氧化硅-氧化铝(OA)、二氧化硅-氧化铪(OH)、二氧化硅-氧化铝-二氧化硅(OAO)、二氧化硅-氧化铪-二氧化硅(OHO)、氧化铝-氧化铪-氧化铝(AHA)或氧化铪-氧化铝-氧化铪(HAH)。
5.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述控制栅(6)采用多晶硅栅或金属栅，该金属栅包括TiN、TaN、W或WN。
6.一种高性能平面浮栅闪存器件结构的制作方法，其特征在于，该方法包括：
A、在硅衬底上生长一层SiO2隧穿介质层；
B、在SiO2隧穿介质上生长多晶硅浮栅；
C、在多晶硅浮栅存储层上淀积金属薄膜；
D、在金属薄膜上淀积阻塞介质层；
E、在阻塞介质层上淀积控制栅；
F、执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。
7.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤A中所述生长SiO2隧穿介质的方法为氧化生长、化学气相淀积CVD或原子层沉积ALD；所述SiO2隧穿介质的厚度为4nm至8nm。
8.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，
步骤B中所述生长多晶硅浮栅的方法为化学气相淀积CVD、原子层沉积ALD或者磁控溅射；所述多晶硅浮栅的厚度为10nm至100nm；
步骤C中所述生长金属薄膜的方法为电子束蒸发或化学气相淀积CVD，所述金属薄膜的厚度为5至50nm。
9.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤D中所述淀积阻塞介质层的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积的阻塞介质层的厚度为10nm至20nm。
10.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤E中所述淀积控制栅的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积控制栅的厚度为10nm至200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102271762A CN102315223A (zh) | 2010-07-07 | 2010-07-07 | 高性能平面浮栅闪存器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102271762A CN102315223A (zh) | 2010-07-07 | 2010-07-07 | 高性能平面浮栅闪存器件结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102315223A true CN102315223A (zh) | 2012-01-11 |
Family
ID=45428226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102271762A Pending CN102315223A (zh) | 2010-07-07 | 2010-07-07 | 高性能平面浮栅闪存器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102315223A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390450A (zh) * | 2014-08-28 | 2016-03-09 | 瑞萨电子株式会社 | 半导体器件的制造方法和半导体器件 |
| CN111540740A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 |
| CN112909000A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器及其制造工艺 |
| CN112908999A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器的制造工艺及半浮栅存储器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040201058A1 (en) * | 2003-04-11 | 2004-10-14 | Masahisa Sonoda | Nonvolatile semiconductor memory device having grooves isolating the floating electrodes of memory cells and method of manufacturing the nonvolatile semiconductor memory device |
| CN1713386A (zh) * | 2004-06-15 | 2005-12-28 | 株式会社东芝 | 非易失性半导体存储器件及其制造方法 |
| US20070051998A1 (en) * | 2005-09-08 | 2007-03-08 | Deok-Sin Kil | Semiconductor memory device with dielectric structure and method for fabricating the same |
| CN1992287A (zh) * | 2005-12-29 | 2007-07-04 | 海力士半导体有限公司 | 闪存器件及其制造方法 |
| CN101047192A (zh) * | 2006-03-31 | 2007-10-03 | 株式会社半导体能源研究所 | 非易失性半导体存储器件 |
| CN101047191A (zh) * | 2006-03-31 | 2007-10-03 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
| US20070287254A1 (en) * | 2006-04-14 | 2007-12-13 | Katsuaki Natori | Method of manufacturing semiconductor device |
| CN101271841A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101707199A (zh) * | 2009-11-19 | 2010-05-12 | 复旦大学 | 一种快速闪存存储器单元及其制备方法 |
-
2010
- 2010-07-07 CN CN2010102271762A patent/CN102315223A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040201058A1 (en) * | 2003-04-11 | 2004-10-14 | Masahisa Sonoda | Nonvolatile semiconductor memory device having grooves isolating the floating electrodes of memory cells and method of manufacturing the nonvolatile semiconductor memory device |
| CN1713386A (zh) * | 2004-06-15 | 2005-12-28 | 株式会社东芝 | 非易失性半导体存储器件及其制造方法 |
| US20070051998A1 (en) * | 2005-09-08 | 2007-03-08 | Deok-Sin Kil | Semiconductor memory device with dielectric structure and method for fabricating the same |
| CN1992287A (zh) * | 2005-12-29 | 2007-07-04 | 海力士半导体有限公司 | 闪存器件及其制造方法 |
| CN101047192A (zh) * | 2006-03-31 | 2007-10-03 | 株式会社半导体能源研究所 | 非易失性半导体存储器件 |
| CN101047191A (zh) * | 2006-03-31 | 2007-10-03 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
| US20070287254A1 (en) * | 2006-04-14 | 2007-12-13 | Katsuaki Natori | Method of manufacturing semiconductor device |
| CN101271841A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101707199A (zh) * | 2009-11-19 | 2010-05-12 | 复旦大学 | 一种快速闪存存储器单元及其制备方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390450A (zh) * | 2014-08-28 | 2016-03-09 | 瑞萨电子株式会社 | 半导体器件的制造方法和半导体器件 |
| CN105390450B (zh) * | 2014-08-28 | 2020-09-29 | 瑞萨电子株式会社 | 半导体器件的制造方法和半导体器件 |
| CN111540740A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 |
| CN111540740B (zh) * | 2020-05-13 | 2022-06-21 | 复旦大学 | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 |
| CN112909000A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器及其制造工艺 |
| CN112908999A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器的制造工艺及半浮栅存储器 |
| CN112909000B (zh) * | 2021-03-25 | 2022-10-21 | 复旦大学 | 半浮栅存储器及其制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11765903B2 (en) | Charge trap structure with barrier to blocking region | |
| US8907398B2 (en) | Gate structure in non-volatile memory device | |
| US20090134450A1 (en) | Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same | |
| US8705274B2 (en) | Three-dimensional multi-bit non-volatile memory and method for manufacturing the same | |
| US10074724B2 (en) | Apparatus including gettering agents in memory charge storage structures | |
| US20050167734A1 (en) | Flash memory devices using large electron affinity material for charge trapping | |
| CN102315173A (zh) | 三维多值非挥发存储器的制备方法 | |
| KR20090052682A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| CN102315223A (zh) | 高性能平面浮栅闪存器件结构及其制作方法 | |
| CN103165613A (zh) | 半导体存储器及其制造方法 | |
| CN102479823A (zh) | 一种垂直型nrom存储结构及其制备方法 | |
| CN113994480A (zh) | 具有含三种或大于三种不同材料的导电结构的组合件 | |
| JP2009076764A (ja) | 不揮発性半導体メモリおよびその書き込み方法ならびにその消去方法 | |
| CN102117810A (zh) | 一种电荷俘获型非易失存储器及其制作方法 | |
| KR101231456B1 (ko) | 플래시 메모리 소자 | |
| CN103247629A (zh) | 一种非易失性存储器及其制备方法 | |
| KR100762390B1 (ko) | 다층 절연박막 | |
| CN101494237B (zh) | 钨钛合金纳米晶浮栅结构及其制备方法 | |
| CN103094355A (zh) | 一种纳米晶存储器及其制作方法 | |
| CN102315222A (zh) | 三维高速高密度非挥发存储器 | |
| US20240074174A1 (en) | Memory device | |
| KR101052328B1 (ko) | 전하트랩형 비휘발성 메모리 소자 | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 | |
| CN102655167A (zh) | 电荷俘获型栅堆栈及存储单元 | |
| TW202240869A (zh) | 具有鐵電性儲存層之薄膜儲存電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120111 |