CN102259833B - 一种基于纳米线交叉互联的纳米线器件制备方法 - Google Patents
一种基于纳米线交叉互联的纳米线器件制备方法 Download PDFInfo
- Publication number
- CN102259833B CN102259833B CN201110144804.5A CN201110144804A CN102259833B CN 102259833 B CN102259833 B CN 102259833B CN 201110144804 A CN201110144804 A CN 201110144804A CN 102259833 B CN102259833 B CN 102259833B
- Authority
- CN
- China
- Prior art keywords
- covering
- core
- table top
- nano wire
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种基于纳米线交叉互联的纳米线器件制备方法。本发明的特征是：在半导体衬底的顶层薄层上通过刻蚀形成台面结构，以衬底表面作为基底生长具有“芯-包层”器件结构的纳米线，纳米线的包层与台面侧壁的电连接通过后续生长的纳米线实现；其中后续生长的纳米线，是以台面的侧壁或以“芯-包层”纳米线的侧壁作为生长的基底，侧向生长从而实现纳米线器件的包层与台面侧壁之间的电连接。该方法无需采用精细昂贵的电子束光刻工艺、也无需移动和操控纳米线，具有工艺简单、适合规模化制备的特点。
Description
技术领域
本发明涉及一种纳米线器件的制备方法，可用于纳米线微电子和光电子器件。
背景技术
纳米科学技术被认为是21世纪的三大科学技术之一。其中，半导体纳米线由于其独特的一维量子结构，被认为是未来纳电子和纳光子器件的基本结构[Mater.Today,9(2006)18-27]。近年来，半导体纳米线的研究工作受到了极大关注，其应用领域包括集成电路[Nature，470(2011)240-244]、晶体管[Nano Letters，8(2008)925-930]、激光器[Science，292(2001)1897-1899]、单光子器件[NatureNanotechnology,5(2010)195-199]、LED[Nano Letters，6(2006)1719-1722,]、以及太阳能电池[Nano Lett.，10(2010)1082-1087]等。
尽管半导体纳米线具有很重要的应用前景，但是纳米线器件的实用化和产业化还亟需解决一系列问题，其中的关键问题是如何针对极其纤细(直径细至几个纳米)的纳米线进行操控、组装和加工。
目前纳米线器件的制备通常需要先将纳米线转移并平放到另一衬底上(通常是杂乱堆放)，然后用电子束光刻工艺逐一寻找合适的纳米线进行光刻加工[Nano Letters，8(2008)925-930]；这种针对单根纳米线加工的工艺无法实现大规模批量制备，而且电子束光刻的速度很慢、价格昂贵。因此，简化纳米线器件工艺、降低制备难度，是纳米线器件产业化所面临的问题。
为此，人们发明了一种无需电子束光刻、也无需移动纳米线的原位加工工艺[Nanotechnology,15(2004)L5-L8；Appl.Phys.Lett.，89(2006)133121；Adv.Mater.，17(2005)2098-2102]，即在半导体衬底上刻蚀出垂直凹槽结构(每个凹槽具有两个垂直侧面)，半导体纳米线则从凹槽的一个侧面开始生长并最终接触到对面另一侧面。这样纳米线就相当于一个桥梁将凹槽的两个侧面连接起来，纳米线能在两个侧壁之间导通电流。更为重要的是：纳米线器件的两端电极就可以制备于凹槽两侧的台面上，而无需制备于纤细的纳米线上，也无需移动和操控纳米线。由于凹槽两侧台面的面积很大，制备电极采用普通的光学光刻工艺即可，无需采用精细的电子束光刻工艺；同时纳米线的排列方向有序(平行连接凹槽的两个侧面)，适合规模化批量制备纳米线器件。
但是，对于轴向结构的纳米线器件(其两端分别连接n型和p型电极)，因此要求凹槽两侧材料也相应的分别是n型和p型掺杂(即不同种类的掺杂)。但是凹槽是在同一半导体上刻蚀形成，因此其掺杂类型通常是相同的；如果需要在凹槽两侧形成不同的掺杂类型，则需要额外的复杂工艺。
更为重要的是：对于径向结构(即“芯一包层(core-shell)”同轴结构)的纳米线器件(即纳米线的芯是p型掺杂、包层是n型掺杂，或者芯是n型掺杂、包层是p型掺杂)，器件的两个电极必须分别和纳米线的芯及包层连接，因此凹槽结构无法用于连接“芯一包层”结构纳米线的两个电极。
综上所述，纳米线桥接的凹槽结构，无法用于“芯一包层”结构纳米线器件的电极连接，而且需要额外的工艺来实现凹槽两侧的不同类型掺杂。因此设计研发适用于“芯一包层”结构纳米线器件制备的简单、低成本工艺，是本发明的创研动机。
发明内容
本发明旨在解决“芯一包层”结构纳米线(以下简称“CS纳米线”)器件的电极制备问题，提出一种“基于纳米线交叉互联的纳米线器件制备方法”，该方法无需采用精细昂贵的电子束光刻工艺、也无需移动和操控纳米线，具有工艺简单、适合规模化制备的特点。
发明人对半导体纳米线有着深入的研究[Nano Letters，10(2010)64-68]，并曾在试验中观察到纳米线相互交叉连接的现象(如图1所示，纳米线连接处结合良好)，从而启发了本发明的产生。本发明可以按以下方式实现：
在具有中间绝缘层的半导体衬底上(底部n型区域和顶部p型区域之间是绝缘层，如图2(a)所示)，通过刻蚀形成台面结构，使得台面底部的掺杂类型和侧面的掺杂类型不同(例如台面底部为n型、台面侧壁为p型，图2(a)所示)；
通过镀金属薄膜后退火、或涂覆金属颗粒溶胶的方式，在台面的底部和侧面附着金属颗粒(如图2(b)所示)，作为催化剂引导纳米线生长(如果纳米线的生长采用自催化的方式，则可以不用金属颗粒，此步骤可以省略)；接着在台面表面覆盖一层掩膜，覆盖住金属颗粒和台面(如图2(b)所示)；
然后采用光刻和刻蚀工艺将台面底部的掩膜去除，露出底部的金属颗粒(如图2(c)所示)(如果纳米线的生长采用自催化的方式，则露出台面底部即可)；接着外延生长CS纳米线，其中芯部分的掺杂类型与台面底部的掺杂类型相同，包层的掺杂类型与台面侧壁的掺杂类型相同(如图2(c)所示)；
接着去除台面侧壁的掩膜层，露出侧壁的金属颗粒(如果纳米线的生长采用自催化的方式，则露出台面侧壁即可)，并在侧壁上开始生长纳米线(其掺杂类型与侧壁相同)；随着侧向生长的进行，侧壁纳米线(以下简称“SW纳米线”)与底部的CS纳米线交叉连接(如图2(d)所示)，于是两种纳米线的桥接互联形成了良好的电流通道；
最后在衬底的底部和台面顶部镀金属电极(如图2(d)所示)，由于衬底底部和台面的面积很大，在其上面制备电极可采用普通的光学光刻工艺，而且无需移动和操控纳米线。
综上所述，本发明中的CS纳米线器件，其中一个电极通过纳米线芯与台面底部相连，另一电极则通过SW纳米线将包层与侧壁相连。由于纳米线的密度通常很高(1010根／cm2)，所以无需精确对准互联的纳米线，总会有某根SW纳米线能与底部的CS纳米线相连。
本发明中衬底的掺杂类型也可以是底部为p型掺杂、顶部为n型掺杂，相应的CS纳米线的芯为p型掺杂、包层为n型掺杂，相应的SW纳米线为n型掺杂。
本发明中半导体衬底的中间层为绝缘层，如silicon-on-insulator衬底(即SOI衬底，绝缘层为SiO2)；中间绝缘层也可以采用PNP或NPN的掺杂结构(如图4(a)所示)，这样衬底顶部与底部之间存在反向PN结，同样不会导通电流。
本发明的衬底和纳米线材料选自Ⅳ族、II-VI族和III-V族材料，其中衬底材料优选Si、GaAs和InP，纳米线材料优选Si、GeSi、ZnO、GaAs、AlInGaAsP、InP、GaN、AlInGaN以及InGaSb。
本发明附图中的CS纳米线器件，是PN结二极管结构、也可以是更为复杂的PIN、PINIP等结构，具体结构视不同的器件类型而定。本发明的特点是CS纳米线器件属于“芯一包层”的同轴结构，其中包层与台面侧壁的电连接通过后续生长的SW纳米线相连。
本发明中的SW纳米线也可以以CS纳米线的侧壁作为基底开始生长(如图4(c)所示)；随侧向生长的进行，SW纳米线最终与台面侧壁接触，从而连接CS纳米线的包层与台面侧壁。
一种具有“芯一包层”结构纳米线器件的电极制备方法，具体步骤为：在具有台面结构的半导体衬底上，以台面底部作为基底生长具有“芯一包层”结构的纳米线，该纳米线的包层与台面侧壁的电连接通过后续生长的侧向纳米线实现，所述的半导体衬底含有中间绝缘层，且衬底顶部的掺杂类型与衬底底部的掺杂类型不同。
其中，所述的侧向纳米线，是以台面的侧壁作为基底，并侧向生长从而与台面底部生长的“芯一包层”结构纳米线交叉连接。
其中，所述的侧向纳米线，是以“芯一包层”结构纳米线的包层作为基底，并侧向生长从而与台面侧壁相连。
其中，所述的侧向纳米线，是将“芯一包层”结构纳米线的包层与台面侧壁连起来，从而实现纳米线器件的包层与台面侧壁之间的电连接。
其中，所述的台面，可以通过刻蚀半导体衬底得到，其侧壁的掺杂类型和底部的掺杂类型不同，其中，通过镀金属薄膜后退火、或涂覆金属颗粒溶胶的方式，在台面的底部和侧面附着金属颗粒，作为催化剂引导纳米线生长。
其中，所述的中间绝缘层是SiO2绝缘层或具有NPN掺杂结构的半导体薄层。
其中，所述的“芯一包层”结构纳米线器件，其电极可以制备在台面底部和台面顶部；其中台面底部的电极和“芯一包层”纳米线的芯相连，台面顶部的电极通过侧向纳米线和“芯一包层”纳米线的包层相连，其中，芯部分的掺杂类型与台面底部的掺杂类型相同，包层的掺杂类型与台面侧壁的掺杂类型相同。
附图说明
附图，其被结合入并成为本说明书的一部分，示范了本发明的实施例，并与前述的综述和下面的详细描述一起解释本发明的原理。
图1为试验观察到的纳米线交叉连接的扫描电镜图像。
图2为基于纳米线交叉互联的纳米线器件制备流程方案一。
图2(a).在具有中间绝缘层的半导体衬底上刻蚀出台面结构；
图2(b).在台面上附着金属颗粒、并覆盖掩膜层；
图2(c).刻蚀露出台面底部、并生长CS纳米线；
图2(d).刻蚀露出台面侧壁、并在侧壁上生长SW纳米线与CS纳米线连接；
图3为基于纳米线交叉互联的纳米线器件制备流程方案二。
图3(a).在台面侧壁上覆盖掩膜、并在台面底部生长CS纳米线；
图3(b).刻蚀露出台面侧壁、并在侧壁上生长SW纳米线与CS纳米线连接；
图4基于纳米线交叉互联的纳米线器件制备流程方案三。
图4(a).在具有PNP掺杂层的半导体衬底上刻蚀出台面结构；
图4(b).在台面底部形成金属颗粒、并生长CS纳米线；
图4(c).CS纳米线的顶部趴下、并沿着侧向生长与侧壁接触；
具体实施方式
为使得本发明的技术方案的内容更加清晰，以下结合技术方案和附图详细叙述本发明的具体实施方式。
本发明仅涉及纳米线器件的电极制备方法，不涉及纳米线的生长技术细节(如气液固(VLS)生长、选区生长(SAG)、基于缓冲层生长、双温法生长等)，本发明的具体实施例中不一一列举纳米线的各种生长技术。其中纳米线的生长方式包括：蒸发、溅射、水热法(hydrothermal)、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)和化学气相沉积(CVD)等常用技术。
例1
首先，通过刻蚀除去硅SOI衬底上部分区域的顶部p型层和中间SiO2绝缘层，形成台面(台面底部为n型硅，台面侧壁为p型硅)，如图2(a)所示；
其次，在硅衬底上旋涂金溶胶(solution of colloidal Au nanoparticles)，在台面的底部和侧壁上吸附金纳米颗粒，并通过退火形成合金颗粒；然后在台面上生长一层SiO2层，覆盖台面底部和侧壁的合金颗粒，如图2(b)所示；
接着通过光刻和刻蚀工艺除去台面底部的SiO2层，并在底部生长GeSi／SiCS纳米线，其中GeSi芯为n型掺杂、Si包层为P型掺杂，如图2(c)所示；
最后，将侧壁的SiO2层刻蚀除去，露出侧壁的金颗粒，接着生长p型掺杂的Si SW纳米线，使得Si SW纳米线和GeSi／Si CS纳米线的包层连接，如图2(d)所示。
例2
首先，通过刻蚀除去硅SOI衬底上部分区域的顶部p型层和中间SiO2绝缘层，形成一个台面(台面底部为n型硅，台面侧壁为p型硅)，如图2(a)所示；
其次，在台面上镀镍薄膜，退火后形成镍纳米颗粒；然后在台面上生长一层SiON层，覆盖台面底部和侧壁的镍颗粒，如图2(b)所示；
接着通过光刻和刻蚀工艺除去台面底部的SiON层，在台面底部生长GaN／InGaN／AlGaN CS纳米线，其中GaN芯为n型掺杂、InGaN包层不掺杂、AlGaN包层为P型掺杂，如图2(c)所示；
最后，将侧壁的SiON层刻蚀除去，露出侧壁的镍颗粒，接着生长p型掺杂的GaN SW纳米线，使得GaN SW纳米线和GaN／InGaN／AlGaN CS纳米线的AlGaN包层连接，如图2(d)所示。
例3
首先，通过刻蚀除去硅SOI衬底上部分区域的顶部p型层和中间SiO2绝缘层，形成一个台面(台面底部为n型硅，台面侧壁为p型硅)，如图2(a)所示；
其次，在台面上生长一层SiO2层，覆盖台面底部和侧壁，接着通过光刻和刻蚀工艺除去台面底部的SiO2层；接着在台面底部自催化生长GaN／InGaN／AlGaN CS纳米线，其中GaN芯为n型掺杂、InGaN包层不掺杂、AlGaN包层为P型掺杂，如图3(a)所示；
最后，将台面侧壁的SiO2层刻蚀除去，接着在侧壁上自催化生长p型掺杂的GaN SW纳米线，使得GaN SW纳米线和GaN／InGaN／AlGaAs CS纳米线的AlGaN包层连接，如图3(b)所示。
例4
首先，在GaAs衬底上(中间层为NPN掺杂结构)，通过刻蚀除去部分区域的顶部p型层和中间NPN层，形成一个台面(台面底部为n型GaAs，台面侧壁为p型GaAs)，如图4(a)所示；
其次，在台面底部镀金薄膜，退火后形成金的纳米颗粒，接着在台面底部生长GaAs／InGaAs／AlGaAs CS纳米线，其中GaAs芯为n型掺杂、InGaAs包层不掺杂、AlGaAs包层为P型掺杂，如图4(b)所示；
接着继续生长P型掺杂的InAs纳米线，由于InAs与GaAs材料的晶格常数差异很大，InAs纳米线会趴下了并沿着侧向生长，最终InAs纳米线和侧壁连接，如图4(c)所示；最后，在衬底背面和台面顶部制备金属电极，作为CS纳米线器件的两个电极。
以上所述是本发明应用的技术原理和具体实例，依据本发明的构想所做的等效变换，只要其所运用的方案仍未超出说明书和附图所涵盖的精神时，均应在本发明的范围内，特此说明。
Claims (8)
1.一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：在具有台面结构的半导体衬底上，以台面底部作为基底生长具有“芯—包层”结构的纳米线，该纳米线的包层与台面侧壁的电连接通过后续生长的侧向纳米线实现，所述的半导体衬底含有中间绝缘层，且衬底顶部的掺杂类型与衬底底部的掺杂类型不同。
2.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的侧向纳米线，是以台面的侧壁作为基底，并侧向生长从而与台面底部生长的“芯—包层”结构纳米线交叉连接。
3.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的侧向纳米线，是以“芯—包层”结构纳米线的包层作为基底，并侧向生长从而与台面侧壁相连。
4.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的侧向纳米线，是将“芯—包层”结构纳米线的包层与台面侧壁连起来，从而实现纳米线器件的包层与台面侧壁之间的电连接。
5.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的台面，通过刻蚀半导体衬底得到，其台面侧壁的掺杂类型和台面底部的掺杂类型不同，其中，通过镀金属薄膜后退火、或涂覆金属颗粒溶胶的方式，在台面的底部和侧面附着金属颗粒，作为催化剂引导纳米线生长。
6.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的中间绝缘层是SiO2绝缘层或具有NPN掺杂结构的半导体薄层。
7.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的“芯—包层”结构纳米线器件，其电极制备在衬底底部和衬底顶部；其中衬底底部的电极和“芯—包层”纳米线的芯相连，衬底顶部的电极通过侧向纳米线和“芯—包层”纳米线的包层相连，其中芯部分的掺杂类型与台面底部的掺杂类型相同，包层的掺杂类型与台面侧壁的掺杂类型相同。
8.根据权利要求1所述的一种具有“芯—包层”结构纳米线器件的电极制备方法，其特征是：所述的衬底和纳米线材料选自IV族、II-VI族和III-V族材料，其中衬底材料是Si、GaAs和InP中的任一种，纳米线材料是Si、GeSi、ZnO、GaAs、AlInGaAsP、InP、GaN、AlInGaN以及InGaSb中的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110144804.5A CN102259833B (zh) | 2011-05-24 | 2011-05-24 | 一种基于纳米线交叉互联的纳米线器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110144804.5A CN102259833B (zh) | 2011-05-24 | 2011-05-24 | 一种基于纳米线交叉互联的纳米线器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102259833A CN102259833A (zh) | 2011-11-30 |
| CN102259833B true CN102259833B (zh) | 2014-11-05 |
Family
ID=45006708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110144804.5A Active CN102259833B (zh) | 2011-05-24 | 2011-05-24 | 一种基于纳米线交叉互联的纳米线器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102259833B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195533B (zh) * | 2017-05-12 | 2019-07-19 | 华南师范大学 | 一种基于GaN水平纳米线交叉结的多端电子器件制备方法 |
| CN107805780A (zh) * | 2017-09-05 | 2018-03-16 | 上海师范大学 | 一种基于纳米电极的纳米器件的制备方法 |
| CN113948604B (zh) * | 2021-10-18 | 2024-05-17 | 中国科学院长春光学精密机械与物理研究所 | 一种三维结构高增益AlGaN日盲紫外探测器及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI292583B (en) * | 2000-08-22 | 2008-01-11 | Harvard College | Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices |
| JP3823784B2 (ja) * | 2001-09-06 | 2006-09-20 | 富士ゼロックス株式会社 | ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス |
| CN1898784A (zh) * | 2003-12-23 | 2007-01-17 | 皇家飞利浦电子股份有限公司 | 包括异质结的半导体器件 |
| CN101443887B (zh) * | 2006-03-10 | 2011-04-20 | Stc.Unm公司 | Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件 |
| JP2012506621A (ja) * | 2008-10-20 | 2012-03-15 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | シリコン系ナノスケールクロスバーメモリ |
-
2011
- 2011-05-24 CN CN201110144804.5A patent/CN102259833B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102259833A (zh) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030108B1 (en) | Epitaxial growth of in-plane nanowires and nanowire devices | |
| US9287443B2 (en) | Nanostructured device | |
| CN1898803A (zh) | 包括pn异质结的半导体器件 | |
| CN112020762B (zh) | 增强型薄膜器件 | |
| US9741895B2 (en) | Removal of 3D semiconductor structures by dry etching | |
| CN104685637A (zh) | 太阳能电池 | |
| US8273983B2 (en) | Photonic device and method of making same using nanowires | |
| US20070120254A1 (en) | Semiconductor device comprising a pn-heterojunction | |
| US20120199187A1 (en) | Nanowire tunnel diode and method for making the same | |
| CA2741397A1 (en) | Nanostructures and methods for manufacturing the same | |
| US20080210936A1 (en) | Hetero-Crystalline Semiconductor Device and Method of Making Same | |
| CN114207778A (zh) | 纳米线器件 | |
| Yao et al. | Facile five-step heteroepitaxial growth of GaAs nanowires on silicon substrates and the twin formation mechanism | |
| CN102050426B (zh) | 异质纳米线制备方法 | |
| CN102259833B (zh) | 一种基于纳米线交叉互联的纳米线器件制备方法 | |
| US20140361244A1 (en) | Nanowire LED Structure with Decreased Leakage and Method of Making Same | |
| US9196792B2 (en) | Nanowire LED structure with decreased leakage and method of making same | |
| JP6232611B2 (ja) | 発光素子およびその製造方法 | |
| KR20230064222A (ko) | 화합물 반도체 나노로드의 제조방법, 이를 이용하여 제조된 화합물 반도체 나노로드 및 화합물 반도체 나노로드 어레이 | |
| Samuelson | Semiconductor nanowires as a bottom-up approach to realize nanoelectronic and nanophotonic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200601 Address after: 2201, building C3, Nanshan Zhiyuan, No. 1001, Xueyuan Avenue, Changyuan community, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen gansheng Technology Co.,Ltd. Address before: 116024 Innovation Park building, 2 Polytechnic Road, Ganjingzi District, Liaoning, Dalian, A328 Co-patentee before: Canal wave Patentee before: Huang Hui |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220902 Address after: Room 601, building 4, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen, Guangdong 518000 Patentee after: SHENZHEN MICRO & NANO INTEGRATED CIRCUITS AND SYSTEMS Research Institute Address before: Room 2201, Building C3, Nanshan Zhiyuan, No. 1001, Xueyuan Avenue, Changyuan Community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518000 Patentee before: Shenzhen gansheng Technology Co.,Ltd. |