[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102148183A - 具有阶梯型氧化埋层的soi的形成方法 - Google Patents

具有阶梯型氧化埋层的soi的形成方法 Download PDF

Info

Publication number
CN102148183A
CN102148183A CN201110058199XA CN201110058199A CN102148183A CN 102148183 A CN102148183 A CN 102148183A CN 201110058199X A CN201110058199X A CN 201110058199XA CN 201110058199 A CN201110058199 A CN 201110058199A CN 102148183 A CN102148183 A CN 102148183A
Authority
CN
China
Prior art keywords
oxide layer
semiconductor substrate
area
soi
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110058199XA
Other languages
English (en)
Other versions
CN102148183B (zh
Inventor
李乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110058199.XA priority Critical patent/CN102148183B/zh
Publication of CN102148183A publication Critical patent/CN102148183A/zh
Application granted granted Critical
Publication of CN102148183B publication Critical patent/CN102148183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种具有阶梯型氧化埋层的SOI的形成方法,包括:提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;在所述沟槽中形成第一氧化层,所述第一氧化层的表面与所述第一半导体衬底的第二区域的表面齐平;提供第二半导体衬底,所述第二半导体衬底的表面形成有第二氧化层;将所述第一半导体衬底与所述第二半导体衬底键合,所述第一氧化层和所述第二氧化层形成阶梯型氧化埋层。本发明有利于更精确的控制在沟槽中形成的第一氧化层的厚度,使其与半导体衬底的第二区域的表面齐平;或者使形成在沟槽中的第一氧化层与形成在第二区域的第三氧化层齐平,利于后续键合工艺的实现。

Description

具有阶梯型氧化埋层的SOI的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及具有阶梯型氧化埋层的SOI的形成方法。
背景技术
绝缘体上硅(SOI,Silicon-On-Insulator)是一种用于集成电路制造的新型原材料。与目前大量应用的体硅相比,SOI材料具有许多优势:采用SOI材料制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快;并且还可以实现集成电路中元器件的介质隔离,彻底消除了体硅集成电路中的寄生闩锁效应等。随着对SOI材料的深入研究,目前形成的较成熟的SOI制造技术主要有硅片键合、注氧隔离(SIMOX,Separation by Implanted Oxygen)、智能剥离(Smart-cut)等技术。
图1为现有技术中一种SOI的结构示意图,如图1所示,该SOI结构包括单晶硅(Top Silicon)101、氧化埋层(BOX,Buried Oxide)102和衬底103。所述单晶硅101用于制造器件;所述氧化埋层102用于隔离所述单晶硅101和所述衬底103;所述衬底103起支撑作用。
采用SOI制造的集成电路中包括有数量众多、类型各异的器件,由于不同类型的器件的工作性能并不相同,对SOI氧化埋层的厚度的需求也不尽相同,因而需要形成阶梯型氧化埋层SOI,即SOI结构中氧化埋层的厚度一般是不均匀的,不同区域的厚度呈阶梯型变化。现有技术中阶梯型氧化埋层SOI的形成方法一般是在衬底表面的不同区域形成厚度不同的氧化埋层,之后与单晶硅晶圆进行键合,形成阶梯型氧化埋层SOI结构,但是该方法形成的氧化埋层的表面平坦度较低,不利于键合工艺的进行,影响形成的SOI结构的性能。
发明内容
本发明解决的问题是提供一种形成阶梯型氧化埋层SOI的方法,改善形成的SOI结构的性能。
为解决上述问题,本发明提供一种具有阶梯型氧化埋层的SOI的形成方法,包括:
提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
在所述沟槽中形成第一氧化层,所述第一氧化层的表面与所述第一半导体衬底的第二区域的表面齐平;
提供第二半导体衬底,所述第二半导体衬底的表面形成有第二氧化层;
将所述第一半导体衬底与所述第二半导体衬底键合,所述第一氧化层和所述第二氧化层形成阶梯型氧化埋层。
可选的,使用热氧化法形成所述第一氧化层。
本发明还提供另一种具有阶梯型氧化埋层的SOI的形成方法,包括:
提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
在所述沟槽中形成第一氧化层,所述第一氧化层的表面高于所述第一半导体衬底的第二区域的表面;
在所述第一半导体衬底的第二区域形成第三氧化层,所述第三氧化层的表面与所述第一氧化层的表面齐平;
提供第二半导体衬底,将其与所述第一半导体衬底的第一氧化层和第三氧化层键合。
可选的,使用热氧化法形成所述第一氧化层和第三氧化层。
可选的,所述在所述第一半导体衬底的第一区域形成沟槽包括:
对所述第一半导体衬底的第一区域的表面部分进行氧化,形成第四氧化层;
去除所述第四氧化层。
可选的,使用热氧化法形成所述第四氧化层。
可选的,使用湿法刻蚀去除所述第四氧化层。
可选的,所述湿法刻蚀中使用的反应溶液为氢氟酸溶液。
可选的,所述对所述第一半导体衬底的第一区域的表面部分进行氧化包括:
在所述第一半导体衬底的表面上形成掩膜层并图形化,定义出所述第一区域的图形;
以所述图形化后的掩膜层为掩膜,对所述第一半导体衬底的第一区域的表面部分进行氧化。
与现有技术相比,上述技术方案具有以下优点:
在形成所述第一氧化层之前,先在所述第一半导体衬底的第一区域形成沟槽,这样有利于更精确的控制在沟槽中形成的第一氧化层的厚度,使其与半导体衬底的第二区域的表面齐平;或者使在沟槽中形成的第一氧化层与在第二区域形成的第三氧化层齐平,有利于后续键合工艺的实现。
附图说明
图1为现有技术的一种SOI结构示意图;
图2为本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法的流程图;
图2a~图2h为本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法的剖面结构示意图;
图3为本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法的流程图;
图3a~图3f为本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法的剖面结构示意图。
具体实施方式
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图2是本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法的流程图,参考图2,本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法包括:
步骤S11,提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
步骤S12,在所述沟槽中形成第一氧化层,所述第一氧化层的表面与所述第一半导体衬底的第二区域的表面齐平;
步骤S13,提供第二半导体衬底,所述第二半导体衬底的表面形成有第二氧化层;
步骤S14,将所述第一半导体衬底与所述第二半导体衬底键合,所述第一氧化层和所述第二氧化层形成阶梯型氧化埋层。
图2a~图2h为本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法的剖面结构示意图,为了使本领域技术人员可以更好的理解本发明具体实施方式的具有阶梯型氧化埋层的SOI的形成方法,下面结合具体实施例并结合参考图2和图2a~图2h详细说明本发明第一实施例的具有阶梯型氧化埋层的SOI的形成方法。
结合参考图2和图2c,执行步骤S11,提供第一半导体衬底20,所述第一半导体衬底20包括第一区域I和第二区域II,在所述第一半导体衬底20的第一区域I形成沟槽。具体包括:
参考图2a,提供第一半导体衬底20,在所述第一半导体衬底20的表面上形成掩膜层并图形化,定义出所述第一区域I的图形。所述掩膜层可以包括垫氧层21和形成在所述垫氧层21上的氮化硅层22,图形化的方法可以是干法刻蚀,所述第一半导体衬底20的材质可以是单晶硅、硅锗、III-V族元素化合物等,在其他实施例中,所述掩膜层也可以是其他半导体工艺中常用的介质材料。
参考图2b,以所述图形化后的掩膜层为掩膜,对所述第一半导体衬底20的第一区域I的表面部分进行氧化,形成第四氧化层301′。所述第四氧化层301′可以采用热氧化等本领域技术人员公知的方法,本发明实施例中优选采用湿氧氧化方法。
参考图2c,去除所述第四氧化层301′,在所述第一半导体衬底20的第一区域I形成沟槽,去除所述第四氧化层301′的方法可以是湿法刻蚀。本发明具体实施例中湿法刻蚀使用的反应溶液为氢氟酸溶液。
需要说明的是,在所述第一半导体上形成沟槽的方法还可以是本领域技术人员公知的其他方法,如使用光刻胶做为掩膜,对半导体衬底进行光刻从而形成沟槽等。
结合参考图2和图2e,执行步骤S12,在所述沟槽中形成第一氧化层301,所述第一氧化层301的表面与所述第一半导体衬底20的第二区域II的表面齐平。具体包括:
参考图2d,在所述沟槽中形成第一氧化层301;所述第一氧化层301可以采用热氧化等本领域技术人员公知的方法形成,本发明实施例中优选采用湿氧氧化方法,通过调整热氧化的温度、持续时间的长短、氧气流量等工艺条件可精确控制所述第一氧化层301的厚度,使得所述第一氧化层301的表面与所述第一半导体衬底20的第二区域II的表面齐平。
参考图2e,去除所述第一半导体20第二区域II的掩膜层(垫氧层21和氮化硅层22),露出所述第一半导体20的第二区域II,去除掩膜层的方法可以是干法刻蚀。
结合参考图2和图2f,执行步骤S13,提供第二半导体衬底40,所述第二半导体衬底40的表面形成有第二氧化层302。所述第二半导体衬底40的材质可以是单晶硅、硅锗、III-V族元素化合物等。
结合参考图2、图2g和图2h,执行步骤S14,将所述第一半导体衬底20与所述第二半导体衬底40键合。具体包括:
参考图2g,将所述第一半导体衬底20与所述第二半导体衬底40键合,所述第一氧化层301与所述第二氧化层302键合形成阶梯型氧化层30。本实施例中,优先在将所述第一半导体衬底20与所述第二半导体衬底40键合前对所述第一半导体衬底20与所述第二半导体衬底40进行平坦化,平坦化的方法可以是化学机械抛光(CMP)等。本实施例中通过对热氧化工艺条件的控制,使得第一氧化层301与半导体衬底20的第二区域II的表面基本齐平,有利于平坦化工艺的进行,从而保证了键合工艺的实现,有利于改善形成的SOI结构的性能。
参考图2h,对键合后的第二半导体衬底40进行减薄,以形成具有阶梯型氧化埋层的SOI结构,减薄方法可以是本领域技术人员公知的方法,如智能剥离技术。
本实施例中,在形成所述第一氧化层前,先在所述第一半导体衬底的第一区域形成沟槽,这样能更精确的控制在沟槽中形成的第一氧化层的厚度,提高了所述第一氧化层与所述第二区域的表面平坦度,有利于后续键合工艺的实现。
图3是本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法的流程图,参考图3,本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法包括:
步骤S21,提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
步骤S22,在所述沟槽中形成第一氧化层,所述第一氧化层的表面高于所述第一半导体衬底的第二区域的表面;
步骤S23,在所述第一半导体衬底的第二区域形成第三氧化层,所述第三氧化层的表面与所述第一氧化层的表面齐平;
步骤S24,提供第二半导体衬底,将其与所述第一半导体衬底的第一氧化层和第三氧化层键合。
图3a~图3f为本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法的剖面结构示意图,为了使本领域技术人员可以更好的理解本发明具体实施方式的具有阶梯型氧化埋层的SOI的形成方法,下面结合具体实施例并结合参考图3和图3a~图3f详细说明本发明第二实施例的具有阶梯型氧化埋层的SOI的形成方法。
结合参考图3和图3a,执行步骤S21,提供第一半导体衬底50,所述第一半导体衬底50包括第一区域I和第二区域II,在所述第一半导体衬底50的第一区域I形成沟槽。具体地,本实施例中在所述第一半导体衬底50的第一区域I形成沟槽的方法与本发明的第一实施例中的方法相同(参考图2a~2c),在此不再赘述。所述第一半导体衬底50的材质可以是单晶硅、硅锗、III-V族元素化合物等。
结合参考图3和图3c,执行步骤S22,在所述沟槽中形成第一氧化层601,所述第一氧化层601的表面高于所述第一半导体衬底50的第二区域II的表面。具体包括:
参考图3b,在所述沟槽中形成第一氧化层601,所述第一氧化层601的表面高于所述第一半导体衬底50的第二区域II的表面,本实施例中所述第一氧化层601的形成方法与本发明第一实施例中第一氧化层301的形成方法相同(参考图2d),均采用热氧化法,优选为湿氧氧化方法,本实施例中形成所述第一氧化层601的时间比第一实施例中形成第一氧化层的时间略长,使得形成的第一氧化层601的表面高于所述半导体衬底50的第二区域II的表面。
参考图3c,去除所述第一半导体50第二区域II的掩膜层(垫氧层51和氮化硅层52),露出所述第一半导体50的第二区域II,所述掩膜层的去除方法可以是干法刻蚀。
结合参考图3和图3d,执行步骤S23,在所述第一半导体衬底50的第二区域II形成第三氧化层602,所述第三氧化层602的表面与所述第一氧化层601的表面齐平。本实施例中所述第三氧化层602的形成方法为热氧化法,优选为湿氧氧化法,具体的,可以通过控制热氧化过程中的工艺条件来精确控制形成的第三氧化层602的厚度,使其与所述第一氧化层601的表面基本齐平。
结合参考图3、图3e和图3f,执行步骤S24,提供第二半导体衬底70,将其与所述第一半导体衬底50的第一氧化层601和第三氧化层602键合。
所述第二半导体衬底70的材质可以是单晶硅、硅锗、III-V族元素化合物等,具体包括:
参考图3e,将所述第一半导体衬底50与所述第二半导体衬底70键合,所述第一氧化层601与所述第三氧化层602键合形成阶梯型氧化层60。需要说明的是,所述第二半导体衬底70上也可以形成有氧化层,所述第一半导体衬底50的氧化层和所述第二半导体衬底70的氧化层经过键合后形成阶梯型氧化埋层。同样地,本实施例中,优先在将所述第一半导体衬底50与所述第二半导体衬底70键合前,对所述第一半导体衬底50与所述第二半导体衬底70进行平坦化,平坦化的方法可以是化学机械抛光等。本实施例中通过对热氧化工艺条件的控制,使得第一氧化层601的表面与第三氧化层602的表面齐平,有利于平坦化工艺的进行,从而保证了键合工艺的实现,有利于改善形成的SOI结构的性能。
参考图3f,对键合后的第二半导体衬底70进行减薄,以形成具有阶梯型氧化埋层的SOI结构。减薄方法同样可以采用本发明第一实施例中的智能剥离技术。
本实施例中,同样在形成所述第一氧化层前,先在所述第一半导体衬底的第一区域形成沟槽,这样能更精确的控制在沟槽中形成的第一氧化层的厚度,并且,在以所述第一氧化层的表面为基准形成所述第三氧化层时,由于第一氧化层的表面高于所述第一半导体衬底的第二区域的表面,相当于在形成所述第三氧化层前在所述第二区域形成沟槽,这样能更精确的控制在沟槽中形成的第三氧化层的厚度,实现所述第一氧化层和所述第三氧化层的表面平坦度,从而有利于后续键合工艺的实现。
综上,采用本发明的技术方案,有利于更精确的控制在沟槽中形成的第一氧化层的厚度,使其与半导体衬底的第二区域的表面齐平;或者使形成在沟槽中的第一氧化层与形成在第二区域的第三氧化层齐平,有利于后续键合工艺的实现。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (9)

1.一种具有阶梯型氧化埋层的SOI的形成方法,其特征在于,包括:
提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
在所述沟槽中形成第一氧化层,所述第一氧化层的表面与所述第一半导体衬底的第二区域的表面齐平;
提供第二半导体衬底,所述第二半导体衬底的表面形成有第二氧化层;
将所述第一半导体衬底与所述第二半导体衬底键合,所述第一氧化层和所述第二氧化层形成阶梯型氧化埋层。
2.如权利要求1所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,使用热氧化法形成所述第一氧化层。
3.一种具有阶梯型氧化埋层的SOI的形成方法,其特征在于,包括:
提供第一半导体衬底,所述第一半导体衬底包括第一区域和第二区域,在所述第一半导体衬底的第一区域形成沟槽;
在所述沟槽中形成第一氧化层,所述第一氧化层的表面高于所述第一半导体衬底的第二区域的表面;
在所述第一半导体衬底的第二区域形成第三氧化层,所述第三氧化层的表面与所述第一氧化层的表面齐平;
提供第二半导体衬底,将其与所述第一半导体衬底的第一氧化层和第三氧化层键合。
4.如权利要求3所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,使用热氧化法形成所述第一氧化层和第三氧化层。
5.如权利要求1或3所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,所述在所述第一半导体衬底的第一区域形成沟槽包括:
对所述第一半导体衬底的第一区域的表面部分进行氧化,形成第四氧化层;
去除所述第四氧化层。
6.如权利要求5所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,使用热氧化法形成所述第四氧化层。
7.如权利要求5所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,使用湿法刻蚀去除所述第四氧化层。
8.如权利要求7所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,所述湿法刻蚀中使用的反应溶液为氢氟酸溶液。
9.如权利要求5所述的具有阶梯型氧化埋层的SOI的形成方法,其特征在于,所述对所述第一半导体衬底的第一区域的表面部分进行氧化包括:
在所述第一半导体衬底的表面上形成掩膜层并图形化,定义出所述第一区域的图形;
以所述图形化后的掩膜层为掩膜,对所述第一半导体衬底的第一区域的表面部分进行氧化。
CN201110058199.XA 2011-03-10 2011-03-10 具有阶梯型氧化埋层的soi的形成方法 Active CN102148183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110058199.XA CN102148183B (zh) 2011-03-10 2011-03-10 具有阶梯型氧化埋层的soi的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110058199.XA CN102148183B (zh) 2011-03-10 2011-03-10 具有阶梯型氧化埋层的soi的形成方法

Publications (2)

Publication Number Publication Date
CN102148183A true CN102148183A (zh) 2011-08-10
CN102148183B CN102148183B (zh) 2015-04-29

Family

ID=44422351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110058199.XA Active CN102148183B (zh) 2011-03-10 2011-03-10 具有阶梯型氧化埋层的soi的形成方法

Country Status (1)

Country Link
CN (1) CN102148183B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752311A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
CN108346657A (zh) * 2017-01-25 2018-07-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN108695231A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 超厚soi硅片氧化层的制备方法
CN109003935A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(天津)有限公司 半导体器件及其制造方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
CN1162836A (zh) * 1995-12-30 1997-10-22 现代电子产业株式会社 Soi基片的制造方法
US5985681A (en) * 1995-10-13 1999-11-16 Nec Corporation Method of producing bonded substrate with silicon-on-insulator structure
WO2003083934A1 (en) * 2002-03-28 2003-10-09 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
JP2009026929A (ja) * 2007-07-19 2009-02-05 Seiko Epson Corp 半導体基板の製造方法
CN101527277A (zh) * 2009-03-05 2009-09-09 电子科技大学 双面介质槽部分soi材料的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
US5985681A (en) * 1995-10-13 1999-11-16 Nec Corporation Method of producing bonded substrate with silicon-on-insulator structure
CN1162836A (zh) * 1995-12-30 1997-10-22 现代电子产业株式会社 Soi基片的制造方法
WO2003083934A1 (en) * 2002-03-28 2003-10-09 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
JP2009026929A (ja) * 2007-07-19 2009-02-05 Seiko Epson Corp 半導体基板の製造方法
CN101527277A (zh) * 2009-03-05 2009-09-09 电子科技大学 双面介质槽部分soi材料的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752311A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
CN104752311B (zh) * 2013-12-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
CN108346657A (zh) * 2017-01-25 2018-07-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN108695231A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 超厚soi硅片氧化层的制备方法
CN109003935A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(天津)有限公司 半导体器件及其制造方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法
CN116344437B (zh) * 2023-04-13 2023-10-20 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Also Published As

Publication number Publication date
CN102148183B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP5524817B2 (ja) 薄いsoiデバイスの製造
US7955937B2 (en) Method for manufacturing semiconductor device comprising SOI transistors and bulk transistors
CN105990374B (zh) 集成电路和用于制造晶体管的方法
JP2012238712A (ja) 基板の一部に絶縁層を有する貼り合わせ基板の製造方法
CN102148183B (zh) 具有阶梯型氧化埋层的soi的形成方法
CN102790054A (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
CN102270583A (zh) 沟槽mos及其形成方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
JP2005353745A (ja) 半導体装置の製造方法
US20110039397A1 (en) Structures and methods to separate microchips from a wafer
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN109148354B (zh) 半导体结构及其形成方法
JP2011138876A (ja) 半導体装置及びその製造方法
CN103915390B (zh) 具有公共栅极的光子器件和cmos器件及其制造方法
CN103794512B (zh) 双Finfet晶体管及其制备方法
JP2008091935A (ja) 集積回路
KR20090073032A (ko) 반도체 장치의 제조 방법
CN105304629B (zh) 半导体器件及其制造方法
JP2005064194A (ja) Soi構造を有する半導体基板及びその製造方法及び半導体装置
JP2000294623A (ja) 誘電体分離基板の製造方法
CN103745952B (zh) 带有绝缘埋层的混晶衬底的制备方法
CN103137546B (zh) 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法
WO2007126907A1 (en) Semiconductor device comprising soi transistors and bulk transistors and a method of forming the same
JP2007207825A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant