[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102097584B - 磁阻器件 - Google Patents

磁阻器件 Download PDF

Info

Publication number
CN102097584B
CN102097584B CN201010522973.3A CN201010522973A CN102097584B CN 102097584 B CN102097584 B CN 102097584B CN 201010522973 A CN201010522973 A CN 201010522973A CN 102097584 B CN102097584 B CN 102097584B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
raceway groove
substrate
shunt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010522973.3A
Other languages
English (en)
Other versions
CN102097584A (zh
Inventor
小川晋
戴维·威廉斯
福田宏
鹫尾胜由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN102097584A publication Critical patent/CN102097584A/zh
Application granted granted Critical
Publication of CN102097584B publication Critical patent/CN102097584B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/095—Magnetoresistive devices extraordinary magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3993—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures in semi-conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

磁阻器件包括：晶片(4，64)；细长的半导体沟道(11)，在第一方向(14)延伸；以及至少两根导线(26)，提供与沟道的一组触点(27)。器件可以包括与沟道接触的可选的半导体分流器(8)。可选的分流器、沟道和触点组在垂直于第一方向和衬底的表面的第二方向(15)上相对于衬底堆叠。器件具有沿着沟道行进的侧面(30)。器件响应于通常垂直于侧面的磁场(31)。

Description

磁阻器件
技术领域
本发明涉及磁阻器件，该磁阻器件特别但并非专门用作硬盘驱动器中的读取头。
背景技术
硬盘驱动器(HDD)(或磁盘驱动器)被广泛地用于高密度信息存储。通常在与这种类型存储传统地相关联的计算机系统中能够发现HDD，例如服务器和台式计算机。然而，在例如音频播放器和照相机等手持电子装置中也可以发现具有较小的形状因子(form factor)的HDD，例如1英寸驱动器。
通过增加存储密度可以实现HDD中的较高的存储容量。当前，存储密度大约每年翻倍，并且使用现有技术当前能实现的最高存储密度大约为100Gb/in2，现有技术例如为在磁记录介质中纵向排列的位单元中记录数据并且使用所谓的“自旋值(spin value)”读取头读取数据。
然而，随着HDD中的存储密度持续增加，记录介质和读取头面临超顺磁效应的问题。
当铁磁颗粒足够小使得改变颗粒的磁性方向所需的能量与热能相当时，引起超顺磁效应。由此，颗粒的磁性易于变动，并且由此导致数据损失。
对于记录介质，已经证明解决上述问题的方法涉及将比特单元布置为与记录介质的表面垂直(而不是纵向)，这允许每个比特单元足够大以避免超顺磁效应。
为了解决读取头中的上述问题，提出了避免使用任何铁磁材料以及利用所谓的非常磁阻效应(extraordinary magnetoresistance EMR effect)。
在S.A.Solin，T.Thio，D.R.Hines和J.J.Heremans，Science volume 289，p.1530(2000)的“Enhanced Room-Temperature Geometric Magnetoresistance inInhomogeneous Narrow-Gap Semiconductors”中描述了具有EMR效应的器件。在van der Paw结构中布置了该器件，并且该器件包括在非磁性锑化铟(InSb)的磁盘中同心嵌入的高导电金异质性(inhomogeneity)。在零应用磁场(H＝0)，电流流过金异质性。然而，在非零应用磁场(H≠0)，电流偏离垂直于场线分布，围绕金异质性并且通过环面。这引起电导下降。
当前，具有低的载流子密度的窄禁带半导体看起来是基于EMR的读取头的最佳备选，例如锑化铟(在300°K时un＝7×104cm2V-1s-1)砷化铟(在300°K时un＝3×104cm2V-1s-1)和砷化镓(在300°K时un＝8.5×103cm2V-1s-1)。
S.A.Solin，D.R.Hines，A.C.H.Row，J.S.Tsai和Yu A.Pashkin在Journalof Vacuum Science and Technology，volume B21，p.3002(2003)的“Nanoscopicmagnetic field sensor based on extraordinary magnetoresistance”中描述了具有Hall bar类型布置的器件，该Hall bar类型布置具有锑化铟/锑化铝铟(InSb/In1-xAlxSb)量子井异质结构。
这种器件的缺点在于它需要厚的(大约75nm)钝化层来保护和限制活性层以及氮化硅形式的绝缘敷层。这增加了沟道和磁介质之间的分离，并且由此减小了磁场强度，从而减小了输出信号。
硅不需要钝化并且具有磁阻的基于硅的磁场传感器是已知的。
例如，EP1868254A描述了具有硅形成的沟道的表现出EMR效应的器件。由硅化钛或高掺杂的硅形成的导体作为分流器并且沿着沟道的一侧与沟道连接。导线在沟道的另一侧连接至沟道并沿着沟道间隔。由此，沟道、分流器和导线形成了横向或“平面”的EMR器件，该EMR器件响应于与形成该器件的层垂直的磁场。
2008年6月9日申请的EP申请号08157887(Article 54(3)EPC)描述了具有硅形成的沟道的平面EMR器件，其包括细长沟道。分流器沿着沟道的一侧连接至沟道，并且沿着沟道的另一侧连接一组导线。该器件还包括顶栅布置以在沟道中形成反向层。
US2006/0022672A1描述了在III-V异质结构中形成的另一个平面EMR器件。
2008年6月9日申请的EP申请号08157888.2(Article 54(3)EPC)描述了具有由硅形成的沟道的(非EMR)磁阻器件。一组导线沿着沟道的一侧连接至沟道。在沟道下可选地提供分流器。该器件还包括顶栅布置以在沟道中形成反向层。
平面EMR器件和相似类型的平面MR器件(例如应用Lorentz力以弯曲电流路径和/或利用Hall效应)通常与用于制造HDD的磁头滑撬(slider)的现有工艺不兼容，特别是用于形成气浮表面的研磨(lapping)工艺。
发明内容
本发明用于改进这样的问题。
根据本发明的第一方面，提供一种磁阻器件，包括：衬底，在第一方向延伸的细长的半导体沟道，以及至少两个导线，向沟道提供一组触点，其中，沟道和上述一组触点在垂直于第一方向和衬底的表面的第二方向上相对于衬底堆叠，其中所述器件具有沿着沟道行进的侧面并且所述器件响应于通常与侧面垂直的磁场。
由此，与现有的平面类型的MR器件相比，器件可以提供“垂直类型”或“堆叠的”MR器件，其与现有的滑撬(slider)形成技术兼容。特别地，侧面可以形成空气轴承表面的部分。
器件可以还包括与沟道接触的半导体分流器。
沟道可以是未掺杂的，或者沟道比起分流器较少的掺杂，并且具有与分流器和/或导线相反的导电类型。例如，沟道可以是p-型。分流器可以是单晶的。分流器可以包括硅。分流器可以使是n+型。
对于沟道的未掺杂的基于硅的材料的使用和用于分流器和导线的高掺杂的基于硅材料的使用可以导致磁阻器件具有足够高的电阻、足够高的输出信号和足够低的Johnson噪声。
器件可以包括与可选的分流器接触的导电层，其中可选的分流器被插入层和沟道之间。导电层可以包括硅。导电层可以包括衬底的顶层。导电层可以包括金属硅化物。
沟道可以包括第二半导体层和第三半导体层的部分，第二半导体层被布置在可选的分流器和第三半导体层之间。第二半导体层和第三半导体层的部分可以是单晶的，第三半导体层的其他部分可以是非晶体的。沟道可以包括硅或锗化硅。
器件可以还包括介电层，介电层具有沟槽，其中在沟槽中形成可选的分流器和至少部分沟道。
所述至少两根导线包括半导体材料并且可以是n+型，所述至少两个导线包括硅和/或金属硅化物。
器件还包括额外的导线，导线向沟道提供另外的触点，其中沟道被布置在所述另外的触点和上述一组触点之间。
器件还包括第一和第二磁场屏蔽层，其中可选的分流器、沟道和上述一组触点被布置在第一和第二磁场屏蔽层之间。
衬底可以包括磁头滑撬衬底，可选地为AlTiC衬底的形式。
根据本发明的第二方面，提供一种磁头滑撬，用于磁盘驱动器，所述滑撬(slider)包括前述器件。
根据本发明的第三方面，提供一种磁盘驱动器，包括：外壳；装配在外壳内的磁介质；磁头滑撬(slider)，其中所述滑撬被保持在外壳内，用于移动地靠近于磁介质。
根据本发明的第四方面，提供一种制造磁阻器件的方法，所述方法包括：提供具有表面的衬底；形成细长的半导体沟道，其中沟道在第一方向延伸；以及形成至少两个导线，向沟道提供一组触点，使得沟道和上述一组触点在垂直于第一方向和衬底的表面的第二方向上堆叠在衬底上，所述方法还包括：形成在沟道旁行进的面并且其中所述器件响应于通常所述面垂直的磁场。
该方法还包括：在衬底的表面上形成半导体分流器。
该方法还包括：在衬底的表面上形成介电层，其中介电层具有沟槽，沟槽中暴露衬底的表面；以及在衬底上选择性地形成分流器或沟道。
衬底可以包括顶部半导体层，并且所述方法包括：在顶部半导体层上选择性地形成第一半导体层。选择性地形成第一半导体层包括：在顶部半导体层上外延地生长第一半导体层。
该方法还包括：在第一半导体层上或在衬底上选择性地形成第二半导体层。选择性地形成第二半导体层包括：外延地生长第二半导体层。
该方法还包括：在第二或第三半导体层和介电层上形成第三半导体层，其中在第二或第三半导体层上形成第三半导体层的部分；第二半导体层和第三半导体层的部分是单晶的。第三半导体层的其他部分是非晶体的。
该方法还包括：在第三半导体层上形成第二介电层，其中第二介电层具有一组沟槽，在该组沟槽中暴露第三半导体层的表面；以及在第三半导体层上选择性地形成导线。
形成导线的步骤包括沉积第四半导体层以及使得第四半导体层成为硅化物。
该方法可以包括牺牲衬底的至少部分。器件可以包括在衬底上形成的堆叠的结构。该方法还包括将另一个衬底结合到堆叠的结构上。
上述形成在沟道旁行进的面的步骤包括研磨边缘。
根据本发明的第五方面，提供一种包括制造磁阻器件的制造磁头滑撬(magnetic head slider)的方法。
附图说明
下面将参考附图通过示例的方式描述本发明的一些实施例，其中：
图1是第一磁阻器件的示意性透视图；
图1a是图1所示的第一磁阻器件的分流器、沟道层和导线的更详细的示意性透视图；
图1b是图1所示的第一磁阻器件的分流器、沟道和接触区域的更详细的示意性透视图；
图2是图1所示的第一磁阻器件的平面图；
图3是沿着线A-A’截取的图2所示的第一磁阻器件的横截面图；
图4是用于操作图1所示的第一磁阻器件的电路布置的示意图；
图5示出图1所示的第一磁阻器件的敏感区域；
图6示出对于三个不同的层厚度值，图1所示的第一磁阻器件的仿真电流-电压特性；
图7示出图1所示的第一磁阻器件的仿真电流密度特性；
图8示出图1所示的第一磁阻器件的仿真磁阻特性；
图9a到9r示出制造第一磁阻器件的不同阶段；
图10是第二磁阻器件的示意性透视图；
图11是用于操作图10所示的第二磁阻器件的电路布置的示意图；
图12是第三磁阻器件的示意性透视图；
图13是用于操作图12所示的第三磁阻器件的电路布置的示意图；
图14是第四磁阻器件的示意性透视图；
图14a是图14所示的第四磁阻器件的沟道和接触区域的更详细的示意性透视图；
图14b是可选磁阻器件的沟道和接触区域的更详细的示意性透视图；
图15是用于操作图14所示的第四磁阻器件的电路布置的示意图；
图16是第五磁阻器件的示意性透视图；
图17是用于操作图16所示的第五磁阻器件的电路布置的示意图；
图18是第六磁阻器件的示意性透视图；
图19是图18所示的第六磁阻器件的横截面图；
图20a到20f示出在制造过程中在不同阶段图18所示的第六磁阻器件的制造；
图21是第七磁阻器件的示意性透视图；
图22是第八磁阻器件的示意性透视图；
图23是第九磁阻器件的示意性透视图；
图24是第十磁阻器件的示意性透视图；
图25a到25c示出硬盘驱动器中滑撬的头元件部的制造，该头元件部包括磁阻器件；
图26是制造滑撬的方法的处理流程图；
图27是滑撬的示意性透视图；以及
图28是磁盘驱动器的示意性平面图。
具体实施方式
第一磁阻器件1
器件结构
参考图1、1a、1b、2和3，示出了第一磁阻器件1。
器件1包括在通用的平面衬底4的表面3上布置的层结构2。衬底4采取绝缘体上半导体的衬底形式，其包括半导体基底5(下面称为“操作层(handlelayer)”)、绝缘埋层6和具有厚度t1的半导体顶层7。如将在下面详细描述，半导体表面层7使用种子层(seed layer)，用于随后层8、9、10a的外延生长。半导体基底5和绝缘埋层6可以是牺牲层。另一个衬底64(图19)可以被连接到器件剩余部分的相对侧上的面65(图19)。
在这个例子中，使用绝缘体上的硅衬底4。由此，半导体基底5包括硅(Si)，绝缘埋层6包括二氧化硅(SiO2)，并且种子层7包括单晶硅(Si)。在这个例子中，种子层具有大约1nm的厚度t1。
层结构2包括在种子层7上生长的具有厚度t2半导体材料的第一层8、在第一半导体层8上生长的具有厚度t3的半导体材料的第二层9、以及在第二半导体层9上生长的具有厚度t3的半导体材料的第三层10的部分10a。第一和第二半导体层8、9和第三半导体层10的部分10a是外延层并且是单晶的。如在更详细的层所述，第三半导体层10包括非晶体的另一个部分10b。
第一半导体层8是n+类型(即n型并且掺杂到1020cm-3或1021cm-3的量级)。第二和第三半导体层9、10是未掺杂的(即固有的)或者可以是p-类型(即，p-类型并且掺杂到大约1015cm-3和1018cm-3的量级之间)。在一些实施例中，第二和第三半导体层9、10可以是n-类型(即，n-类型并且掺杂到大约1015cm-3和1018cm-3的量级之间)
第二半导体层9和第三半导体层10的部分10a形成了有源传感器沟道11。由此，第二半导体层9和第三半导体层10的部分10a在此分别称为第一和第二沟道层9、10a。较重掺杂的第一半导体层8提供了低电阻导电区域，从沟道11流经低电阻导电区域的电流可以被分流。由此，第一半导体层8在此被称为“分流器层”或简称为“分流器(shunt)”。例如，分流器8可以掺杂砷(As)到1020cm-3或1021cm-3量级的浓度。在一些实施例中，可以省略第一半导体层8(即，分流器)。
在这个例子中，分流器和沟道层8、9、10a均由硅(Si)形成。然而，分流器层8和/或沟道层9、10a可以由锗化硅(Si1-xGex)形成，例如，大约具有10％的锗含量(即，x＝0.1)。
分流器8具有大约1nm的厚度t2，并且第一沟道层9具有大约1nm的厚度t3。
分流器和沟道层8、9、10a每个都具有大约1nm和10nm之间的厚度。然而，层8、9、10a优选地尽可能地薄，从而减小器件电阻。
沟道11是细长的，通常在第一纵向方向14(下面标记为x轴)具有第一和第二端12、13之间的长度L。在这个例子中，长度L大约为150nm。第一、第二和第三方向14、15、16是正交的。第二方向15是层堆叠的方向(下面标记为y方向)。第二方向15与衬底4的表面3垂直。这里，第二方向15也称为“垂直方向”或“堆叠方向”。沟道11在第三方向上(下面标记为z轴)具有第一和第二边缘(或“侧”)17、18之间的宽度W。在这个例子中，宽度W大约10nm。分流器和沟道层8、9、10a通常共同扩张(在平面上)，并且由此分流器8具有与沟道11实质上相同的横向(lateral)尺寸(即，在x和z轴上)。
衬底4也支撑沉积的介电材料的第一图案层19(这里简称为“第一介电层”)，其包括沿着第一方向14取向的细长凹进台阶20(或开口侧的“槽”或“沟槽”)。分流器8和第一沟道层9形成在沟槽20中。分流器8和第一沟道层9的组合厚度与第一介电层19的厚度相同。由此，第一沟道层9的表面21和第一介电层19的表面22是水平的。在这个例子中，介电材料包括二氧化硅(SiO2)。
在第一沟道层9和第一介电层19的表面21、21上形成有第三半导体层10，并且第三半导体层10具有上表面23。第三半导体层10可包括硅，尽管也可以使用锗化硅。在这个例子中，第三半导体层10具有大约1nm的厚度t4。
如前所述，取决于下面的材料，第三半导体层10包括晶体的和非晶体的区域10a、10b。由此，在第一沟道层9上面的第三半导体层10的部分10a是单晶的，但是在第一介电层19上面的其他部分是非晶体的。
第三半导体层10支撑沉积的介电材料的第二图案层24(这里简称为“第二介电层”)，其包括与细长的沟道11垂直放置的三个细长的沟槽25，即，沿着第三方向16导向。第二图案层24包括二氧化硅(SiO2)。在这个例子中，第二介电层24具有大约1nm的厚度。
还参考图1a(为了清楚的目的省略了第二介电层24)，第三半导体层10还支撑一组导线26，即，第一、第二和第三导线261、262、263。导线26形成在第二介电层24的各个沟槽25中。导线26沿着沟道11(沿着x轴14)间隔，垂直于沟道(沿着z轴16)导向。第一和第二导线261、262间隔大约30nm的长度s1。第二和第三导线262、263间隔大约30nm的长度s2。然而，如图1所示，第一和第二导线261、262的间隔可以大于第二和第三导线的262、263间隔，即s1＞s2。导线26具有大约30nm的长度l(即，沿着第一方向14)。
每个导线26可以包括高掺杂半导体层。在这例子中，半导体是硅。导线26优选地具有与分流器8相同的导电类型。在这个例子中，导线26是n型。例如，导线26可以掺杂砷(As)至大约1×1020cm-3的浓度。在这个例子中，导线具有大约20nm的厚度t5，但是厚度也可以为1nm。
导线26可以包括金属半导体合金以增加导电性。例如，在硅的情况下，可以通过沉积一薄层镍、钛或钨，在大约500℃退火并且对于未反应的金属进行湿蚀刻，从而使导线26为硅化物。
参考图1b，导线26在沟道11的第一边缘17开始，并且在第三方向16上越过沟道11和沟道11的第二边缘18。在沟道11的第一和第二边缘17、18之间，导线26提供与沟道11的接口或触点27。
参考图1、2和3，第二介电层24和导线26由具有暴露的表面29的沉积的绝缘材料的第三层28(“第三介电层28”)覆盖。第三介电层28包括二氧化硅(SiO2)。
如稍后详细描述，可以对介电层28的表面29沉积或结合另外的层(或者在介电层28上的顶部其他层)，包括另外的介电层、磁屏蔽层和/或新的衬底。
器件1具有实质上平坦的面30，并且面30位于平行于第一和第二方向14、15的平面，即平行于沟道8并且平行于层堆叠的方向。由此，沟道11的第一边缘17沿着面30行进。这里，面被称为“侧面”。侧面30可以覆盖有绝缘材料的保护层(未显示)。这可以包括自然形成的一层二氧化硅(SiO2).
在操作中，器件1呈现非常磁阻(EMR)效应，并且可以用作磁场传感器以检测垂直通过或近似垂直(略微偏离垂直)通过侧面30的磁场31，即平行(或反平行)或近似平行(或近似反平行)于z轴16。在图14中，示出磁场31穿进纸面。然而，磁场可以穿出纸面。
如稍后更详细描述，器件1可以用作磁盘驱动器87(图28)中的读取头80(图27)。使用当前的滑撬制造技术(例如研磨)，分流器8(如果存在)、沟道11和导线26的布置允许器件1被集成入磁头滑撬70(图27)。研磨被用于处理表面，其被称为空气轴承表面(ABS)、它面对磁介质89(图28)。由此，器件1可以被与滑撬合成一体，由此器件1的侧面30是由研磨形成的，并且形成空气轴承表面的部分。因为器件1响应于垂直侧面30通过的磁场31，所以器件被正确地导向以检测源自磁介质89(图28)的磁场。
器件操作
特别参考图4，示出了用于操作磁阻器件1的电路32。电路32包括电流源33，用于驱动通过第一和第三导线261、263之间的分流器8和沟道11的电流I，以及电压表35，用于测量通过第二和第三导线262、263之间的电压V。在可选配置中，电流源33可以用于驱动第一和第二导线261、262之间的电流。
当缺乏施加的磁场31时，通过第一和第三导线261、263的电流例如沟道11并且沿着路径35通过分流器8被分流。当沿着z轴16(图1)施加磁场31时，从电流从分流器8偏转并且沿着路径36通过沟道11。检测通过电压线262、263由于施加的磁场31引起的电阻的改变。
参考图5，用于施加的磁场31的敏感区域37位于第二和第三导线262、263之间掺杂的或轻掺杂的沟道11。由此，大约30nm的导线间隔s2和组合层厚度d＝t3+t4可以用于检测磁介质89(图28)中的比特，该磁介质89具有对应于大约10Tb/in2的存储密度的类似尺寸。
图6示出具有三个不同值的沟道厚度d(即d＝2nm，d＝5nm和d＝10nm)的器件的电流-电压曲线的ATLAS仿真。在这个模型中，导线宽度l1、l2、l3是相同的，即l1＝l2＝l3＝30nm，并且导线间隔s1、s2也是相同的，即s1＝s2＝30nm。分流器8的宽度W是10nm。
图7示出了当d＝2nm时，相同器件的电流密度的ATLAS仿真。如图7所示，电流主要在导线26和分流器8之间流动。在第一和第二导线261、262之间的电阻R大约1kΩ。
图8示出作为施加的磁场的函数的输出信息的ATLAS仿真。这里，向第一导线261施加0V的偏压，并且向第三导线263施加1V的偏压，并且对于沿着z轴16(图1)施加的磁场的范围测量第二和第三导线262、263之间的电压差。从较大器件(未显示)的测量得到的仿真和线性外插指示器件的输出信号大约2μV/Oe。
器件制造
参考图9a到9r，描述制造器件1的方法。
参考图9a，处理开始于绝缘体上的半导体晶片41。晶片41具有半导体操作层5’、绝缘埋层6’以及单晶半导体的顶层42。顶部半导体层42通常具有几十纳米的厚度。不需要这样的厚层42并且所以使得层42变薄。
在这个例子中，使用绝缘体上的硅晶片41。顶部硅层42通常具有大约20nm到100nm范围内的厚度。为了使得顶部硅层42变薄，可以在湿蚀刻之后进行热氧化。晶片41被热氧化，从而将顶部硅层42的表面区域43转化为二氧化硅。如图9b所示，在单晶硅的薄层7’上留下了一层二氧化硅44，此后称为种子层7’。使用2∶5∶3混合的NH2F∶C2H4O2∶H2O移除二氧化硅层44(也称为“SILOX蚀刻”)。
参考图9c，示出了准备用于层沉积的晶片3’，并且包括位于绝缘埋层6’上的种子层7’，该绝缘埋层6’依次位于操作层5’上。
参考图9d，在种子层7’上沉积绝缘材料的第一层19’。在这个例子中，绝缘材料是二氧化硅并且使用化学气相沉积(CVD)来进行沉积。
参考图9e，一层电子束光刻胶(未显示)被施加(例如，旋转施加(spun-on))到第一介电层19’的上表面45，并且通过烘焙而卷曲。使用扫描电子束(未显示)来使得电子束光刻胶层(未显示)图案化，并且使用适合的显影剂进行显影以留下图案化的光刻胶层46，其包括细长的(沿着x轴14)的窗口47。窗口47与预期的分流器和第一沟道层8、9具有大约相同的长度(沿着x轴14)，但是更宽(沿着z轴16)。
通过湿蚀刻(例如使用SILOX蚀刻)来移除向下延伸到种子层7’的第一介电层19’的区域48。图9f示出了得到的结构，并且该结构包括在图案化的第一介电层19”中的宽的沟槽20’。
移除图案化的光刻胶层46。图9g中示出了得到的结构，并且该结构包括在沟槽20’底部的种子层7’的暴露的区域49。
参考图9h，在沟槽20’中的种子层7’的暴露的区域49上选择性地生长半导体材料的第一层8’。第一半导体层8’是高掺杂的并且具有第一导电类型。在这个例子中，半导体层8’是n型并且在生长过程中在原处掺杂。
在种子层7’上外延生长第一半导体层8’，并且由此形成单晶层。半导体层8’不在图案化的第一介电层19”上生长。在这个例子中，半导体是硅，并且由此在大约700℃使用CVD可以实现选择的外延生长。
参考图9i，在第一半导体层8’上选择性地生长半导体材料的第二层9’。第二半导体层9’未被掺杂或者被轻度掺杂，从而具有第二导电性类型。在这个例子中，半导体层8’是固有的(intrinsic)。
在第一半导体层8’上外延生长第二半导体层9’并形成单晶层。第二半导体层9’没有生长在图案化的第一介电层19”。在这个例子中，半导体是硅，尽管也可以使用锗化硅。对于硅，可以在大约700℃使用CVD再次实现选择性生长。
参考图9j，在第二半导体层9’和图案化的第一介电层19”上生长半导体材料的第三层10’。第三半导体层10’未被掺杂或被轻微掺杂，从而具有第二导电性类型。在这个例子中，第三半导体层10’是固有的。
在第二半导体层9’上外延生长第三半导体层10’并且形成单晶层10a’。然而，第三半导体层10’在图案化的第一介电层19”上生长并形成了非晶体层10b’。在这个例子中，半导体是硅，尽管也可以使用锗化硅。在大约600℃使用CVD可以实现非选择性生长。
参考图9k，在第三半导体层10’上生长第二层介电材料24’。在这个例子中，介电材料是二氧化硅，尽管可以使用例如氮化硅的其他介电材料。
参考图9l，一层电子束光刻胶(未显示)被施加(例如旋转施加)到第二介电层24’的上表面50，并且通过烘焙而卷曲。使用扫描电子束(未显示)来使得电子束光刻胶层(未显示)图案化，并且使用适合的显影剂进行显影以留下图案化的光刻胶层51，其包括细长的(沿着z方向16)的窗口47。
通过湿蚀刻(例如使用SILOX蚀刻)来移除向下延伸到第三半导体层10’的第二介电层24’的区域53。图9m示出了得到的结构，并且该结构包括在图案化的第二介电层24”中的沟槽25’。
移除图案化的光刻胶层51。图9n中示出了得到的结构，并且该结构包括在沟槽25’底部的第三半导体层10’的暴露的区域54。
参考图9o，在沟槽25’中的第三半导体层10’的暴露的区域54上选择性地生长半导体材料的第四层55。第四半导体层55是高掺杂的并且具有第一导电类型。在这个例子中，半导体层55是n型并且在生长过程中在原处掺杂。
在第三半导体层10’上外延生长第四半导体层55，并且由此形成单晶层。第四半导体层55不在图案化的第二介电层24”上生长。在这个例子中，半导体是硅。如前所述，对于硅，在大约700℃使用化学气相沉积可以实现选择性生长。
可以留下第四半导体层55以形成导线26(图1)。然而，导线可以是硅化物，从而减少导线的电阻率。这可以包括在第四半导体层55和第二介电层24”沉积适合的金属(例如镍(Ni)、钛(Ti)或钨(W))，并且退火以形成硅化物。对于镍和硅，可以在大约500℃执行退火。可以使用湿蚀刻移除未反应的金属(例如在第二介电层24”)。
参考图9p，在第四半导体层55和第二介电层24”上沉积第三层介电材料29’。在这个例子中，介电材料是二氧化硅，尽管可以使用例如氮化硅等其他介电材料。
如后面所述，可以执行额外的处理步骤，例如在第三介电层29’或在第三介电层29’之上的层60’(图20b)的顶部上结合载体晶片64’(图20b)，例如由钛化铝形成、移除操作层5’和绝缘体层6’，将种子层7图案化并使其称为硅化物，并且在第一介电层19”的分流器层和剩余部分下面形成保护的介电层。
参考图9q，沿着线58切割晶片以将晶片的侧面和边缘部分56从相邻部分57移除，其切割通过(宽的)分流器层8’和沟道11’。这可以使用用于粗糙切割的晶片锯和用于精细切割的研磨来实现。然而，可以使用其他形式的切割，例如离子束碾磨。图9r示出了得到的结构，其示出了器件1包括侧面30、分流器8和沟道层9、10a。
二氧化硅或其他材料的薄的(例如等于或小于2nm)保护层被沉积、生长或允许生长以覆盖侧面30。
如稍后所描述，切割的处理可以包括条的形成和研磨条的边缘以形成侧面30。
第二磁阻器件201
参考图10，示出了第二磁阻器件201。
第二磁阻器件201类似于前面描述的第一磁阻器件1(图1)。由此，相同的附图标记用于参考相同的特性。
第二器件201与第一器件1(图1)的不同之处在于存在四根导线26，即第一、第二、第三和第四导线261、262、263、264(并且由此存在连接至沟道11的四个触点)。第三和第四导线之间的间隔S2与第二和第三导线之间的S2相同。沟道和分流器8、11可以被进一步延长以容纳数根导线26。
参考图11，示出了用于操作磁阻器件201的电路32。
电流源33被布置为驱动通过第一和第三导线261、263之间的分流器8和沟道9的电流I。电压表34用于测量通过第三和第四导线263、264的电压V。
第二器件201的输出信号可以是第一器件1(图1)的两倍。然而，敏感区域372更宽地位于第二和第四导线262、264之间。
以与第一器件1(图1)实质上相同的方式制造第二器件201。然而，图案化的光刻胶层51(图9l)具有不同的图案，由此导致四根导线而不是三根导线。
第三磁阻器件301
参考图12，示出了第三磁阻器件301。
第三磁阻器件301与前面描述的第一磁阻器件1(图1)相似。由此，相同的附图标记参考相同的特性。
第三器件301与第一器件1(图1)的不同之处在于仅存在两根导线26，即第一和第二导线261、262。第一和第二导线之间的间隔S1’与第一和第二器件中的第二和第三导线之间的S2相同。分流器8和沟道11可以更短。
参考图13，示出了用于操作磁阻器件301的电路32。
电流源33被布置为驱动通过第一和第二导线261、262之间的分流器8和沟道9的电流I。电压表34用于测量通过第一和第二导线261、262的电压V。
第三器件301的输出信号类似于第一器件1(图1)的输出信号。
以与第一器件1(图1)实质上相同的方式制造第三器件301。然而，图案化的光刻胶层51(图9l)具有不同的图案，由此导致两根导线而不是三根导线。
第四磁阻器件401
参考图14和14a，示出了第四磁阻器件401。
第四磁阻器件401类似于前面描述的第二磁阻器件201(图10)。由此，相同的附图标记用于参考相同的特性。
第四器件401与第二器件201(图10)的不同之处在于第一导线261连接至分流器8并且分流器8有效地变成第一导线261的部分。由此，第一导线261具有平面上的“L”形。结果，沟道11也具有包括分别沿着x轴和z轴布置的第一和第二部分111、112的平面上的“L”形。
第二、第三和第四导线262、263、264提供与沟道11的表面21的触点27，并且第一导线261提供与沟道11的相对面的触点27a。在图14和14a中，表面21是沟道11的顶部，相对面是沟道的底部面和下面。器件401可以被反转并且被并入滑撬，使得表面21是器件的下面并且相对面是与下面的衬底相关的顶部。
在一些实施例中，可以省略第一半导体层8，并且可以由图案化的硅化物种子层7提供导线261。这可以用于形成具有较短(沿着y轴)由沟道11提供的连接区域的器件。可以从触点(例如连接层的底部)注入电荷，并且可以在例如连接层的顶部由触点收集电荷，由此形成“Y”形状的器件。由不同触点收集的电荷的比例受施加的磁场影响。
参考图14b，导线261可以被图案化，使得并非如图14a所示提供相对长的触点27a，而是提供相对短的触点27a’。
因为沟道层11的第二部分112垂直于侧面30，并且由此与垂直于侧面30施加的磁场31平行，它并不贡献于器件401的磁阻响应。
参考图15，示出了用于操作磁阻器件401的电路32。如图15所示，可以使用与用于操作第二器件201(图10)的布置相同的布置，即，如图11所示的四导线布置。
当施加磁场31时，引起第二和第四导线262、264之间的电压。由于沟道11的长度，引起的电压可以包括Hall电压组分以及由磁场31中的电流路径35的弯曲引起的电压差组分。
以与第一器件1(图1到4)实质上相同的方式制造第四器件401。然而，在两处制造不同。
第一，图案化的光刻胶层46(图9e)具有不同的图案，即，使用“L”形图案，而不是细长的条。
第二，图案化的光刻胶层24(图91)具有不同的图案。图案依然定义三根导线，但是这些导线被不同地放置。
第五磁阻器件501
参考图16，示出了第五磁阻器件501。
第五磁阻器件501与前面描述的第四磁阻器件401(图14)相似。由此，相同的附图标记参考相同的特性。
类似于第四器件401，第一导线261连接至分流器8，并且分流器8有效地变成第一导线261的部分。然而，第五器件501仅具有三根导线26，即，第二和第三导线262、263。
类似于第四器件401，导线261可以被图案化，使得并非类似于如图14a所示提供相对长的触点27a，而是提供类似于图14b所示相对短的触点27a’。
参考图17，示出了用于操作磁阻器件501的电路32。如图17所示，可以使用与用于操作第一器件1(图1)的布置相同的布置，即，如图4所示的三导线布置。
以与第一器件1(图1)实质上相同的方式制造第五器件501。然而，在两处制造不同。
第一，图案化的光刻胶层46(图9e)具有不同的图案，即，“L”形图案，而不是细长的条。
第二，图案化的光刻胶层24(图9l)具有不同的图案。图案依然定义三根导线，但是这些导线被不同地放置。
第六磁阻器件601
参考图18和19，示出了第六磁阻器件601。
第六磁阻器件601与前面描述的第一磁阻器件1(图1)相似。由此，相同的附图标记参考相同的特性。
第六器件601的不同之处在于第一和和第二磁屏蔽层60、61之间夹层一个垂直结构62，垂直结构62包括分流器8、沟道11、第一图案化的介电层19、第二图案化的介电层24、导线26以及第三介电层29。第六器件601的不同之处还在于操作层5(图1)是牺牲的，绝缘埋层6(图1)也是牺牲的，并且由不同的更厚的介电层63替代。器件601被结合到表面65上的铝钛碳晶片64(为了清楚的目的没有在图18中示出)。
与用于操作第一器件1(图1)的布置相同的布置可以被用于操作第六器件601。
参考图20a到20f，现在将描述用于制造第六器件601的额外的处理步骤。
特别参考图20a，在第三介电层29’的上表面29上沉积第一磁屏蔽层60’。在这个例子中，磁屏蔽层60’包括坡莫合金(permalloy)(即，镍和铁的合金)，并且通过溅射沉积。
参考图20b，结构66被结合到晶片64’。在这个例子中，晶片64’采用铝钛碳(“AlTiC”)晶片64’的形式。特别地，晶片64’被结合到第一磁屏蔽层60’的上表面65’。
将操作层5’蚀刻回到绝缘埋层6’。图20c示出了得到的结构。
将绝缘埋层6’蚀刻回到种子层7’。图20d示出了得到的结构。
可以使用电子束光刻和湿蚀刻来使得种子层7’图案化，从而具有与(宽的)沟道11’或(宽的)分流器层8’相同或相似的延伸，并且可以被硅化，例如使用镍(Ni)硅化。种子层7可以被图案化以向沟道11’或分流器层8’提供短长度的触点27a’(图14b)。
参考图20e，在种子层7’的下侧68或图案化的硅化物种子层(未显示)和第一介电层19’的下侧(未显示)上沉积新一层绝缘材料63’。在这个例子中，绝缘材料是二氧化硅并且使用化学气相沉积(CVD)进行沉积。
参考图20f，在第三介电层63’的下表面69上沉积第二磁屏蔽层61’。在这个例子中，磁屏蔽层61’包括坡莫合金，并且通过溅射沉积。
图20f示出了在晶片64’上得到的器件结构71。
在这一点上，可以通过将晶片切片成条(未显示)并且研磨条的边缘来形成侧面30(图18)。
然而，如果器件601(图18)用于形成磁头滑撬70的部分(图27)，通常在执行切片和研磨步骤之前制造写入头72(图25a)。这将在下面更详细地描述。
第七磁阻器件701
参考图21，示出了第七磁阻器件701。
第七磁阻器件701类似于前面描述的第二磁阻器件201(图10)和第六磁阻器件601(图18)。由此，相同的附图标记用于参考相同的特性。
第七磁阻器件701与第六器磁阻件601(图18)的不同之处在于它具有四根导线26，即第一、第二、第三和第四导线261、262、263、264。第三和第四导线之间的间隔S2与第二和第三导线之间的S2相同。可以使得层结构2更长以容纳数根导线26。
可以以与第二器件201相同的方式操作第七器件701。
以与第六器件601(图18)实质上相同的方式制造第七器件701。然而，类似于第二磁阻器件201(图10)，图案化的光刻胶层51(图9l)具有不同的图案以形成四根导线26而不是三根导线。
第八磁阻器件801
参考图22，描述第八磁阻器件801。
第八磁阻器件801类似于前面描述的第三磁阻器件301(图12)和第六磁阻器件601(图18)。由此，相同的附图标记用于参考相同的特性。
第八磁阻器件801与第三磁阻器件301(图12)类似，第八磁阻器件801与第六器磁阻件601(图18)的不同之处在于它具有两根导线26，即第一、第二导线261、262。
可以以与第三器件301(图12)相同的方式操作第八器件801。
以与第六器件601(图18)实质上相同的方式制造第八器件801。然而，类似于第三磁阻器件301(图12)，图案化的光刻胶层51(图9l)具有不同的图案以形成两根导线26而不是三根导线。
第九磁阻器件901
参考图23，描述第九磁阻器件901。
第九磁阻器件901类似于前面描述的第四磁阻器件401(图14)和第六磁阻器件601(图18)。由此，相同的附图标记用于参考相同的特性。
第九磁阻器件901与第四磁阻器件401(图14)类似，第九磁阻器件901与第六器磁阻件601(图18)的不同之处在于第一导线261连接至分流器8和分流器8有效地变成第一导线261的部分。
可以以与第四器件401(图14)相同的方式操作第九器件901。
以与第六器件601(图18)实质上相同的方式制造第九器件901。然而，类似于第四磁阻器件401(图14)，图案化的光刻胶层46(图9e)具有不同的图案，即“L”形图案，而不是直条，并且图案化的光刻胶层51(图9l)具有不同的图案。图案依然定义三根导线，但是导线被不同地放置。第十磁阻器件1001
参考图24，描述第十磁阻器件。
第十磁阻器件1001类似于前面描述的第五磁阻器件501(图16)和第六磁阻器件601(图18)。由此，相同的附图标记用于参考相同的特性。
第十磁阻器件1001与第五磁阻器件501(图16)类似，第十磁阻器件1001与第六器磁阻件601(图18)的不同之处在于第一导线261连接至分流器8。
可以以与第五器件501(图16)相同的方式操作第十器件1001。
以与第六器件601(图18)实质上相同的方式制造第十器件1001。然而，类似于第五磁阻器件501(图16)，图案化的光刻胶层46(图9e)具有不同的图案，即“L”形图案，而不是直条，并且图案化的光刻胶层51(图9l)具有不同的图案。图案定义两根导线。
磁头滑撬
参考图25和26，示出了制造磁头滑撬70的方法。
如前所述制造读取头结构71(步骤S1)。如图25a所示，读取头结构71包括未研磨的垂直层结构2’，该垂直层结构2’包括未研磨的沟道11’和可选的分流器8’。
制造写入头结构72(步骤S2)。
如图25a所示，可以通过厚的介电层73(例如包括溅射的氧化铝Al2O3)彼此分隔读取头结构71和写入头结构72。写入头结构72也可以由另一个厚的介电层74保护。
通过在沟道11的顶部上的触点27以及在沟道11下面的分流器8来说明前面描述的大多数器件。然而，器件也可以被反转并且并入滑撬70，使得分流器8处于沟道的顶部并且触点27位于沟道11的下面。由此，如图25a所示，读取头结构71相对于图20f所示的读取头结构71反转。
将被处理的晶片75切片成沿着x轴延长并具有边缘76的条76(步骤S3)。通常，条76支撑大约50个读取头和写入头。
研磨边缘77以形成包括侧面30的空气轴承表面78(步骤S4)。在US2002/0126421A1中描述了适合的研磨处理，其结合在此作为参考。
图25c示出了在结合的衬底64上沉积的得到的结构79，在此称为“头元件部”。头元件部79包括读取头80，例如第六、第七、第八、第九或第十磁阻器件601、701、801、901、1001和读取头81。
在空气轴承表面78的空中形成了例如具有若干纳米厚度的保护膜(未显示)(步骤S5)。通过干蚀刻形成了空气轴承表面轨道(步骤S6)。被处理的横条被切割成分离的磁铁滑撬70(步骤S7)。最终，在将磁头滑撬70装配到悬架之前可以测试该磁头滑撬70(步骤S8)。
参考图27，更详细地示出了磁头滑撬70。
如前所述，在衬底64上形成了头元件部分79，并且头元件部分79包括读取头80和写入头81。
包括一组阶梯表面82、83、84的空气轴承表面78包括轨道表面82、浅花纹表面83和深花纹表面84。滑撬70具有前面85和后端86。
参考图28，示出了磁盘驱动器87。
磁盘驱动器87包括外壳88，其中一对磁盘或“介质”89(为了清楚的目的仅显示一个)转配到由旋转马达(未显示)驱动的中心轴90。
每个磁盘89提供有两个滑撬70，每个滑撬70用于磁盘89的每一侧。每个滑撬70附接到各个悬架91的尖端，悬架91通过由制动器93驱动的各个臂92支撑。
由此，磁盘驱动器87可以提供有具有如前所述的垂直类型的磁阻器件的滑撬70。
可以理解到能够对前述实施例进行多种修改。
例如，沟道11可以是轻掺杂的p型。此外，可以使用Si1-xGex来替代硅，其中x是例如大约0.1。
可以使用应变的半导体，例如应变硅。
可以使用其他的半导体材料系统，例如III-V材料。
沟道可以是未掺杂的或者掺杂有杂质(n型或p型)直到大约1×1015cm-3的浓度、直到大约1×1016cm-3的浓度、直到大约1×1017cm-3的浓度或直到大约1×1018cm-3的浓度。
分流器和/或导线可以掺杂有杂质(n型或p型)，具有至少大约1×1019cm-3的浓度、至少大约1×1020cm-3的浓度或至少大约1×1021cm-3的浓度，例如大约1×1021cm-3的浓度，和/或可以包括一个或多个6掺杂层。
沟道和/或分流器可以具有在大约1到5nm之间的厚度、大约5到10nm之间的厚度或大约10到20nm之间的厚度。导线可以具有在大约1到5nm之间的厚度、大约5到10nm之间的厚度、大约10到20nm之间的厚度或大约20到50nm之间的厚度。沟道、分流器和导线可以具有不同的厚度。
例如，由于在生长沟道层之前掩膜了部分分流器，或者通过在生长之后蚀刻第一沟道层，分流器可以沿着部分沟道延伸，反之亦然。分流器不需要是矩形的。
沟道可以具有大约1到5nm之间的宽度(即W)、大约5到10nm之间的宽度或大约10到20nm之间的宽度。沟道可以具有在大约20到50nm之间的长度(即L)、大约50到100nm之间的长度、大约100到200nm之间的长度或大约200到500nm之间的长度。
如果沟道的敏感区域与多晶硅中的颗粒尺寸相比是小的，那么可以使用多晶种子层。
可以布置端导线以从沟道的端接近沟道，仍然不是垂直地接近。器件可以包括不使用的导线。例如，器件可以包括四根或更多导线，但是较少的导线用于驱动和测量通过沟道的信号。
可以通过例行试验来发现适当形式的CVD和适合的沉积条件以提供半导体材料的选择性或不可选择性的沉积。可以使用用于蚀刻和显影剂的其他浓度和混合比。可以使用其他蚀刻(例如干蚀刻)、光刻胶和显影剂。蚀刻、暴露和显影次数可能不同，并且由例行试验发现。也可以由例行试验来发现退火温度。
器件不需要表现出EMR效应，但是可以呈现MR效应，例如使用Lorentz力来弯曲电流路径和/或使用Hall效应。

Claims (31)

1.一种磁阻器件，包括：
衬底(4，64)，具有表面(3)；
细长的半导体沟道(11)，在第一方向(14)延伸；以及
至少两根导线(26)，提供了一组到沟道的触点(27)；
其中，沟道和所述一组触点在垂直于第一方向和衬底的表面的第二方向(15)上相对于衬底堆叠，其中所述器件具有沿着沟道行进的侧面(30)，所述侧面(30)是位于平行于第一和第二方向(14、15)的平面，
其特征在于，所述器件能够对通常与侧面垂直的磁场(31)作出响应。
2.根据权利要求1所述的器件，还包括与沟道接触的半导体分流器(8)，其中分流器(8)、沟道(11)和所述一组触点(27)在第二方向(15)上相对于衬底堆叠。
3.根据权利要求2所述的器件，其中，沟道(11)是未掺杂的，或者其中沟道(11)比起分流器(8)较少的掺杂并且具有与分流器相反的导电类型。
4.根据权利要求2或3所述的器件，其中，分流器(8)是单晶的。
5.根据权利要求2所述的器件，其中分流器(8)包括硅。
6.根据权利要求2所述的器件，还包括与分流器(8)接触的导电层(7)，其中该分流器被插入在导电层(7)和沟道(11)之间。
7.根据权利要求6所述的器件，其中，导电层(7)包括硅。
8.根据权利要求6所述的器件，其中，导电层(7)包括衬底(4)的顶层。
9.根据权利要求6所述的器件，其中导电层(7)包括金属硅化物。
10.根据权利要求1所述的器件，其中，沟道(11)包括第二半导体层(9)和第三半导体层(10)的部分(10a)，第二半导体层(9)被插入到分流器(8)和第三半导体层(10)之间。
11.根据权利要求10所述的器件，其中，第二半导体层(9)和第三半导体层的部分(10a)是单晶的，和/或第三半导体层(10)的其他部分(10b)是非晶体的。
12.根据权利要求1所述的器件，其中，沟道包括硅或锗化硅。
13.根据权利要求1所述的器件，还包括介电层(19)，介电层具有沟槽(20)，其中在沟槽中形成分流器(8)和至少部分沟道(11)。
14.根据权利要求1所述的器件，其中，所述至少两根导线(26)包括硅和/或金属硅化物。
15.根据权利要求1所述的器件，还包括额外的导线(261)，该额外的导线提供向沟道(11)的额外的触点(27a)，其中沟道被布置在所述额外的触点和所述一组触点(27)之间。
16.根据权利要求1所述的器件，还包括第一和第二磁场屏蔽层(60，61)，其中分流器(8)、沟道(11)和所述一组触点(27)被布置在第一和第二磁场屏蔽层之间。
17.根据权利要求1所述的器件，其中，衬底(64)包括磁头滑撬衬底，为AlTiC衬底的形式。
18.一种用于磁盘驱动器的磁头滑撬(70)，所述滑撬包括根据前述权利要求中的任一项所述的器件。
19.一种磁盘驱动器(87)，包括：
外壳(88)；
装配在外壳内的磁介质(89)；
根据权利要求18所述的磁头滑撬(70)，其中所述滑撬被保持在外壳内，用于靠近磁介质移动。
20.一种制造磁阻器件的方法，所述方法包括：
提供具有表面(3)的衬底(4)；
形成细长的半导体沟道(11)，其中沟道在第一方向(14)延伸；以及
形成至少两根导线(26)，提供到沟道的一组触点(27)；
其中，沟道(11)和所述一组触点(27)在垂直于第一方向和衬底的表面的第二方向(15)上堆叠在衬底上，所述方法还包括：
形成在沟道旁行进的面(30)，所述面(30)是位于平行于第一和第二方向(14、15)的平面，
其特征在于，所述器件能够对通常垂直于所述面的磁场(31)作出响应。
21.根据权利要求20所述的方法，还包括：
在衬底(4)的表面(3)上形成半导体分流器(8)。
22.根据权利要求20或21所述的方法，还包括：
在衬底(4)的表面(3)上形成介电层(19”)，其中介电层具有第一沟槽(20’)，第一沟槽(20’)中暴露衬底的表面；以及
在衬底上形成分流器(8)或沟道(11)。
23.根据权利要求22所述的方法，其中，衬底(4)包括顶部半导体层(7’)，并且所述方法包括：
在顶部半导体层上形成第一半导体层(8’)，
其中形成第一半导体层(8’)包括：
在顶部半导体层(7’)上外延地生长第一半导体层(8’)。
24.根据权利要求23所述的方法，包括：
在第一半导体层(8’)上形成第二半导体层(9’)，
其中形成第二半导体层包括：
在第一半导体层(8’)上外延地生长第二半导体层(9’)。
25.根据权利要求24所述的方法，包括：
在第二半导体层(9’)和介电层(19’)上形成第三半导体层(10’)，其中在第二半导体层(9’)上形成第三半导体层的部分(10a’)；
其中第二半导体层(9’)和第三半导体层的部分(10a)是单晶的和/或第三半导体层(10)的其他部分(10b)是非晶体的。
26.根据权利要求25所述的方法，还包括：
在第三半导体层上形成第二介电层(24”)，其中第二介电层具有一组第二沟槽(25’)，在所述一组第二沟槽中暴露第三半导体层的表面；以及
在第三半导体层上形成所述导线。
27.根据权利要求20所述的方法，其中，形成所述导线的步骤包括沉积第四半导体层(55)以及，硅化第四半导体层。
28.根据权利要求20所述的方法，其中，所述器件包括在衬底(4’)上形成的堆叠结构(66’)，所述方法还包括：
将另一个衬底(64’)结合到堆叠结构上。
29.根据权利要求28所述的方法，包括：
牺牲衬底(4’)的至少部分(5’，6’)。
30.根据权利要求20所述的方法，其中，形成面(30)的步骤包括研磨边缘。
31.一种制造磁头滑撬的方法，包括根据权利要求20到30中的任一项所述的制造磁阻器件的方法。
CN201010522973.3A 2009-10-30 2010-10-26 磁阻器件 Expired - Fee Related CN102097584B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP091745760 2009-10-30
EP09174576A EP2317581B1 (en) 2009-10-30 2009-10-30 Magnetoresistance device
EP09174576.0 2009-10-30

Publications (2)

Publication Number Publication Date
CN102097584A CN102097584A (zh) 2011-06-15
CN102097584B true CN102097584B (zh) 2013-10-23

Family

ID=41716474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010522973.3A Expired - Fee Related CN102097584B (zh) 2009-10-30 2010-10-26 磁阻器件

Country Status (5)

Country Link
US (1) US8711523B2 (zh)
EP (1) EP2317581B1 (zh)
JP (1) JP5632694B2 (zh)
CN (1) CN102097584B (zh)
AT (1) ATE548764T1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611043B2 (en) 2011-06-02 2013-12-17 International Business Machines Corporation Magnetic head having polycrystalline coating
US8611044B2 (en) 2011-06-02 2013-12-17 International Business Machines Corporation Magnetic head having separate protection for read transducers and write transducers
US8837082B2 (en) 2012-04-27 2014-09-16 International Business Machines Corporation Magnetic recording head having quilted-type coating
US9036297B2 (en) 2012-08-31 2015-05-19 International Business Machines Corporation Magnetic recording head having protected reader sensors and near zero recession writer poles
US8780496B2 (en) 2012-09-21 2014-07-15 International Business Machines Corporation Device such as magnetic head having hardened dielectric portions
US9140735B2 (en) * 2013-05-03 2015-09-22 Infineon Technologies Ag Integration of current measurement in wiring structure of an electronic circuit
US20230128614A1 (en) * 2021-10-21 2023-04-27 Paragraf Limited Magnetoresistive sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707122B1 (en) * 1999-11-30 2004-03-16 Nec Laboratories America, Inc. Extraordinary magnetoresistance at room temperature in inhomogeneous narrow-gap semiconductors
JP2002163808A (ja) * 2000-11-22 2002-06-07 Tdk Corp 磁気抵抗効果装置およびその製造方法ならびに薄膜磁気ヘッドおよびその製造方法
JP4408334B2 (ja) 2001-03-08 2010-02-03 株式会社日立グローバルストレージテクノロジーズ 磁気ヘッド素子の研磨装置
JP2003187983A (ja) * 2001-12-17 2003-07-04 Ricoh Co Ltd 有機ｅｌトランジスタ
US7141841B2 (en) * 2003-07-03 2006-11-28 Micron Technology, Inc. Image sensor having a transistor for allowing increased dynamic range
JP2006019728A (ja) * 2004-06-30 2006-01-19 Hitachi Global Storage Technologies Netherlands Bv 交換結合された反強磁性／強磁性構造による垂直磁気バイアスを有する異常磁気抵抗センサ
US7203036B2 (en) 2004-07-30 2007-04-10 Hitachi Global Storage Technologies Netherlands B.V. Planar extraordinary magnetoresistance sensor
US20070064351A1 (en) * 2005-09-13 2007-03-22 Wang Shan X Spin filter junction and method of fabricating the same
EP1868254B1 (en) * 2006-06-13 2010-03-24 Hitachi Ltd. Magnetoresistance device
US8125742B2 (en) * 2007-09-18 2012-02-28 Hitachi Global Storage Technologies Netherlands B.V. Fabrication of mesoscopic lorentz magnetoresistive structures
US8035927B2 (en) * 2008-01-28 2011-10-11 Hitachi Global Storage Technologies Netherlands B.V. EMR magnetic sensor having its active quantum well layer extending beyond an over-lying semiconductor layer end with tab and lead structure for improved electrical contact
US20090218563A1 (en) * 2008-02-28 2009-09-03 Bruce Alvin Gurney Novel fabrication of semiconductor quantum well heterostructure devices
EP2133930B1 (en) 2008-06-09 2011-10-05 Hitachi, Ltd. Magnetoresistance device
ATE523904T1 (de) 2008-06-09 2011-09-15 Hitachi Ltd Magnetowiderstandsvorrichtung
US20110037464A1 (en) * 2009-08-11 2011-02-17 Bruce Alvin Gurney Tunable graphene magnetic field sensor

Also Published As

Publication number Publication date
EP2317581A1 (en) 2011-05-04
JP2011097046A (ja) 2011-05-12
EP2317581B1 (en) 2012-03-07
ATE548764T1 (de) 2012-03-15
US20110102947A1 (en) 2011-05-05
US8711523B2 (en) 2014-04-29
CN102097584A (zh) 2011-06-15
JP5632694B2 (ja) 2014-11-26

Similar Documents

Publication Publication Date Title
CN102097584B (zh) 磁阻器件
US7738219B2 (en) Narrow track extraordinary magneto resistive [EMR] device with wide voltage tabs and diad lead structure
US20040218309A1 (en) Magnetic read head sensors having geometrical magnetoresistance and disc drives including the sensors
CN1917235A (zh) 用于异常磁致电阻元件的引线接触结构
US8166633B2 (en) Method for manufacturing an extraordinary magnetoresistive (EMR) device with novel lead structure
US20080019055A1 (en) Multiple extraordinary magnetoresistive (EMR) sensor utilizing both current leads
CN1815753B (zh) 具有堆叠内纵向偏置层结构的三端子磁传感器
US10446176B1 (en) Lateral spin valve reader with vertically-integrated two-dimensional semiconducting channel
CN101393961B (zh) 洛伦兹磁致电阻传感器及制造方法
US8094417B2 (en) Magnetoresistance device
US7621038B2 (en) Method for fabricating a three terminal magnetic sensor for magnetic heads with a semiconductor junction
US8035927B2 (en) EMR magnetic sensor having its active quantum well layer extending beyond an over-lying semiconductor layer end with tab and lead structure for improved electrical contact
US8000062B2 (en) Enhanced magnetoresistance and localized sensitivity by gating in lorentz magnetoresistors
JP5424469B2 (ja) 磁気抵抗素子
US8045298B2 (en) Three terminal magnetic sensing device having a track width defined in a localized region by a patterned insulator and methods of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131023

Termination date: 20171026

CF01 Termination of patent right due to non-payment of annual fee