[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102082178B - 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法 - Google Patents

垂直式薄膜晶体管及其制造方法及显示装置及其制造方法 Download PDF

Info

Publication number
CN102082178B
CN102082178B CN2009102255131A CN200910225513A CN102082178B CN 102082178 B CN102082178 B CN 102082178B CN 2009102255131 A CN2009102255131 A CN 2009102255131A CN 200910225513 A CN200910225513 A CN 200910225513A CN 102082178 B CN102082178 B CN 102082178B
Authority
CN
China
Prior art keywords
area
layer
concentric ring
film transistor
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102255131A
Other languages
English (en)
Other versions
CN102082178A (zh
Inventor
翁守正
李怀安
莫启能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wujiang Fenhu Technology Entrepreneurship Service Co ltd
Original Assignee
CPT Video Wujiang Co Ltd
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Video Wujiang Co Ltd, Chunghwa Picture Tubes Ltd filed Critical CPT Video Wujiang Co Ltd
Priority to CN2009102255131A priority Critical patent/CN102082178B/zh
Publication of CN102082178A publication Critical patent/CN102082178A/zh
Application granted granted Critical
Publication of CN102082178B publication Critical patent/CN102082178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是关于一种垂直式薄膜晶体管及其制造方法以及包括该垂直式薄膜晶体管的显示装置及其制造方法。垂直式薄膜晶体管是应用至一基板,并将垂直式薄膜晶体管的栅极层实施为同心环结构且相邻同心环为相连,此结构能提升垂直式薄膜晶体管的抗应力及导通电流。

Description

垂直式薄膜晶体管及其制造方法及显示装置及其制造方法
技术领域
本发明是关于一种垂直式薄膜晶体管(Vertical Thin Film Transistor),特别是有关一种能够提升抗应力以及导通电流的垂直式薄膜晶体管及其制造方法以及包括该垂直式薄膜晶体管的显示装置及其制造方法。
背景技术
有机发光二极管(Organic Light Emitting Diode;OLED)显示装置在未来具有发展的潜力,因为该类型显示装置具有自发光的能力,因此不用像液晶显示装置需要背光模组作为显示影像时的光线来源。然而,若以载子移动率(Mobility)低的半导体材质例如氢化非晶硅(Hydrogenated AmorphousSilicon;a-Si:H)制造有机发光二极管显示装置的薄膜晶体管(Thin FilmTransistor,TFT),会发生供应电流不足的情况,导致需要花费更多成本设计补偿电路。
垂直式薄膜晶体管的结构由于具有较高的载子移动率,可避免上述电流不足的情况。过去在垂直式薄膜晶体管的研究上,较著名的是2007年Fujimoto等人发表的文献(Fujimoto Kiyoshi,Takaaki Hiroi,Kazuhiro Kudo,andMasakazu Nakamura,“High-Performance,Vertical-Type OrganicTransistors with Built-in Nanotriode Arrays”,Advanced Materials,19,525,2007),请参阅图1A至图1D,是绘示该篇文献提出垂直式薄膜晶体管100的制造流程图。在图1A中,先在一玻璃基板102上洒上复数个带相同电性的聚苯乙烯粒子(Polystyrene Particle)120作为挡板,理论上,因为同性相斥的作用力,相邻的聚苯乙烯粒子120之间会保持距离。在图1B中,以聚苯乙烯粒子120作为蒸镀屏蔽(Evaporation Mask),在相邻的聚苯乙烯粒子120之间依序沉积一第一电极层104作为漏极层(或源极层)、一绝缘层106以及一栅极层108。在图1C中,利用一胶带130将聚苯乙烯粒子120移除。在图1D中,依序沉积一半导体层110以及一第二电极层112作为源极层(或漏极层),完成垂直式薄膜晶体管100的制造。
上述制造方法存在一些问题。首先,基板102不同区域洒上的聚苯乙烯粒子120数量难以控制,容易有不均匀的情况,使得玻璃基板102上制造的晶体管元件分布不均。再者,相邻聚苯乙烯粒子120的带电量与间隔的距离成正比,即相邻的聚苯乙烯粒子120的带电量越大,间隔的距离越大。由于各聚苯乙烯粒子120的带电量不一致,会造成相邻的聚苯乙烯粒子120间隔的距离不一致,导致玻璃基板102上制造的晶体管元件尺寸不同,各晶体管元件的特性也因此不同而难以控制。
请参阅图2,是绘示该文献的垂直式薄膜晶体管100的结构及驱动电路图。如图1A-图1D所示的制造方法制造的垂直式薄膜晶体管100在低VDS与低VG的情况下可导通足够的电流来驱动有机发光二极管,故适合应用于有机发光二极管显示装置而不需要额外的补偿电路。然而该垂直式薄膜晶体管100是利用栅极层108与半导体层110的接触接口形成的空乏区域来作为绝缘层,由于形成的空乏区域不会太大,所以其应用的VGS电压不能太高,而其它问题还包括关闭电流(Off current)偏高,开关电流比(On-Off Current Ratio)约只有103,导致开关效果不佳。
因此需要对上述垂直式薄膜晶体管的问题提出解决方法。
发明内容
本发明的一目的在于提供一种垂直式薄膜晶体管及其制造方法以及包括该垂直式薄膜晶体管的显示装置及其制造方法,能够提升抗应力以及导通电流。
根据本发明的垂直式薄膜晶体管是应用至一基板,包括一第一电极层、一第一绝缘层、一栅极层、一第二绝缘层、一半导体层、一第三绝缘层以及一第二电极层。第一电极层形成于基板上。第一电极层至少包括一第一区域以及一第二区域,第一区域包括复数个同心环子区域以及一连接子区域,连接子区域为相邻同心环子区域之间的一部份且用以连接相邻同心环子区域,第二区域包括位于相邻同心环子区域之间不含该连接子区域的其余部份。第一绝缘层形成于第一电极层的第一区域上。栅极层对应地形成于第一绝缘层上。第二绝缘层对应地形成于栅极层上。半导体层形成于第一电极层的第二区域上。第三绝缘层形成于栅极层的侧表面。第二电极层形成于半导体层上。
根据本发明的显示装置包括上述垂直式薄膜晶体管。
根据本发明的垂直式薄膜晶体管的制造方法是应用至一基板,包括:形成一第一电极层于基板上;形成一图案化光阻层于第一电极层上,该图案化光阻层至少包括一第一区域以及一第二区域,第一区域包括复数个同心环子区域以及一连接子区域,连接子区域为相邻同心环子区域之间的一部份且用以连接相邻同心环子区域,第二区域包括位于相邻同心环子区域之间不含连接子区域的其余部份,第二区域具有一光阻;形成一第一绝缘层于第一区域上;对应地形成一栅极层于第一绝缘层上;对应地形成一第二绝缘层于栅极层上;移除第二区域的光阻;形成一第三绝缘层于栅极层的侧表面;形成一半导体层于第一电极层的第二区域上;以及形成一第二电极层于半导体层上。
根据本发明的显示装置的制造方法包括上述垂直式薄膜晶体管的制造方法。
本发明的栅极层是实施为同心环结构,因此可提升元件的抗应力。再者,通道宽度(W)的增加也提升了电流的导通程度。此外,由于半导体层几乎被金属包括第一电极层、栅极层以及第二电极层遮蔽或包覆,能减低或隔绝其受外界电磁波或光电效应的影响并防止关闭电流过高的问题。最后,第三绝缘层的形成能增加垂直式薄膜晶体管可应用的电压范围且提高开关电流比。
附图说明
图1A至1D绘示该篇文献提出垂直式薄膜晶体管的制造流程图;
图2绘示该文献的垂直式薄膜晶体管的结构及驱动电路图;
图3绘示根据本发明一实施例的垂直式薄膜晶体管的结构示意图;
图4A至4F绘示根据本发明一实施例的垂直式薄膜晶体管的制造方法流程图;
图5A至5B绘示根据本发明的垂直式薄膜晶体管利用五环素作为半导体层的电流-电压曲线图(I-V Curves);以及
图6绘示根据本发明另一实施例的栅极层以及半导体层的上视图。
具体实施方式
以下将参照附图就本发明的具体实施例进行详细说明。
请参阅图3,是绘示根据本发明一实施例的垂直式薄膜晶体管300的结构示意图。图中上方为俯视图,下方为侧视图。
垂直式薄膜晶体管300是应用至一基板302,包括一第一电极层304、一第一绝缘层306、一栅极层308、一第二绝缘层314、一半导体层310、一第三绝缘层316以及一第二电极层312。本发明的特点是将栅极层308实施为同心环结构,藉此提升垂直式薄膜晶体管300的抗应力,当基板302弯折时能保护半导体层310,并增加通道宽度(将于稍后详述)来提升电流的导通程度。
基板302包括软性基板或刚性基板。软性基板的材质例如为聚对苯二甲酸乙二酯(Polyethylene Terephthalate;PET)或聚亚酰胺(Polyimide)。刚性基板的材质例如为玻璃。
第一电极层304形成于基板302上,其材质例如为金、铝、铜、铬、钼、钽或铟锡氧化物(Indium Tin Oxide;ITO)。第一电极层304至少包括一第一区域350以及一第二区域360,第一区域350包括复数个同心环子区域352、一连接子区域354、一圆形子区域356以及一内围连接子区域358。连接子区域354为相邻同心环子区域352之间的一部份且用以连接相邻同心环子区域352。圆形子区域356位于同心环子区域352中最内围者之内。内围连接子区域358为同心环子区域352中最内围者与圆形子区域356之间的一部份,且用以连接同心环子区域352中最内围者与圆形子区域356。第二区域360包括位于相邻同心环子区域352之间不含连接子区域354的其余部份,以及位于圆形子区域356以及同心环子区域352中最内围者之间不含内围连接子区域358的其余部份。简而言之,第二区域360亦类似为同心环形状,连接子区域354以及内围连接子区域358使得第二区域360的各圈成为”C”的形状。
如上所述,本发明的特点是将栅极层308实施为同心环结构,因此位于栅极层308下方与上方的第一绝缘层306以及第二绝缘层314亦实施为同心环结构,简而言之,第一绝缘层306、栅极层308以及第二绝缘层314依序形成于第一电极层304的第一区域350上。第一绝缘层306以及第二绝缘层314的材质例如为氧化硅(SiOx)、氮化硅(SiNx)或三氧化二铝(Al2O3)。栅极层308的材质例如为铝或钽等。
半导体层310形成于第一电极层304的第二区域360上,其材质包括有机半导体或无机半导体。有机半导体例如为五环素(Pentacene)。无机半导体例如为铟镓锌氧化物(Indium-Gallium-Zinc-Oxide;In-Ga-Zn-O)、非晶硅(amorphous-Silicon;a-Si)、单晶硅(Single Crystal Silicon)或多晶硅(Polycrystalline Silicon)。
由俯视图可清楚的看出,用以形成第一绝缘层306、栅极层308以及第二绝缘层314的第一区域350以及用以形成半导体层310的第二区域360由内至外交替地排列。于本实施例中,半导体层310的上表面高于栅极层308的上表面,于另一实施例中,半导体层310的上表面可低于栅极层308的上表面。要特别说明的是,同心环的圈数并无限制,本实施例中第一区域350包括四圈环型结构且各环形结构为相连,而第二区域360包括三圈”C”形结构。
第三绝缘层316形成于栅极层308的侧表面,其方法是将栅极层308以化学反应(包含电化学)形成为其氧化物,如铝形成三氧化二铝(Al2O3)或钽形成五氧化二钽(Ta2O5)于栅极层308的内侧表面以及外侧表面,藉此栅极层308的内侧表面以及外侧表面上具有高致密性与高介电常数(High-k Dielectric)的特性,与图2的公知技术仅利用栅极层108与半导体层110的接触接口形成的空乏区域来作为绝缘层相比,本发明的第三绝缘层316能提升垂直式薄膜晶体管300可应用的电压范围以及开关电流比。
最后,第二电极层312形成于半导体层310上,即至少要覆盖住半导体层310,其材质例如为金、铝或铟锡氧化物。第二电极层312的最外围需小于栅极层308的最外围,避免第二电极层312与第一电极层304接触,导致垂直式薄膜晶体管300未外加电压时就形成导通。
第二电极层312与第一电极层304相对应作为源极(Source)或漏极(Drain)用,亦即第一电极层304为漏极时,第二电极层312为源极,而第一电极层304为源极时,第二电极层312为漏极。
要特别说明的是,从侧视图中可清楚看出半导体层310下方为第一电极层304、上方为第二电极层312、周围则被栅极层308围绕,也就是说,半导体层310大部份被金属材质遮蔽或包覆,虽然仍有部份是被第一绝缘层306及第二绝缘层314包覆,然而图示为放大示意图,以实际元件尺寸来看,半导体层310可视为几乎被金属材质遮蔽或包覆,因此可以减低或隔绝其受外界电磁波的影响;另外,当第二电极层312使用不透明的材质时还具有黑色遮蔽的功能,能防止光电流的产生而导致关闭电流过高的问题。
从图3中可知,当垂直式薄膜晶体管300导通时,通道长度(L)为第一绝缘层306的上表面至第二绝缘层314的下表面的长度,代表电流流的距离,通道宽度(W)包括同心环子区域352的总周长,代表电流流的幅度,因此信道宽度(W)较先前技术增加许多,进而提升电流的导通程度。
图4A至4F绘示根据本发明一实施例的垂直式薄膜晶体管300的制造方法流程图。该制造方法是应用至如图4A所示的一基板302,基板302包括软性基板或刚性基板。软性基板的材质例如为聚对苯二甲酸乙二酯或聚亚酰胺。刚性基板的材质例如为玻璃。
图4B中,形成一第一电极层304于基板300上,例如以溅镀方式将金、铝、铜、铬、钼、钽等金属或铟锡氧化物形成于基板300上。
图4C中,形成一图案化光阻层于第一电极层304上,例如以黄光制程制备出图案化光阻层,请同时再参阅图3上方的俯视图,图案化光阻层的图案使第一电极层304至少包括一第一区域350以及一第二区域360,第二区域360具有一光阻340。第一区域350包括复数个同心环子区域352、一连接子区域354、一圆形子区域356以及一内围连接子区域358。连接子区域354为相邻同心环子区域352之间的一部份且用以连接相邻同心环子区域352。圆形子区域356位于同心环子区域352中最内围者之内。内围连接子区域358为同心环子区域352中最内围者与圆形子区域356之间的一部份,且用以连接同心环子区域352中最内围者与圆形子区域356。第二区域360包括位于相邻同心环子区域352之间不含连接子区域354的其余部份,以及位于圆形子区域356以及同心环子区域352中最内围者之间不含内围连接子区域358的其余部份。也就是说,第二区域360即对应图4C中的光阻340处,第一区域350即对应图4C中未覆盖光阻340处。
图4D中,于光阻340未覆盖于第一电极层304处(即图3所示的第一区域350)形成一第一绝缘层306,然后对应地形成一栅极层308于第一绝缘层306上以及对应地形成一第二绝缘层314于栅极层308上,例如以溅镀方式依序形成第一绝缘层306、栅极层308以及第二绝缘层314于光阻340未覆盖于第一电极层304处(即图3所示的第一区域350)。第一绝缘层306以及第二绝缘层314的材质例如为氧化硅、氮化硅或三氧化二铝。栅极层308的材质例如为铝钽等。接着移除光阻340,形成一第三绝缘层316于栅极层308的侧表面,例如以电化学方式或以氧电浆对栅极层308的侧表面作表面氧化处理形成第三绝缘层316,其中侧表面包括内侧表面及外侧表面。第三绝缘层316为三氧化二铝或五氧化二钽。
图4E中,形成一半导体层310于光阻340移除处(即图3所示的第二区域360),半导体层310的上表面可高于或低于栅极层308的上表面,例如以溅镀方式将有机半导体或无机半导体形成于光阻340移除处(即图3所示的第二区域360)。
图4F中,形成一第二电极层312于半导体层310上,即至少要覆盖住半导体层310,例如以溅镀方式将金、铝等金属或铟锡氧化物形成于半导体层310。第二电极层312的最外围需小于栅极层308的最外围,避免第二电极层312与第一电极层304接触,导致垂直式薄膜晶体管300未外加电压时就形成导通。在一实施例中,若半导体层310的材质为铟镓锌氧化物,利用氩来溅镀可增加其奥姆接触。
请参阅图5A至5B,是绘示根据本发明的垂直式薄膜晶体管利用五环素作为半导体层的电流-电压曲线图(I-V Curves)。图5A为不同VG情况下的IDS-VDS曲线图,从图中可知,当VG在-10V(相当低)的情况时,IDS电流可导通到8*10-3安培,比先前技术高出许多。图5B为VDS等于-10伏特时的IDS-VG曲线图,从图中可知开关电流比=(1*10-2/1*10-9)=107,也优于先前技术。
本发明的栅极层308是实施为同心环结构,且各同心环之间为连接的形式,请再参阅图6,是绘示根据本发明另一实施例的栅极层308以及半导体层310的上视图。栅极层308除仍实施为同心环结构外,各同心环之间连接为”+”的形状,因此栅极层308下方与上方的第一绝缘层306(如图3所示)以及第二绝缘层314(如图3所示)亦为相同的结构,而半导体层310也与图3不同,而是类似扇型的结构。本实施例所示的结构可加强挠曲性,防止应力产生在没有栅极层308保护的地方而发生破裂。
本发明的栅极层是实施为同心环结构,因此可提升元件的抗应力。通道宽度(W)的增加也提升了电流的导通程度。半导体层几乎被金属包括第一电极层、栅极层以及第二电极层遮蔽或包覆,能减低或隔绝其受外界电磁波的影响并防止关闭电流过高的问题。最后,第三绝缘层能增加垂直式薄膜晶体管可应用的电压范围且提高开关电流比。
综上所述,虽然本发明已用较佳实施例公开如上,然其并非用以限定本发明,本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视前述的权利要求范围所界定者为准。

Claims (12)

1.一种垂直式薄膜晶体管,应用至一基板,该垂直式薄膜晶体管包括:
一第一电极层,形成于该基板上,该第一电极层至少包括一第一区域以及一第二区域,该第一区域包括复数个同心环子区域以及一连接子区域,该连接子区域为相邻同心环子区域之间的一部份且用以连接相邻同心环子区域,该第二区域包括位于相邻同心环子区域之间不含该连接子区域的其余部份;
一第一绝缘层,形成于该第一电极层的该第一区域上;
一栅极层,对应地形成于该第一绝缘层上;
一第二绝缘层,对应地形成于该栅极层上;
一半导体层,形成于该第一电极层的该第二区域上;
一第三绝缘层,形成于该栅极层的侧表面;以及
一第二电极层,形成于该半导体层上。
2.如权利要求1所述的垂直式薄膜晶体管,其特征在于,该第一区域还包括:
一圆形子区域,位于一最内围的同心环子区域之内;以及
一内围连接子区域,为该最内围的同心环子区域与该圆形子区域之间的一部份且用以连接该最内围的同心环子区域与该圆形子区域;以及
该第二区域还包括位于该圆形子区域以及该最内围的同心环子区域之间不含该内围连接子区域的其余部份。
3.如权利要求1所述的垂直式薄膜晶体管,其特征在于,该半导体层的上表面高于或低于该栅极层的上表面。
4.如权利要求1所述的垂直式薄膜晶体管,其特征在于,该第二电极层的最外围的直径小于该栅极层的最外围的直径。
5.如权利要求1所述的垂直式薄膜晶体管,其特征在于,该第一电极层以及该第二电极层的其中一者为源极,另一者为漏极。
6.一种显示装置,其特征在于,包括如权利要求1所述的垂直式薄膜晶体管。
7.一种垂直式薄膜晶体管的制造方法,应用至一基板,其特征在于,该制造方法包括:
形成一第一电极层于该基板上;
形成一图案化光阻层于该第一电极层上,以使该第一电极层至少包括一第一区域以及一第二区域,该第一区域包括复数个同心环子区域以及一连接子区域,该连接子区域为相邻同心环子区域之间的一部份且用以连接相邻同心环子区域,该第二区域包括位于相邻同心环子区域之间不含该连接子区域的其余部份,该第二区域具有一光阻,该光阻为所述图案化光阻层;
形成一第一绝缘层于该第一电极层的该第一区域上;
对应地形成一栅极层于该第一绝缘层上;
对应地形成一第二绝缘层于该栅极层上;
移除该第二区域的该光阻;
形成一第三绝缘层于该栅极层的侧表面;
形成一半导体层于该第一电极层的该第二区域上;以及
形成一第二电极层于该半导体层。
8.如权利要求7所述的制造方法,其特征在于,该第一区域还包括:
一圆形子区域,位于一最内围的同心环子区域之内;以及
一内围连接子区域,为该最内围的同心环子区域与该圆形子区域之间的一部份且用以连接该最内围的同心环子区域与该圆形子区域;以及
该第二区域更包括位于该圆形子区域以及该最内围的同心环子区域之间不含该内围连接子区域的其余部份。
9.如权利要求7所述的制造方法,其特征在于,该半导体层的上表面高于或低于该栅极层的上表面。
10.如权利要求7所述的制造方法,其特征在于,该第二电极层的最外围的直径小于该栅极层的最外围的直径。
11.如权利要求7所述的制造方法,其特征在于,该第三绝缘层是以氧电浆对该栅极层的侧表面作表面氧化处理形成。
12.一种显示装置的制造方法,包括如权利要求7所述的垂直式薄膜晶体管的制造方法。
CN2009102255131A 2009-11-30 2009-11-30 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法 Active CN102082178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102255131A CN102082178B (zh) 2009-11-30 2009-11-30 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102255131A CN102082178B (zh) 2009-11-30 2009-11-30 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102082178A CN102082178A (zh) 2011-06-01
CN102082178B true CN102082178B (zh) 2012-05-23

Family

ID=44088026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102255131A Active CN102082178B (zh) 2009-11-30 2009-11-30 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法

Country Status (1)

Country Link
CN (1) CN102082178B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298804B (zh) * 2016-08-25 2019-01-15 昆山国显光电有限公司 像素结构及其制备方法、以及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035028A (zh) * 1988-01-26 1989-08-23 亚瑞亚·勃朗·勃威力有限公司 大功率开关
US5397721A (en) * 1993-01-29 1995-03-14 Goldstar Electron Co., Ltd. Method for fabricating vertical thin film transistor
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035028A (zh) * 1988-01-26 1989-08-23 亚瑞亚·勃朗·勃威力有限公司 大功率开关
US5397721A (en) * 1993-01-29 1995-03-14 Goldstar Electron Co., Ltd. Method for fabricating vertical thin film transistor
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-259763A 2004.09.16
JP特开2006-100618A 2006.04.13
JP特开2006-13128A 2006.01.12

Also Published As

Publication number Publication date
CN102082178A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
TWI406419B (zh) 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102456712B (zh) 制造柔性显示器的方法
CN111668237B (zh) 一种显示基板及其制备方法、驱动方法、显示装置
CN104170069B (zh) 半导体器件及其制造方法
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20140175434A1 (en) Thin film transistor, array substrate and display apparatus
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
CN102651339A (zh) 一种tft阵列基板及其制造方法和显示装置
US20160359047A1 (en) Thin film transistor, array substrate and method of manufacturing the same
CN103794555A (zh) 制造阵列基板的方法
KR20140067600A (ko) 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
CN104979406B (zh) 薄膜晶体管、阵列基板及其制备方法和显示装置
CN106876481B (zh) 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN109638050B (zh) 显示面板及其制作方法
US20120112180A1 (en) Metal oxide thin film transistor and manufacturing method thereof
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US9373683B2 (en) Thin film transistor
TW202103237A (zh) 半導體基板
CN102082178B (zh) 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230530

Address after: Lake 558, Fen Hu Town, Wujiang District, Jiangsu, Suzhou

Patentee after: Wujiang FenHu technology entrepreneurship Service Co.,Ltd.

Address before: 215217, No. 88, Tung Hing Road, Tongli District, Wujiang Economic Development Zone, Suzhou, Jiangsu

Patentee before: CPTW (WUJIANG) Co.,Ltd.

Patentee before: Chunghwa Picture Tubes, Ltd.