CN101976949A - 基于差分结构的快速抗干扰电流采样电路 - Google Patents

Abstract

本发明提出了一种基于差分结构的快速抗干扰电流采样电路，包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生出两个不同的电压给采样主体电路中的共栅极晶体管，差分采样的主体电路输出信号即是控制整个环路或者过流保护电路的抗干扰采样信号。本发明可以有效滤除电源自身或者多路DC-DC开关动作时带来的干扰，这种抗干扰的结构不仅可以用于过流保护电路实现精确的控制，还可以应用到电流模式的DC-DC环路中实现稳定的环路控制。

Description

基于差分结构的快速抗干扰电流采样电路

技术领域

本发明涉及开关电源领域，应用于电压模直流直流变换器(DC-DC)的过流保护电路以及电流模DC-DC转换器电流控制环路中，特别涉及集成电路中基于差分结构的快速抗干扰电流采样电路。

背景技术

电源管理芯片是电子产品的一个重要组成部分，电源管理芯片质量直接影响了电子设备的性能。随着手机、PDA、数码相机和MP3播放器等便携式设备功能日益多样化，研究开发高效率的微型化DC-DC变换器成为这个领域的主流方向。电流采样不仅可以用作电压模DC-DC过流保护电路当中，也是电流模DC-DC环路中的重要组成部分，影响着电流模DC-DC的性能。一方面当电源线上存在干扰时(例如开关管开关动作时或是多路DC-DC中的其他路开关管开关动作时)采样出的信号也存在干扰，当干扰量较为显著时会导致比较器的误翻转，进而使控制逻辑混乱或者使过温保护电路错误关断芯片；另一方面，采样电路的速度限制了DC-DC工作频率。

目前针对采样抗干扰问题的研究还比较少，文献1中涉及的传统的电流采样电路虽然结构简单，速度比较快，但是抗干扰能力比较差，不适合应用在多路DC-DC中。

【文献1】Kuo-Hsing Cheng；Chia-Wei Su；Hsin-Hsin Ko.AHigh-Accuracy and High-Efficiency on-Chip Current Sensing for Current-ModeControl CMOS DC-DC Buck Converter，Electronics，Circuits and Systems，2008.ICECS 2008.15th IEEE International Conference on

发明内容

本发明为了克服上述现有技术的不足，提供一种基于差分结构的快速、抗干扰电流采样电路，该电路结构简单，抗干扰能力强，采样速度快，不同温度、工艺和电源电压的变化对其影响较小。

本发明的技术方案是这样实现的：

基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的采样电路包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生电路产生出两个不同的电压给采样主体电路的中的共栅极晶体管提供栅极电压偏置，差分采样的主体电路输出信号即是可以用于控制整个环路或者过流保护电路的抗干扰采样信号。

所述的差分采样主体电路，由输入电源的高电位连接PMOS管Mp的源极，PMOS管Mp的漏极连接在NMOS管Mn的漏极，NMOS管Mn的源极连接在输入电源低电位上；PMOS管Mp和NMOS管Mn的连接点上再连接滤波电路，滤波电路连接负载电阻R；PMOS管Mp的源极连接PMOS管M8，PMOS管M8的栅极连接电源低电位，PMOS管M8的漏极接PMOS管M1的源端，PMOS管M1的漏极连接PMOS管M3的源极，PMOS管M3采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管Mp的漏极连接PMOS管M9，PMOS管M9的栅极接第一个控制信号，M9的漏极连接PMOS管M2的源极，PMOS管M2的漏极连接PMOS管M4的源极，PMOS管M4采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管MP的栅极连接第二个控制信号，NMOS管Mn的栅极连接第三个控制信号；PMOS管Mpx1的源极连接输入电源高电位，PMOS管Mpx1的漏极连接PMOS管M2的漏极，PMOS管Mpx1的栅极连接第四个控制信号，PMOS管M1和M2的栅极分别连接到偏置电压V_b1和V_b2；采样信号从PMOS管M3和M4的源极差分输出；所述的滤波电路是由电感L和电容C连接构成，其中ESR是电容C的等效串联电阻。

所述的偏置电压产生电路，由串联的PMOS管M7的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M5的源端，PMOS管M5采用二极管连接方法，PMOS管M5的栅极与PMOS管M1的栅极连接为PMOS管M1提供偏置电压V_b1，在PMOS管M5的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b1；串联的PMOS管M10的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M6的源极，PMOS管M6采用二极管连接方法，PMOS管M6的栅极与PMOS管M2的栅极连接为PMOS管M2提供偏置电压V_b2，在PMOS管M6的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b2；在PMOS管M6的源极与电源低电位之间连接一个电流源I_C1。

所述的四个控制信号的时序是不同的，第二个控制信号的上升沿略微早于第三个控制信号，第二个控制信号的下降沿略微晚于第三个控制信号；第一个控制信号是第二个控制信号的略微延迟信号；第四个控制信号是第一个控制信号的反相信号并带有略微的延迟。

本发明与现有技术相比，提供了一个抗干扰能力强，采样速度快，并且结构简单的电流采样电路，并提供了该电路应用在电压模DC-DC过流保护电路和电流模DC-DC环路中的方案。抗干扰和快速的特性使电流模DC-DC的工作频率能够进一步的提高。

附图说明

图1为基于差分结构的快速抗干扰电流采样电路原理图；

图2为基于差分结构的快速抗干扰电流采样电路应用在过流保护功能中的电路原理图；

图3为基于差分结构的快速抗干扰电流采样电路应用在电流模DC-DC环路中的电路原理图；

具体实施方式

下面结合附图对本发明的内容作进一步说明。

参照图1所示，基于差分结构的快速抗干扰电流采样电路的基本原理是开始采样时PMOS管Mp栅极的控制信号Q_p首先变低，PMOS管M9栅极的控制信号Q_p_2稍晚于Q_p变低以避免采样信号过冲，PMOS管Mpx栅极的控制信号Q_z变高，Mpx关断；此时PMOS管M8和M9处在线性区，M8的电阻为R_M8，M9的电阻为R_M9；暂不考虑沟道长度调制效应可得到以下关系：

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_x-I_{d2}\×R_{M8}-V_b-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K}_p^{\′}{(W/L)}_3{(V_M-|V_{\mathrm{THP}}\left|\right)}^2$

(1)

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_y-I_{d2}\×R_{M9}-V_b-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K}_p^{\′}{(W/L)}_4{(V_N-|V_{\mathrm{THP}}\left|\right)}^2$

(2)

由于I_d1和I_d2很小故可将以上等式近似为：

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_x-V_b-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K}_p^{\′}{(W/L)}_3{(V_M-|V_{\mathrm{THP}}\left|\right)}^2$

(3)

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_y-V_b-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K_p^{\′}(W/L)}_4{(V_N-|V_{\mathrm{THP}}\left|\right)}^2$

(4)

两式分别开根号之后两端同时相减，并取

(W/L)₁＝(W/L)₂，(W/L)₂＝(W/L)₄

可得：

V_M-V_N＝K(V_x-V_y)

(5)

其中 $K=\sqrt{{(W/L)}_{\mathrm{1,2}}/{(W/L)}_{\mathrm{3,4}}}$

Mp的源漏极都存在着较大的寄生电容，而电源高电位到Mp的连线上存在寄生电感，并且连线上有电阻存在，当Mp开关动作时，电源高电位上的信号会呈现阻尼震荡，由于Mp的尺寸很大，故电阻值较小，在Mp的源漏两端仅仅存在直流上的压降，而两端的信号相位差很小，Mp源漏两端的电压差近似为一个无震荡的值即ΔV，ΔV＝R_Mp×I_L，这个差值经过M1，M2，M3，M4组成的放大网络从M和N两点输出，M点和N点的电压差值为Mp源漏两端的电压差的K倍，这个差值即是电感电流的无干扰采样信号，即：

V_M-V_N＝K×R_Mp×I_L

(6)

在Mp两端到输出两端的之间的路径仅仅存在两个晶体管，这使得信号通路上的结点较少，对应的极点较少，相位裕度充足；并且RC较小故采样的速度很快。

参照图2所示，对图1所示的相同部分用同一符号表示，和图1相比，串联的PMOS管M7的源极连接输入电源的高电位，栅极连接电源低电位，漏极接PMOS管M5的源极，M7工作在线性区；M5采用二极管连接方法，M5的栅极与M1的栅极连接在一起为M1提供偏置电压V_b1；在M5的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b1；串联的PMOS管M10的源极连接输入电源的高电位，栅极接电源低电位，漏极连接PMOS管M6的源极，M10工作在线性区；M6采用二极管连接方法，M6的栅极与M2的栅极连接为M2提供偏置电压V_b2，在M6的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b2，要求I_b1＝I_b2；在M点连接比较器CP的同相输入端，在N点连接CP的反相输入端，并在M6的源极与电源低电位之间连接一个流向电源低电位的恒定电流源I_C1，当连接I_C1之后，V_b1≠V_b2，类比基本结构可得到以下关系：

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_x-I_{d2}\×R_{M8}-V_{b1}-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_M-|V_{\mathrm{THP}}\left|\right)}^2$

(7)

$\frac{1}{2}{K}_p^{\′}{(W/L)}_2{(V_y-I_{d2}\×R_{M9}-V_{b2}-|V_{\mathrm{THP}}\left|\right)}^2=\frac{1}{2}{K}_p^{\′}{(W/L)}_4{(V_N-|V_{\mathrm{THP}}\left|\right)}^2$

(8)

利用推导基本结构时所用到的近似和晶体管比例关系，可得到：

V_M-V_N＝K(V_x-V_y)-K(V_b1-V_b2)

(9)

其中V_b2比V_b1低I_C1×R_M10；电感电流增加使N点的电压降低，当N点的电压低至与M点相同时比较器就会翻转，即：

V_x-V_y＝V_b1-V_b2                                        (10)

I_L×R_Mp＝I_C1×R_M10

(11)

通过设置I_C1的值来设置过流保护的阈值，当电感电流增大到使比较器翻转时，比较器输出控制开关进行关断动作从而实现过流保护的功能。

参照图3所示，对图2所示的相同部分用同一符号表示。和图2相比，图3在Vout处串联的反馈电阻R1和R2，连接在R1和R2之间的结点作为EA的反相输入端，Vref作为EA的同相输入端，EA的输出连接补偿网络之后再连接到一个电压到电流的转换器v to i，同时斜坡补偿电压Ramp Signal也接到一个v to i，这两部分电流之和通过电流镜像提供I_C2，I_C2连接在M6源极到电源低电位之间，M点和N点连接比较器CMP，CMP的输出端连接脉冲产生模块Pulse Width Generator的输入，Pulse Width Generator的输出经由缓冲器Buffer控制Mp、Mn、Mpx、M9的栅极，当M点和N点的电压相等时比较器翻转输出控制信号控制开关管的动作，从而实现电流模DC-DC的电流环路的控制作用。

Claims (4)

1.基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的采样电路包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生出两个不同的电压给采样主体电路中的共栅极晶体管，差分采样的主体电路输出信号即是控制整个环路或者过流保护电路的抗干扰采样信号。

2.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的差分采样主体电路，由输入电源的高电位连接PMOS管Mp的源极，PMOS管Mp的漏极连接在NMOS管Mn的漏极，NMOS管Mn的源极连接在输入电源低电位上；PMOS管Mp和NMOS管Mn的连接点上再连接滤波电路，滤波电路连接负载电阻R；PMOS管Mp的源极连接PMOS管M8，PMOS管M8的栅极连接电源低电位，PMOS管M8的漏极接PMOS管M1的源端，PMOS管M1的漏极连接PMOS管M3的源极，PMOS管M3采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管Mp的漏极连接PMOS管M9，PMOS管M9的栅极接第一个控制信号，M9的漏极连接PMOS管M2的源极，PMOS管M2的漏极连接PMOS管M4的源极，PMOS管M4采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管MP的栅极连接第二个控制信号，NMOS管Mn的栅极连接第三个控制信号；PMOS管Mpx1的源极连接输入电源高电位，PMOS管Mpx1的漏极连接PMOS管M2的漏极，PMOS管Mpx1的栅极连接第四个控制信号，PMOS管M1和M2的栅极分别连接到偏置电压V_b1和V_b2；采样信号从PMOS管M3和M4的源极差分输出；所述的滤波电路是由电感L和电容C连接构成，其中ESR是电容C的等效串联电阻。

3.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的偏置电压产生电路，由串联的PMOS管M7的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M5的源端，PMOS管M5采用二极管连接方法，PMOS管M5的栅极与PMOS管M1的栅极连接为PMOS管M1提供偏置电压V_b1，在PMOS管M5的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b1；串联的PMOS管M10的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M6的源极，PMOS管M6采用二极管连接方法，PMOS管M6的栅极与PMOS管M2的栅极连接为PMOS管M2提供偏置电压V_b2，在PMOS管M6的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b2；在PMOS管M6的源极与电源低电位之间连接一个电流源I_C1。

4.根据权利要求2所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的四个控制信号的时序是不同的，第二个控制信号的上升沿略微早于第三个控制信号，第二个控制信号的下降沿略微晚于第三个控制信号；第一个控制信号是第二个控制信号的略微延迟信号；第四个控制信号是第一个控制信号的反相信号并带有略微的延迟。

Images