[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101834141A - 一种不对称型源漏场效应晶体管的制备方法 - Google Patents

一种不对称型源漏场效应晶体管的制备方法 Download PDF

Info

Publication number
CN101834141A
CN101834141A CN201010162413A CN201010162413A CN101834141A CN 101834141 A CN101834141 A CN 101834141A CN 201010162413 A CN201010162413 A CN 201010162413A CN 201010162413 A CN201010162413 A CN 201010162413A CN 101834141 A CN101834141 A CN 101834141A
Authority
CN
China
Prior art keywords
window
semiconductor substrate
ion
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010162413A
Other languages
English (en)
Other versions
CN101834141B (zh
Inventor
朴颖华
吴东平
张世理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010162413.1A priority Critical patent/CN101834141B/zh
Publication of CN101834141A publication Critical patent/CN101834141A/zh
Priority to US13/641,086 priority patent/US8969160B2/en
Priority to PCT/CN2011/000680 priority patent/WO2011134274A1/zh
Application granted granted Critical
Publication of CN101834141B publication Critical patent/CN101834141B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于微电子器件技术领域，具体公开了一种不对称型源漏场效应晶体管的制备方法。通过改变两次离子注入的倾斜角度来控制离子注入形成的掺杂区域的位置，形成不对称型源漏场效应晶体管的独特结构。所述不对称型源漏场效应晶体管结构的源区和漏区结构不对称，其一由PN结构成，另外一个由肖特基结和PN结混合构成。

Description

一种不对称型源漏场效应晶体管的制备方法
技术领域
本发明属于微电子器件技术领域，具体涉及半导体器件和相关工艺制备方法，更具体的说，涉及场效应晶体管的其制备方法。
背景技术
MOS场效应晶体管(MOSFET)是金属-氧化物-半导体场效应晶体管的简称，是利用电场效应来控制半导体中电流的一种半导体器件，只依靠一种载流子参与导电，故又称为单极型晶体管。MOS场效应晶体管可以用半导体硅、锗为材料，也可用化合物半导体砷化镓等材料制作，目前以使用硅材料的最多。通常MOS场效应晶体管由半导体衬底、源区和漏区、栅氧化层以及栅电极等几个主要部分组成，其基本结构一般是一个四端器件，它的中间部分是由金属-绝缘体-半导体组成的MOS电容结构，MOS电容的两侧分别是源区和漏区，在正常的工作状态下，载流子从源区流入，从漏区流出，绝缘层上为栅极，在栅极上施加电压，可以改变绝缘层中的电场强度，控制半导体表面电场，从而改变半导体表面沟道的导电能力。
混合结由肖特基结和PN结混合构成，具有工作电流高、开关速度快、漏电流较小、击穿电压较高等优点。
不对称型源漏场效应晶体管源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。该种晶体管具有较低的泄漏电流，同时其源漏串联电阻比传统重掺杂PN结型源漏场效应晶体管的源漏串联电阻要小。
发明内容
本发明的目的是提供一种制备不对称型源漏场效应晶体管的方法。
本发明中，所述不对称型源漏场效应晶体管包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。
本发明提供的不对称型源漏场效应晶体管的制备方法包括如下步骤：
a，提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b，形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀从而形成栅极结构和源区及漏区两侧的伪栅结构，并形成对应于源极和漏极区域的第一窗口和第二窗口且第二窗口的宽度小于第一窗口的宽度；
c，淀积形成第二绝缘介质层且其厚度小于所述第二窗口宽度的一半；
d，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成侧墙结构；
e，进行第一次离子注入，选择注入倾斜角度使所述第一窗口区域内所述半导体衬底有离子到达而所述第二窗口区域内所述半导体衬底没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内所述半导体衬底中形成PN结；
f，进行第二次离子注入，选择注入倾斜角度使所述第二窗口区域内所述半导体衬底部分有离子到达，进行退火使注入的离子激活，在所述第二窗口区域内的所述半导体衬底形成PN结，在所述第一窗口区域内所述半导体衬底中形成高浓度掺杂区域且该区域包含在第一次离子注入形成的区域内；
g，淀积一金属层，退火后所述金属层和所述第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
优选地，所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构所述半导体衬底的掺杂浓度在1*1014到1*1019cm-3之间。
优选地，所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
优选地，所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种或者为它们之间的多层结构。
优选地，通过所述第二次离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1*1019cm-3。
优选地，所述金属层为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
优选地，所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之间的混合物。
本发明提供的的不对称型源漏场效应晶体管制备方法还可以将所属步骤c-步骤e替换为下列步骤：
进行第一次离子注入，选择注入倾斜角度使所述第一窗口区域内所述半导体衬底有离子到达而所述第二窗口区域内所述半导体衬底没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内的所述半导体衬底中形成PN结；
淀积形成第二绝缘介质层且其厚度应小于所述第二窗口宽度的一半；
利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成侧墙结构。
本发明提供的的不对称型源漏场效应晶体管制备方法还可以将所属步骤f替换为下列步骤：
进行第二次离子注入并进行退火使注入的离子激活，在所述第二窗口区域内的所述半导体衬底形成PN结，在所述第一窗口区域内所述半导体衬底中形成高浓度掺杂区域且该区域包含在第一次离子注入形成的区域内；
刻蚀除去所述侧墙结构，淀积形成第三绝缘层且其厚度小于第二绝缘层；
利用选择性各向异性刻蚀工艺对所述第三绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第二侧墙结构。
本发明的内容和特点，将经过下面的的附图说明进行详细的说明。
附图说明
图1是本发明一个实例中使用的半导体衬底在形成浅槽隔离结构后的截面示意图。
图2是在半导体衬底上形成第一绝缘介质层后的截面示意图。
图3是在半导体衬底上形成电极层后的截面示意图。
图4是通过光刻和刻蚀方法形成窗口后的截面示意图。
图5是淀积形成第二绝缘介质层后的截面示意图。
图6是进行刻蚀步骤形成第一侧墙结构后的截面示意图。
图7是进行第一次离子注入并退火后的截面示意图。
图8是进行第二次离子注入并退火后的截面示意图。
图9是淀积金属层后的截面示意图。
图10是退火并除去金属层后形成的不对称型源漏场效应晶体管的截面示意图。
图11是本发明另一个实例中第一次离子注入并退火后的截面示意图。
图12是本发明另一个实例中淀积形成第二绝缘介质层后的截面示意图。
图13是本发明又一个实例中第二次离子注入并退火后的截面示意图。
图14是本发明又一个实例中刻蚀除去侧墙后的截面示意图。
图15是本发明又一个实例中淀积形成第三绝缘介质层后的截面示意图。
图16是本发明又一个实例中刻蚀形成第二侧墙结构后的截面示意图。
图17是本发明又一个实例中淀积金属层后的截面示意图。
图18是本发明又一个实例中退火并除去金属层后形成的不对称型源漏场效应晶体管的截面示意图。
具体实施方式
下面结合附图对本发明提出的不对称型源漏场效应晶体管制备工艺进行详细的描述。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在后面的参考附图中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以所示大小并不一定代表实际尺寸，也不反映尺寸的比例关系。
应当注意的是在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
下面描述根据本发明制备不对称型源漏场效应晶体管的一个实例：
图1是本发明一个实例中使用的半导体衬底形成浅槽隔离结构后的截面示意图。首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，首先在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层304，此时截面形状如图3所示。
如图4所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，在将要形成源和漏的区域形成第一窗口和第二窗口，所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域，且第一窗口宽度大于第二窗口。
如图5所示，继续淀积形成第二绝缘介质层505。然后使用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，形成侧墙515，515的厚度小于第二窗口的一半，刻蚀后的截面形状如图6所示。
如图7所示，进行第一次离子注入，选择注入倾斜角α，使得所述第一窗口中暴露的半导体衬底有离子到达而所述第二窗口中暴露的半导体衬底完全没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内的半导体衬底中形成掺杂类型与衬底相反的区域706，706与衬底101形成PN结。
如图8所示，进行第二次离子注入，选择注入倾斜角β，使得所述第二窗口区域内暴露的半导体衬底不完全有离子到达，进行退火使注入的离子激活，在第二窗口区域内和第一窗口区域内半导体衬底中形成掺杂类型与衬底相反的高浓度掺杂区域807，在第一窗口区域内807区域包含在706区域内，在第二窗口区域内807区域与半导体衬底101形成PN结。
如图9所示，在衬底上淀积一金属层908，908为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
退火后金属层908和第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层918，如图十所示，除去剩余未反应的金属层908后导体层918裸露出来，918为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层918。
下面描述根据本发明制备不对称型源漏场效应晶体管的另一个实例：
如图1所示，首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层304，此时截面形状如图3所示。
如图4所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，在将要形成源和漏的区域形成第一窗口和第二窗口，所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域，且第一窗口宽度大于第二窗口。
如图11所示，进行第一次离子注入，选择注入倾斜角α，使得所述第一窗口区域内暴露的半导体衬底有离子到达而所述第二窗口区域内暴露的半导体衬底完全没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内的半导体衬底中形成掺杂类型与衬底相反的区域706，706与衬底101形成PN结。
如图12所示，淀积形成第二绝缘介质层127且其厚度小于所述第二窗口宽度的一半；
如图7所示，使用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，形成侧墙515，515的厚度小于第二窗口的一半。
如图8所示，进行第二次离子注入，选择注入倾斜角β，使得所述第二窗口区域内暴露的半导体衬底不完全有离子到达，进行退火使注入的离子激活，在第二窗口区域内和第一窗口区域内半导体衬底中形成掺杂类型与衬底相反的高浓度掺杂区域807，在第一窗口区域内807区域包含在706区域内，在第二窗口区域内807区域与半导体衬底101形成PN结。
如图9所示，在衬底上淀积一金属层908，908为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
退火后，金属层908和第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层918。如图十所示，除去剩余未反应的金属层908后导体层918裸露出来，918为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层918。
下面描述根据本发明制备不对称型源漏场效应晶体管的又一个实例：
如图1所示，首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，首先在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层304，此时截面形状如图3所示。
如图4所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，在将要形成源和漏的区域形成第一窗口和第二窗口，所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域，且第一窗口宽度大于第二窗口。
如图5所示，继续淀积形成第二绝缘介质层505。然后使用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，形成侧墙515，515的厚度小于第二窗口的一半，刻蚀后的截面形状如图6所示。
如图7所示，进行第一次离子注入，选择注入倾斜角α，使得所述第一窗口区域内暴露的半导体衬底有离子到达而所述第二窗口区域内暴露的半导体衬底完全没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内的半导体衬底中形成掺杂类型与衬底相反的区域706，706与衬底101形成PN结。
如图13所示，进行第二次离子注入并退火使注入的离子激活，在第二窗口区域内和第一窗口区域内半导体衬底中形成的高浓度掺杂区域807，在第一窗口区域内807区域包含在706区域内，在第二窗口区域内807区域与半导体衬底101形成PN结。
刻蚀除去侧墙515，刻蚀后截面如图14所示。
淀积形成第三绝缘层158，158的厚度小于第二绝缘层505，淀积后截面形状如图15所示。
如图16所示，用干法刻蚀工艺对第三绝缘层158进行各向异性刻蚀，形成侧墙168，侧墙168的厚度小于刻蚀第二绝缘层形成的侧墙515，使得第二窗口区域内区域807周围有衬底101裸露。
如图17所示，淀积一层金属层908，908为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
退火后，金属层908和第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层918。如图18所示，除去剩余未反应的金属层908后导体层918裸露出来，918为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层918。

Claims (10)

1.一种不对称型源漏场效应晶体管的制备方法，所述不对称型源漏场效应晶体管包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成，其特征在于所述方法包括如下步骤：
a、提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b、形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀从而形成栅极结构和源区及漏区两侧的伪栅结构，并形成对应于源极和漏极区域的第一窗口和第二窗口且第二窗口的宽度小于第一窗口的宽度；
c、淀积形成第二绝缘介质层且其厚度小于所述第二窗口宽度的一半；
d、利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成侧墙结构；
e、进行第一次离子注入，选择注入倾斜角度使所述第一窗口中所述半导体衬底有离子到达而所述第二窗口中所述半导体衬底没有离子到达，进行退火使注入的离子激活，在所述第一窗口处的所述半导体衬底中形成PN结；
f、进行第二次离子注入，选择注入倾斜角度使所述第二窗口区域内所述半导体衬底部分有离子到达，进行退火使注入的离子激活，在所述第二窗口区域内的所述半导体衬底形成PN结，在所述第一窗口区域内所述半导体衬底中形成高浓度掺杂区域且该区域包含在第一次离子注入形成的区域内；
g、淀积一金属层，退火后所述金属层和所述第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
2.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域。
3.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：a步骤中所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
4.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：b步骤中所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
5.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：b步骤中所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种，或者为它们之中几种的多层结构。
6.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：通过所述第二次离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1*1019cm-3。
7.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：所述金属层为镍、钴、钛、铂中的任意一种，或者为它们之中几种的混合物。
8.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种，或者它们之中几种的混合物。
9.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：还包括将步骤c-e替换为如下步骤：
进行第一次离子注入，选择注入倾斜角度使所述第一窗口中所述半导体衬底有离子到达而所述第二窗口区域内所述半导体衬底没有离子到达，进行退火使注入的离子激活，在所述第一窗口区域内的所述半导体衬底中形成PN结；
淀积形成第二绝缘介质层且其厚度应小于所述第二窗口宽度的一半；
利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成侧墙结构。
10.根据权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于：还包括将步骤f替换为如下步骤：
进行第二次离子注入并进行退火使注入的离子激活，在所述第二窗口区域内的所述半导体衬底形成PN结，在所述第一窗口区域内所述半导体衬底中形成高浓度掺杂区域且该区域包含在第一次离子注入形成的区域内；
刻蚀除去所述侧墙结构，淀积形成第三绝缘层且其厚度小于第二绝缘层；
利用选择性各向异性刻蚀工艺对所述第三绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第二侧墙结构。
CN201010162413.1A 2010-04-28 2010-04-28 一种不对称型源漏场效应晶体管的制备方法 Expired - Fee Related CN101834141B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010162413.1A CN101834141B (zh) 2010-04-28 2010-04-28 一种不对称型源漏场效应晶体管的制备方法
US13/641,086 US8969160B2 (en) 2010-04-28 2011-04-19 Asymmetric source-drain field-effect transistor having a mixed schottky/P-N junction and method of making
PCT/CN2011/000680 WO2011134274A1 (zh) 2010-04-28 2011-04-19 一种不对称型源漏场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010162413.1A CN101834141B (zh) 2010-04-28 2010-04-28 一种不对称型源漏场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN101834141A true CN101834141A (zh) 2010-09-15
CN101834141B CN101834141B (zh) 2015-03-04

Family

ID=42718170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010162413.1A Expired - Fee Related CN101834141B (zh) 2010-04-28 2010-04-28 一种不对称型源漏场效应晶体管的制备方法

Country Status (3)

Country Link
US (1) US8969160B2 (zh)
CN (1) CN101834141B (zh)
WO (1) WO2011134274A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法
CN102222680A (zh) * 2011-07-05 2011-10-19 上海宏力半导体制造有限公司 Cmos图像传感器制作方法
WO2011134274A1 (zh) * 2010-04-28 2011-11-03 复旦大学 一种不对称型源漏场效应晶体管的制备方法
CN109643658A (zh) * 2016-08-24 2019-04-16 高通股份有限公司 采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管（fet）器件
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492275B2 (en) * 2011-07-20 2013-07-23 International Business Machines Corporation Method to form uniform silicide by selective implantation
US9397181B2 (en) 2014-03-19 2016-07-19 International Business Machines Corporation Diffusion-controlled oxygen depletion of semiconductor contact interface
US9443772B2 (en) 2014-03-19 2016-09-13 Globalfoundries Inc. Diffusion-controlled semiconductor contact creation
TWI560604B (en) * 2014-10-17 2016-12-01 Mstar Semiconductor Inc Touch display device and driving method thereof
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US10134859B1 (en) 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
US10236364B1 (en) 2018-06-22 2019-03-19 International Busines Machines Corporation Tunnel transistor
US10249755B1 (en) 2018-06-22 2019-04-02 International Business Machines Corporation Transistor with asymmetric source/drain overlap

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331840A (zh) * 1998-12-21 2002-01-16 摩托罗拉公司 用于制造包括一个非对称场效应晶体管的半导体器件的方法
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
CN1770408A (zh) * 2004-11-01 2006-05-10 汉磊科技股份有限公司 功率金氧半场效晶体管的制造方法
US20060270153A1 (en) * 2005-05-31 2006-11-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US20070148888A1 (en) * 2005-12-09 2007-06-28 Krull Wade A System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
CN100359652C (zh) * 2002-06-26 2008-01-02 山米奎普公司 一种制造一半导体器件的方法
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法
CN101640188A (zh) * 2008-08-01 2010-02-03 中芯国际集成电路制造(上海)有限公司 闪存中源极和漏极的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994176A (en) * 1998-02-19 1999-11-30 Texas Instruments - Acer Incorporated Method for forming self-aligned silicided MOS transistors with asymmetric ESD protecting transistors
US20030235973A1 (en) * 2002-06-21 2003-12-25 Jiong-Ping Lu Nickel SALICIDE process technology for CMOS devices
US7329937B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Asymmetric field effect transistors (FETs)
US7642574B2 (en) * 2005-08-29 2010-01-05 National Semiconductor Corporation Semiconductor architecture having field-effect transistors especially suitable for analog applications
US7960223B2 (en) * 2008-06-16 2011-06-14 International Business Machines Corporation Structure and method to integrate dual silicide with dual stress liner to improve CMOS performance
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
CN101834141B (zh) * 2010-04-28 2015-03-04 复旦大学 一种不对称型源漏场效应晶体管的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331840A (zh) * 1998-12-21 2002-01-16 摩托罗拉公司 用于制造包括一个非对称场效应晶体管的半导体器件的方法
CN100359652C (zh) * 2002-06-26 2008-01-02 山米奎普公司 一种制造一半导体器件的方法
CN1770408A (zh) * 2004-11-01 2006-05-10 汉磊科技股份有限公司 功率金氧半场效晶体管的制造方法
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US20060270153A1 (en) * 2005-05-31 2006-11-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US20070148888A1 (en) * 2005-12-09 2007-06-28 Krull Wade A System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法
CN101640188A (zh) * 2008-08-01 2010-02-03 中芯国际集成电路制造(上海)有限公司 闪存中源极和漏极的制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011134274A1 (zh) * 2010-04-28 2011-11-03 复旦大学 一种不对称型源漏场效应晶体管的制备方法
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法
WO2011153816A1 (zh) * 2010-06-10 2011-12-15 复旦大学 一种场效应晶体管及其制备方法
CN102222680A (zh) * 2011-07-05 2011-10-19 上海宏力半导体制造有限公司 Cmos图像传感器制作方法
CN109643658A (zh) * 2016-08-24 2019-04-16 高通股份有限公司 采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管（fet）器件
CN109643658B (zh) * 2016-08-24 2022-03-22 高通股份有限公司 采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(fet)器件
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路
WO2021232989A1 (zh) * 2020-05-21 2021-11-25 Oppo广东移动通信有限公司 晶体管以及集成电路

Also Published As

Publication number Publication date
US8969160B2 (en) 2015-03-03
CN101834141B (zh) 2015-03-04
US20130032881A1 (en) 2013-02-07
WO2011134274A1 (zh) 2011-11-03

Similar Documents

Publication Publication Date Title
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
TWI342601B (en) Ultra-thin soi vertical bipolar transistors with an inversion collector on thin-buried oxide(box) for low substrate-bias operation and methods thereof
CN103545370B (zh) 用于功率mos晶体管的装置和方法
CN103456791B (zh) 沟槽功率mosfet
CN101292334B (zh) 源极区和漏极区之间具有box层的应变硅mos器件
CN101887917A (zh) 一种场效应晶体管及其制备方法
CN103545371B (zh) 用于功率mos晶体管的装置和方法
CN101506978A (zh) 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法
CN101043053B (zh) 具有改善性能的功率半导体器件和方法
CN102738242A (zh) 一种垂直结构功率器件
CN103811549A (zh) 横向mosfet
CN101777586B (zh) 一种混合结型源漏场效应晶体管及其制备方法
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
CN107910267A (zh) 功率半导体器件及其制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN108428743A (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
KR20140015508A (ko) 반도체 장치
CN106206579A (zh) 一种半导体器件及其制造方法
CN101165863A (zh) 具有深槽电荷补偿区的半导体器件及方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
CN108010964A (zh) 一种igbt器件及制造方法
CN101807602A (zh) 一种不对称型源漏场效应晶体管及其制备方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
CN110212026A (zh) 超结mos器件结构及其制备方法
CN107910271A (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150304

Termination date: 20180428

CF01 Termination of patent right due to non-payment of annual fee