CN101762783B - 一种片上测试电路有效误差信息的读出方法 - Google Patents

Abstract

本发明提供一种片上测试电路有效误差信息的读出方法，该装置采用一串的记忆元件组成记忆元件串，利用记忆元件的记忆特性将暂存的误差信息在测试节点间次序传递，在时钟的驱动下，本阶记忆元件的输出会在时钟的下一节拍成为下一阶记忆元件的输出，同时信息节点会决定是把本阶的误差信息，还是上一阶记忆元件传递过来的误差信息作为本阶的输入，通过对信息节点的配置在一个管脚分别导出任意多个误差信息。本发明的优点是能够有效的节省芯片面积，节省功耗，同时提高成品率。

Description

一种片上测试电路有效误差信息的读出方法

技术领域

本发明属于一种数字电路设计技术领域，具体地说是一种片上测试电路有效误差信息的读出方法，该方法是借助片上测试电路的各个管脚有效地读出内建电路的比较结果，获得“通过”(Pass)或是“错误”(Fail)信息。

背景技术

随着集成电路制造工艺向前发展和芯片负责度的不断提高，芯片的测试成本也不断增加，同时芯片测试的难度也不断加大，于是一种新的可测性设计技术就被广泛应用了。它的基本原理是在待测点的附近构建片上的测试电路，在测试模式下对待测点进行检测并返回测试结果，在必要情况下，还要返回一些误差信息以供定位和分析错误；在正常工作模式下，这些测试电路被隔离开来，不起作用。通常来讲，在现有技术下，如果我们想对N个待测点进行测量，我们需要引出这N个待测点的信息。这些信息是分别被引出，并通过独立的外部引脚来读取。如图1所示。如果N的数目比较大，我们就需要多的芯片引脚，而这些新的引脚在正常工作模式并没有实际作用，而且增大了芯片的面积。

发明内容

本发明的目的是提供一种片上测试电路有效误差信息的读出方法。

本发明的目的是按以下方式实现的，采用一串的记忆元件组成记忆元件串，利用记忆元件的记忆特性将暂存的误差信息在测试节点间次序传递，在时钟的驱动下，本阶记忆元件的输出会在时钟的下一节拍成为下一阶记忆元件的输出，同时信息节点会决定是把本阶的误差信息，还是上一阶记忆元件传递过来的误差信息作为本阶的输入，通过对信息节点的配置在一个管脚分别导出任意多个误差信息；具体步骤如下：

利用一个D触发器组成一个记忆元件，它的输出信号DO是下一级D触发器的输入DI，所有的D触发器都由同一个时钟源clk来驱动，出于可测性设计DFT的考虑，所有的触发器前我们都加上了一个多路复选器MUX实现插入链路，这个链路的测试由scan_en信号来控制，而capture信号则决定了对本级的误差信息fail_data捕捉，而误差信息又被反馈回本级D触发器的输入以保证在capture不被触发的情况下能保持误差信息，而本级的误差信息又与D触发器的输出进行“或”操作，并反馈至多路复选器的输入端，其目的是在开启捕获信号capture的时候，本阶的测试没有发生错误，即fail_data为‘0’，而不是有错误时的‘1’，没有“或”操作，最终传递下去的误差信号就是‘0’了，前几级传递过来的误差信息就被擦掉了，这样或门和多路复选器就构成了信号节点。

N级记忆元件串通过级联组成成N级信号节点。

本发明的优异效果如下：能够有效的节省芯片面积，节省功耗，同时提高成品率。

附图说明

附图1是传统的误差信号引出方式的电路结构示意图；

附图2是本发明的误差信号引出方式的电路结构示意图；

附图3是图2的电路原理图。

具体实施方式

参照说明书附图对本发明的方法作以下详细地说明。

本发明的一种片上测试电路有效误差信息的读出方法，通过以下具体的实现方式(见图3)做详细的说明，附图只表现了两级实现方式，但此方式可以不做改动地级联成N级。

具体步骤如下：

采用一串的记忆元件组成记忆元件串，利用记忆元件的记忆特性将暂存的误差信息在测试节点间次序传递，在时钟的驱动下，本阶记忆元件的输出会在时钟的下一节拍成为下一阶记忆元件的输出，同时信息节点会决定是把本阶的误差信息，还是上一阶记忆元件传递过来的误差信息作为本阶的输入，通过对信息节点的配置在一个管脚分别导出任意多个误差信息；

记忆元件我们利用一个D触发器来实现，它的输出信号DO是下一级D触发器的输入DI，所有的D触发器都由同一个时钟源clk来驱动，出于可测性设计(DFT)的考虑所有的触发器前我们都加上了一个多路复选器(MUX)。它的一个功能是实现插入链路，这个链路的测试由scan_en信号来控制，而capture信号则决定了是不是捕捉本级的误差信息fail_data，而误差信息又被反馈回本级D触发器的输入以保证在capture不被触发的情况下，能保持误差信息。而本级的误差信息又与D触发器的输出进行“或(OR)”操作，并反馈至多路复选器的输入端，其目的是为了保证在开启捕获信号capture的时候，如果本阶的测试没有发生错误，即fail_data为‘0’，而不是有错误时的‘1’，那么如果没有“或”操作，最终传递下去的误差信号就是‘0’了，前几级传递过来的误差信息就被擦掉了。在这里，或门和多路复选器就构成了信号节点。

除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (2)

1.一种片上测试电路有效误差信息的读出方法，其特征在于采用一串的记忆元件组成记忆元件串，利用记忆元件的记忆特性将暂存的误差信息在测试节点间次序传递，在时钟的驱动下，本阶记忆元件的输出会在时钟的下一节拍成为下一阶记忆元件的输出，同时信息节点会决定是把本阶的误差信息，还是上一阶记忆元件传递过来的误差信息作为本阶的输入，通过对信息节点的配置在一个管脚分别导出任意多个误差信息；具体步骤如下：

利用一个D触发器组成一个记忆元件，它的输出信号DO是下一级D触发器的输入DI，所有的D触发器都由同一个时钟源clk来驱动，出于可测性设计DFT的考虑，所有的触发器前我们都加上了一个多路复选器MUX实现插入链路，这个链路的测试由scan_en信号来控制，而capture信号则决定了对本级的误差信息fail_data捕捉，而误差信息又被反馈回本级D触发器的输入以保证在capture不被触发的情况下能保持误差信息，而本级的误差信息又与D触发器的输出进行“或”操作，并反馈至多路复选器的输入端，其目的是在开启捕获信号capture的时候，本阶的测试没有发生错误，即fail_data为‘0’，而不是有错误时的‘1’，没有“或”操作，最终传递下去的误差信号就是‘0’了，前几级传递过来的误差信息就被擦掉了，这样或门和多路复选器就构成了信号节点。

2.根据权利要求1所述的读出方法，其特征在于，N级记忆元件串通过级联组成N级信号节点。

Images