CN101689859A - 时间交错式信号处理装置中的误差处理 - Google Patents
时间交错式信号处理装置中的误差处理 Download PDFInfo
- Publication number
- CN101689859A CN101689859A CN200880018661A CN200880018661A CN101689859A CN 101689859 A CN101689859 A CN 101689859A CN 200880018661 A CN200880018661 A CN 200880018661A CN 200880018661 A CN200880018661 A CN 200880018661A CN 101689859 A CN101689859 A CN 101689859A
- Authority
- CN
- China
- Prior art keywords
- signal processing
- signal
- processing unit
- group
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明涉及一种信号处理设备,其包括信号输入端和信号输出端;多个信号处理单元,其中每个信号处理单元具有相同的结构以及至少一个空间误差,这些信号处理单元被连接到信号输入端并适于对来自信号输入端的输入信号进行预定的信号处理;选择装置,配置为根据预定标准从多个信号处理单元中选择并形成预定数量的操作组;以及控制装置,用于控制信号处理单元的操作组使其以时间交错方案启用,其中启用的组向信号输出端提供各个处理过的输入信号作为输出信号;其中多个信号处理单元按照需要包括更多的信号处理单元来实现预定的时间交错系数。
Description
技术领域
本发明涉及在以时间交错的方式(time interleaved)操作的信号处理装置中的一种误差处理方法以及实现该方法的各个设备。具体来讲,本发明涉及包括多个信号处理单元的装置,这些信号处理单元具有相同的结构并具有至少一个空间误差,这些信号处理单元适于对信号输入端所输入的信号进行预定信号处理,其中这些信号处理单元以时间交错的方式操作。
背景技术
以一个模块或一个组件提供某一功能的传统方法来实现高性能模拟硬件的技术引起了晶体管尺寸的减小和相应的困难,这一点导致了现在越来越普遍的思维模式的转移:也就是使用空间域,即许多相同设计的组件变得越来越普遍,并且还产生了将它们组合起来以产生更大的处理能力和实现更好的精确性的信号处理技术。
能够在公开文献和领先的IC产品中观察到这一趋势的至少两个一般表现。第一个采用了并行操作但时序和时间映射不同的硬件。这开拓了空间域,即能够在相同的硅区中放置比以前更多的组件。该硬件的时序和时间映射是使得它们以时间交替的方式工作:对于给定的时间量,结合起来的处理效果加倍。
图1中示意性地示出的结构当今被看作是针对宽带宽高动态范围采样系统的一种有前景的解决方案。在图1中,时间交错式模拟/数字转换器(A/D转换器,ADC)100如图1所示使用了几个被布置为并行操作的单个ADC单元ADC_1、ADC_2、...、ADC_n。几个ADC单元进行时间交错式操作的基本思想是在不同的时刻使用每一个单独的ADC单元:ADC_1、ADC_2、...、ADC_n,从而扩展整个A/D转换器100的采样率。
另外,在ADC_1、ADC_2、...、ADC_n每一个之前和/或其中放置各自的跟踪和保持单元T/H_1、T/H_2、...、T/H_n,它们由相应的本地时钟信号Clk_1、Clk_2、...、Clk_n以实时方式来控制。结果,可以将在输入端In提供的输入到时间交错式A/D转换器100的模拟输入信号以一个更快的采样率进行转换,该采样率是单个ADC单元所提供的采样率的n倍,其中在时间交错式A/D转换器100的输出端Out提供数字输出信号。
另一个示例是US 5,933,033,其公开了一种具有一个输入端/一个输出端的信号处理设备,其中,开关电路向信号处理单元输出一个将以切换方式处理的输入信号。该信号处理设备包括多个信号处理单元,它们每一个都具有相同的结构并对将要处理的输入信号进行预定处理。每个信号处理单元都具有固有信号处理误差。控制装置通过使用周期信号或随机信号来控制开关装置的切换操作,以使得由开关装置切换的输出被输入到信号处理单元的任意组合。而且,来自任意信号处理单元组合的输出被具有积分电路的合成装置所合成。结果,合成装置产生了一个输出信号,其中的各个信号处理单元的固有信号处理误差被平均。
近来,空间域的使用已具有了能够在ADC和数模转换器(D/A转换器,DAC)中观察到的第二种特定表现,也就是使用许多以智能方式结合的非精确组件形式的冗余来实现更精确的组件。
例如,US 2001/0052864A1中指教了将冗余电路添加到多个电子电路并在这些电路之间进行交错式操作,从而控制频率相关的伪信号。因此,当每个电子电路的操作频率为f并且当操作频率将为Nf操作频率时(其中N为2或更大的整数),所使用的电子电路的数量被选择为N+J,其中J为正整数并被称为冗余数。由于添加了冗余电路,可以在多个电子电路当中选择一个电子电路并用其获得输出。但是也可以例如使用一个固定模式,该固定模式对于选择这样的电路具有一定的复杂性,优选的是以伪随机方式在J+1个电子电路中选择下一个用于输出的电子电路,这J+1个电子电路是通过将用于通过输出N-2次来呈现输出的电路在呈现输出之前从N+J个电路中移除来构建的。
时间交错式A/D转换器的一个限制是关于由例如处理和/或失配相关的系统性和随机效应所引起的单个ADC之间不希望的差异。所有这些误差都可称为空间局部误差,这是因为它们都是由处理和其他参数的空间变化而引起的。换句话说,每个相同设计的单个ADC或其他相关电路在芯片上呈现出一种空间特性。这里尤为重要的是由系统性时钟分布路径差异所引起的定时差异和由时钟驱动电路与采样开关的失配所引起的随机效应。从原理上讲,随机部分很难应付,因为其统计特性使得每个芯片之间的误差有相当显著的变化。
已经提出了测量定时差异和重新对准定时边缘并已将它们实际用于非常昂贵和耗电量巨大的系统的商业应用中,例如在K.Poulton等人发表在ISSCC Digest of Technical papers,pp.318-320,2003中的文章“A 20Gs/s 8b ADC with a 1MB Memory in 0.18μm CMOS”所描述的。定时误差的校正(即对单个ADC的各个时钟采样阶段的测量和校准,或者其他数字化处理采样误差的技术,诸如盲估计和均衡以及其他技术)目前在公开文献中受到大量关注,其主要理论例如在J.Elbornsson等人发表在IEEE Trans.On Signal Processing,vol.53,no.4,April 2005上的“Blind Equalization of Time Errorsin a Time-Interleaved ADC System”中所记载的。
关键的实现问题之一是定时校正阶段。实现该阶段的困难在于用来校正本地时钟信号定时的电路在定时误差量方面具有后续效应,并削弱了所述时钟信号的陡度,使得后续影响了转换器的动态。这导致了这样的情况:常常更容易避免定时误差校正并通过设计而非尝试的方式来努力实现尽可能好的定时精度。然而这导致了相对于无法改变的功率限制的基本定时精度。而且,虽然通过设计的方式在使用少量单元时实现精确定时是可行的,但是对于许多单元,也就是当针对高采样率时,这种做法变得相当困难。
在这方面注意到对于校准,需要被对应于定时分辨率的固定数量的离散步(discrete steps)所覆盖的定时误差范围可以由不同片段/采样之间的最大定时误差偏离来确定。因此,越来越多的单元使用时间交错的方式来达到更高的采样率,并且同时它们的系统性(时钟或生产处理相关的)定时误差越大,所容许的定时误差就越小。因此,为了覆盖较大的定时误差差异,需要非常高的定时误差分辨率,例如在上面举出的K.Poulton等人的方案中需要实现具有0.25psec校正步的100psec的差异。
因此,本发明的一个目的是提供一种设备和方法,其能够减小上述误差的影响。本发明的另一个目的是提供一种设备和方法,其能够在不使用例如本地时钟之类的会对采样信号边界造成影响的校正硬件的前提下减小与失配相关的误差。
发明内容
在本发明的第一方面中提出了一种信号处理设备,其包括:信号输入端和信号输出端;多个信号处理单元,其中每个信号处理单元具有相同的结构以及至少一个空间误差,这些信号处理单元被连接到信号输入端并适于对来自信号输入端的输入信号进行预定的信号处理;选择装置,配置为根据预定标准从多个信号处理单元中选择并形成预定数量的操作组;以及控制装置,用于控制信号处理单元的操作组使其以时间交错的方式启用的,其中启用的操作组向信号输出端提供各个处理过的输入信号作为输出信号;其中多个信号处理单元按照需要包括更多的信号处理单元以实现预定的时间交错系数。
在本发明的另一方面中提出了一种用于控制信号处理设备的方法,所述信号处理设备包括多个信号处理单元,其中每个信号处理单元具有相同的结构以及至少一个空间误差,这些信号处理单元适于对输入信号进行预定的信号处理,其中所述方法包括:根据预定标准从多个信号处理单元中选择信号处理单元;由所选择的信号处理单元形成第一数量的操作组,其中每个操作组各自包含第二数量的信号处理单元;以及以时间交错的方式控制信号处理单元的组使得启用的组提供各个处理过的输入信号作为输出信号。
在第一实施例中,将选择装置配置为选择和形成至少一个附加的非操作组,该附加的非操作组由在设备操作中将不被使用的信号处理单元组成。因此,通过具有多重信号处理单元M,从而实现针对设备的时间交错系数N,其数量需满足M>N。通过具有M-N个更多的单元作为所需冗余来引入到系统中,使得系统可得以开拓。即,在测量关于所有信号处理单元的M个单独的空间误差之后(这里可应用或使用任意已知的方法),从总共M个信号处理单元中选出最佳的N个单元并将其用于设备的操作。而剩下的M-N个单元属于至少一个附加组并不被使用。不必说,“最佳”可具有各种特定含义,以下将更详细地对其进行举例和说明。
在本发明另一个优选的信号处理设备中,还将选择装置配置为根据预定策略使任意一个操作组被至少一个非操作组中的每个替换。换句话说,所述设备由多个信号处理单元组成,这些信号处理单元被成组(集合)成预定数量的组,其中使用全部数量的信号处理单元。另外,预定数量的组可包含与总共的可用信号处理单元相等或比其更少的信号处理单元。第一数量的组被配置用来实现初级时间交错处理。选择装置还被配置为根据预定策略用各自的剩余非操作组来替换第一数量的组中的任何一个,例如在用于进行控制的选择装置中以各控制算法来实现这一操作。换句话说,属于预定数量操作组的一个特定的组被来自剩余非操作组的另一个组交换或替换,而时间交错操作还在进行。通过这种操作信号处理设备的方式,时空平均处理可类似于对信号处理单元成组之后仍剩余的误差可进一步通过应用动态单元匹配原理来进行及时的补偿。因此,任何可用的时间平均方法都能被用于该目的。
在对上述实施例的替换或附加的另一实施例中,预定数量的组中的每一个组都包含各自的第二数量的信号处理单元。因此,预定数量的操作组的每个组中的各信号处理单元被连接以进行同时操作。另外,每个组还包括分析装置,其被配置为具有特定的分析功能,例如平均装置、中值确定装置等,以分别确定所讨论的组中同时操作的信号处理单元的输出的平均或中值。
就此,应意识到在本实施例或其他所述实施例中,并非每个组的所有信号处理单元都需被用于分析功能。也就是说,如果每个组包含例如五个信号处理单元,一个到五个单元可用于由分析装置执行的分析算法。而且,存在其中的所有信号处理单元都被使用的组,以及只有一些信号处理单元被使用的其他组。
因此,应注意并非所有K个组都需包含总共N个单元中的相同数量的单元。例如,对于总共16个采样单元,可选择K=4个组,每个组4个单元,也可以4个组分别包含8、4、2、2或5、3、4、4个信号处理单元。可选的是,可以有4个分别包含1、2、4、4个信号处理单元的组,而剩下5个信号处理单元完全不被使用。该方法对于以下情况是有效的,例如当一些信号处理单元的误差接近平均分布并需要较小补偿时,误差远离平均误差的其他单元则需要更多信号处理单元的结合来得到良好补偿。换句话说,当误差容易补偿时,则完全不用浪费资源或者使用获得更好补偿所需的剩余信号处理单元。
因此,如果假设所述设备的多重信号处理单元包含M个单元,每个组的第二数量的单元为K,并且每个单元以固有定时误差μk为特征。另外,如果mTs是理想采样时刻,其中与所需采样周期Ts相比μk相对较小。然后,可以以数学的方式示出当μk与Ts相比相对较小时由一个组的K个独立信号处理单元产生的输入信号波形x(t)的K个独立信号采样的平均<x(mT+μk)>等于由一个定时误差为m0的信号处理单元生成的输出信号,这里m0等于K个定时误差μk的平均,其中信号处理单元所接收的输入信号相同。注意<y>表示y的平均。当考虑偏移误差或增益误差时的情况与上述类似。
对于预定标准,优选地其涉及信号处理单元的至少一个空间误差或它们的组合,其中信号处理单元的空间误差可能是以下误差中的至少一个:定时误差、偏移误差、增益误差等。
对于预定标准,其基本上可以是预定目标函数的最优选择,其中单独处理单元的固有处理误差被用作自变量。
在另一个实施例中,预定标准是预定目标函数的最优选择,并且其中信号处理单元的输出中的相对幅度误差被用作自变量。
在某一实施例中,其中每个信号处理单元都包括至少一个信号采样组件,该信号采样组件例如可以包括T/H-ADC组合,由于受到空间误差的影响,要使用的另一自变量可以是被采样的输入信号的一个或多个特性。例如,采样一个输入信号(例如正弦曲线等),随后在数字域中通过适当的数字后处理操作的应用,可以对输入信号的相应特性(该特性可以是相位、幅度、偏移等)进行确定和记录。
例如,通过快速傅立叶变换(FFT)模块等可以确定采样的正弦输入信号的幅度和/或相位,从而能够获得采样信号的数字化的向量表示。一旦已知了对相同输入信号进行转换的信号处理单元的所有采样成分的向量,就可进行前述对目标函数的最优化,其中将那些向量用作自变量。
在另一个优选实施例中,预定标准是预定目标函数的最优选择,其中所述目标函数被布置用于考虑整个设备或每个信号处理单元或一些信号处理单元的采样和数字化输入信号的特性。在该实施例中,所述处理设备还包括数字处理装置或数字处理单元,其被配置为对整个设备或每个信号处理单元或一些信号处理单元的采样和数字化输入信号的特性进行确定。由整个设备或每个信号处理单元或一些信号处理单元的采样和数字化输入信号得出的该特性反映了每个处理单元的单独的空间误差的影响。
在另一实施例中,预定标准是预定目标函数的最优选择,并且其中所述目标函数的自变量是信号处理单元的采样信号的各空间误差或数字矢量表示的相对差异。
另外,目标函数的最优选择可以是以下之一:使所述自变量之和最小化;选择那些具有最小或最大自变量的信号处理单元;选择那些具有与所有自变量的平均最接近的自变量的信号处理单元;选择那些具有与所有自变量的中值最接近的自变量的信号处理单元;选择那些具有与预定值或用户选择值最接近的自变量的信号处理单元。也就是说,例如用户或各个系统控制单元(例如处理器)可从外部设置一个自变量的情况,例如设置对于一个组来说K个被选信号处理单元的平均可接受的容差。
在某些实施例中,信号处理单元是以下列出的装置的一个:模数转换器、数模转换器、跟踪-保持电路、比较器电路、或跟踪-保持电路与模数转换器的组合。
本发明的优选实施例是在独立权利要求的从属权利要求中定义的。应当理解权利要求1的设备以及权利要求15的方法与在它们的从属权利要求中定义的设备和方法具有类似和/或相同的优选实施例。
不用说,可通过选择算法来实现不同的实施例,其中在设备被实现为集成电路的情况下,该选择算法可以被数字化地实现在芯片上或芯片外。因此,可向选择算法提供重要空间误差信息,并且该算法能够定义信号处理单元的组,以及能够定义将使用哪些单元和以什么样的顺序。时钟逻辑和选择逻辑可简单地实现被应用到信号处理单元的本地时钟信号(或其他控制信号)。
在同时处理多重空间误差的情况下,例如偏移误差、增益误差、定时误差等,可智能化地内建算法以选择最佳的N个单元,其中这N个单元是用于使例如误差的总和或任何其他预先选择的误差函数最小的最佳装置。
值得注意的是,“预先选择的误差函数”的最优化思想也被应用于以上提及的实施例,其中进行后处理来描述在数字域中被所使用的信号处理单元单独数字化的输入信号的特性。换句话说,例如那些特性中的输入信号的幅度、相位、偏移或者差异可被用作针对最优化的预定函数中的自变量。该总体最优化处理可被称为多维最优化。
因此,可将本发明整体或部分地实现为包含程序代码装置的计算机程序,当在计算机上执行所述计算机程序时,所述程序代码装置引起计算机执行上述方法的步骤。
附图说明
将参考下面所述的实施例来表现和说明本发明的这些和其他方面。在随后的附图中
图1示出了时间交错式ADC的示例;
图2示出了根据本发明的设备的概念架构;
图3示出了本发明的设备的一个实施例,其被应用于三个ADC单元(K=3)的组;以及
图4图示了在根据本发明的时间交错式ADC的实施例中用于确定可用自变量的方法。
附图是示意性示图并非实际比例,并且不同附图中的相同的参考数字表示相应的元件。对于本领域技术人员应该明了在不超出本发明实际的发明构思的范围内可能存在可选的等同实施例,而本发明的范围仅由权利要求限定。
具体实施方式
在图2中示意性示出了本发明的基本构思,其中示出了根据本发明的设备的概念架构。无需特别说明的是图2到图4只关注那些用来描述和理解本发明原理的元件。因此,对于本领域技术人员应当明了的是,对于实际实现而言,各个元件将由已知的硬件和软件来实现,而这被认为是标准设计任务。
在图2中,信号处理设备200由多重信号处理单元U_1、U_2、U_3、...U_M组成,在以下描述的实施例中,信号处理单元U_1、U_2、U_3、...U_M仅用于对采样单元进行说明的目的。但应当注意的是在详细描述中所述采样单元将被理解为具有相同结构并连接到共同的信号输入端并用于对来自信号输入端的输入信号进行预定信号处理的信号处理单元。而且所述采样单元包含至少一个空间误差,该空间误差会影响设备的整体性能。采样单元可以由跟踪保持单元(T/H单元)结合模数转换器单元(ADC)或者单独的一个ADC组成。
就此,应当注意的是可通过复制/拷贝电路将输入信号提供到每个信号处理单元而不是仅用一个信号源来提供。而且,如果需要的话可将包含在信号源的复制/拷贝中的误差潜在差异用于优化功能中。例如,所列举的K.Poulton等人的参考文献使用了大量的以硅锗(SiGe)技术实现的信号源的复制以驱动80个ADC单元来作为所使用的信号处理单元。那些信号源可具有不同的相位等,这一点可包括在最优化中。
另外,所述设备200包括M个采样单元U_1、U_2、U_3、...U_M,从而使所述设备实现时间交错系数N,采样单元的数量M必须满足M>N。
如上所述,具有了M>N个采样单元可将M-N的冗余引入系统以使该系统可被开拓。使用该冗余的第一方面是测量和评估M个对应于采样单元U_1、U_2、U_3、...U_M的各空间误差,例如定时误差,并随后从总共M个单元中选出包括最佳的N个单元的第一组220,其将被用于所述设备200操作。剩下的M-N个采样单元属于第二组或附加组230,其不被使用。不必说,“最佳”可以具有各种特定含义。从以下的讨论将理解“最佳”程度的示例。而且应注意本发明的构思并不限于定时误差,而是可被扩展到任何空间误差,如偏移误差、增益误差或者它们的组合。
如上所述,可通过选择装置240来实现本发明的第一方面的基本思想,所述选择装置240可以被实现为芯片上芯片外的由数字逻辑硬件实现的选择算法。所述选择装置240需接收相关误差信息Err(例如关于上述定时误差的信息),从而判定选择多个采样单元U_1、U_2、U_3、...U_M中的那些来使用。而且,还能判定以什么顺序来将选出的组220的采样单元用于设备200的操作中。为此,将选择装置配置为根据预定的选择标准来执行所需的选择。
例如,一个时钟和选择逻辑250可简单地实现一个本地时钟信号或任何其他合适的控制信号Crtlo,将该信号施加到采样单元U_1、U_2、U_3、...U_M从而在定义的时间点实时地以所需的顺序来选择要使用的各个采样单元。
就此,应当注意还可以同时考虑多种误差,即,偏移误差、增益误差、以及定时误差。例如,选择装置240可具有内建的智能机制来选择最佳的N个采样单元,这里的最佳例如可以指作为目标函数的误差的总和(或任何其他预先选择的函数)为最佳,即对于目标函数“误差的总和”来说最佳是由误差总和的最小化来实现的。值得注意的是,在时间交错式ADC中已存在所需的时钟和选择逻辑250从而产生相应的本地时钟信号Clklo来定义在采样操作的每个时隙激活哪个ADC,这一点并非限制性的。
在下文中将更加详细地描述关于本发明的第一方面的基本构思的一些其他示例,其中对所提出的冗余的第一次使用是使得产生针对如图2所示信号处理设备的界外值拒绝选项。
实际中,总是有一些小片段(即,几个时间交错式信号处理单元U_1、U_2、U_3、...U_M中的一些的输出)会显示出这种极差的特性,即使其他的都是好的也基本上会妨碍信号处理设备200的总特性。例如,在总共N=16个单元中,一个或两个可能具有极大的定时误差,即界外值。通过使用例如4的冗余,也就是说信号处理设备200将实现总共M=20个采样单元,仅仅可以忽略M-N=4个极限值,其中“极限值”被理解为根据预定标准为最差的那些值。在信号处理设备200的操作中只使用另外的N=16个采样单元的组,这能够极大地改善设备的性能。
以下是可能的选择标准的另一示例。对于所需误差信息Err的确定,可以将针对所有采样单元U_1、U_2、U_3、...U_M的时间交错输出流的后处理单元260配置为具有校准模式,例如在设备200第一次被启动时激活该模式。将结合图4来对更详细的说明进行讨论。一旦已知了感兴趣的误差Err,选择装置240将根据预定标准(例如可使用最优的目标函数)来从M个采样单元U_1、U_2、U_3、...U_M中选出N个。
例如,选择装置240可针对要使用的第一组选择具有最小或最大误差Err的那些采样单元,而针对不使用的另外的组选择剩下的采样单元。
可选的是,在评估出误差分布的平均之后,选择装置240可选择与最接近所有(例如M个)误差的总和的平均的那些误差Err相对应的采样单元。从这些示例可以看出,很明显也存在其他可能示例。
现在参考图3,其主要示出了图2的信号处理设备200的进一步改进。图3中的参考标号201表示信号处理设备。现在,一个更加高级的选择策略结合了对采样单元的智能成组和选择。基本上,所描述的成组无需像图2的实施例那样进行冗余,尽管那么做会相当受益。总的来说,根据本发明的第二方面的方法使用智能选择的采样单元U_1、U_2、U_3、...U_M并形成采样单元的组G_1、G_2、G_3,其中在组G_1、G_2、G_3中操作所述采样单元。
为了更好的解释,在图3中针对M个多重采样单元U_1、U_2、U_3、...U_M为了论证该思想假设所需的误差信息Err可用。信号处理设备201包括至少M个采样单元,它们被分成至少N组采样单元,并且在设备201的操作中以时间交错式方案来使用这些组。另外,每个组由K个同时采样的采样单元构成。N个组的每一个的输出都通过各自的平均装置A_1、A_2、A_3来求平均以减小定时误差的影响。后处理单元270用于对从平均装置A_1、A_2、A_3输出到设备201的输出端Out的几个输出信号进行数据重组和/或多路分离。另外,可能还存在根据本发明的第一方面的附加组230,其中附加组230是将那些被定义为界外值而不被使用(即,要被丢弃)的采样单元组合起来的组。
每个采样单元U_1、U_2、U_3、...U_M都能通过其例如定时误差μ_k来表征。当mTs表示理想采样时刻时,并且μ_k与采样周期Ts相比相对较小,这满足几乎所有的实际应用。可以以数学的方式示出由定时误差为μ_k的K个独立采样单元产生的波形x(t)的K个独立采样的平均<x(mT+μ_k)>(其中<y>表示y的平均)等于由一个定时误差为μ_0的采样单元生成的采样,这里μ_0等于K个定时误差<μ_k>的平均。
关于图3,意味着具有同时使用的误差为μ_k并具有平均输出的K=3个单个的采样单元U_1、U_2、U_3的组G_1可以提供那些具有更高定时精度的采样的数字当量,这是因为精度是由K个误差μ_k的平均定义的。
尽管根据本发明的第二方面的布置已有所改进,但是一旦K个采样单元的那些组的选择遵循某一智能规则,就会取得更大的改进,下面将讨论这些智能规则的示例。
在一个实施例中,K个采样单元(每个采样单元都受各自μk误差的影响)的N个组都被智能地分组以使得K个采样的N个组(由G_n表示,其中n为从1到N的值)中的每一个实现一个等于或几乎等于任何其他组的平均值的平均μ_n=<μ_k>,其中k为从1到K的值。
随后,例如可以使不同组G_n之间的平均误差都基本为零,或者至少非常小。结果,作为每个组G_n的采样单元的平均的采样将具有非常小的误差。换句话说,通过更加智能地使用多个单独的采样单元的组合采样使得在精度方面显著改善了整体采样性能。
参考图3,为了进一步说明,假设μ0为关于M=48个单独的采样单元U_1、U_2、U_3、...U_48的总共48个误差的平均。每个采样单元U_n从时钟和选择逻辑251接收其自身的本地时钟信号,该时钟和选择逻辑251在启动的(例如计时的)采样单元U_n进行采样时进行定义。可使用多个单个μ_k的信息Err来数字化地计算误差μ_0。总共48个采样单元U_1、U_2、U_3、...U_48进一步被编组在K=3个采样单元的N=16个组G_1、G_2、...、G_16中,这K=3个采样单元例如再一次可能是ADC单元。因此,实现了时间交错系数N=16。
将K=3个采样单元成组的标准是使得每个组G_n的平均定时误差几乎相等,或者至少在一个给定的范围或界限内。结果由16个组G_1、G_2、...、G_16的每一个所获得的采样将几乎相等,换句话说,达到了在第一处好像不存在定时误差的效果。
在图3所示的实施例中,选择装置241被配置为通过将各自的控制信号Crt发送到时钟和选择逻辑251来执行成组操作。随后时钟和选择逻辑251例如通过针对那些属于特定组G_1、G_2、G_3、...、G_N的采样单元来产生相同的本地控制信号Crtlo,从而形成单独的组(“成组”)。另外,时钟和选择逻辑251还可通过简单地将不使用的采样单元(例如针对界外值的附加组230)持续保持在外部来丢弃它们。值得注意的是,即使在图3中由相邻采样单元(例如U_n、U_n+1、U_n+2)形成各个组G_n,但是应该明了的是这只是为了更好地图示说明而并不是限制性的。基本上,特定组G_n的每个可能的K个采样单元U_n的组合都可通过时钟和选择逻辑251来形成并且将更加反映出实际情况。
不管是诸如由时钟互连长度中的差异所引起的那些误差之类的空间确定的本地定时误差(在制造之前的阶段就已被识别),还是那些空间随机的方法,它们都可以这种方式来解决。已经发现系统性误差被考虑的越多(例如由长且直的互连线引起的线性倾斜度越大),对单元的成组就变得越简单。
可分别使用以上描述的两个方面,也可合并使用,还可与定时误差校准结合使用。对于校准,需要以固定数量的离散步(其对应于定时分辨率)覆盖的定时误差范围是由不同片段间的最大定时误差偏离决定的。越来越多的单元被交错以达到更高的采样率,其系统性(时钟或处理相关的)的定时误差越大,并且同时所容许的定时误差变得越小。因此,为了覆盖较大的定时误差差异,需要很高的定时误差分辨率,例如需要实现具有0.25psec的校正步的100psec的差异,如上所列举的K.Poulton等人的文章中所描述的。
通过本发明使用所提出的方法,不仅可以消除界外值(其极大减小了校准范围),还可以同时开拓两种方法的优点。也就是说,基本的粗定时校准系统能够校正由于系统性互连差异所产生的大的定时误差,并且可以使用附加的冗余来处理统计影响。
另一种对两个方法的同时使用是允许校准K个单元,与组的数量一样多。随后进行成组操作,其中K个组的每一个包含校准的单元之一以及K-1个非校准的单元(例如对于K=3,有两个(2)非校准单元和一个(1)校准单元)。成组的目的是如前所述来使结合误差最小化。接着,通过校准最后的单元来执行微调以使结合的组具有最小误差或零误差。
由于关系到要在时间交错操作中使用的信号处理单元的固有空间误差的测量,因此存在许多已知的方法来测量系统(诸如时间交错式ADC、时钟分布网络等)的空间本地定时误差。
在本发明的上下文中已发现一种有效的直接的表征误差的构思是首先评估所考虑的误差的相对误差。已经发现,相对于列举一些示例来说,对于确认空间误差(例如定时误差、偏移误差、增益误差)的绝对测量的兴趣相对较小。换句话说,如果所有误差都相同,则在整个设备中将完全没有误差。
另外,已经发现,其次可以在信号处理单元的输出上表征误差的不同影响。也就是说,不必例如特定的以psec或mVolt为单位来分别测量定时误差或偏移误差。因此,例如在单元振幅输出中所得的误差更受关注。因此,所有的处理都可以以信号处理单元的输出中的相对幅度误差来实现。
考虑以上两项观察结果,可将一个已知信号S*输入到布置为如图4所示的多个采样单元U_1、U_2、U_3、...U_M。随后所有采样单元U_1、U_2、U_3、...U_M的所有数字输出都可被存储在存储器或存储体280中。应当理解的是具体如何执行校准对于这里所公开的方案来说并非实质内容。例如,通过多路分离器290可以将采样单元U_1、U_2、U_3、...U_M的每个的单个输出以及时控制的方式提供到存储体或存储器280(也可以是缓存器或寄存器)。随后,使这些单个的值可用,可以计算由平均特性提出的差异,并可以将它们作为所需的绝对误差信息Err(如图2和图3所示)或微分误差信息ΔErr(图4)提供给选择装置242。接着,选择装置242可根据满足上述如图2和图3示出的实施例的上下文所提出的原则的预定标准来执行所提出的选择处理。
应当注意还可使用误差表征方法而不需要在存储器中的数字信号的外部存储。例如,可构成对每个信号处理单元所采样的信号的自动校正功能以提供关于误差相关的信息,但是这不需要存储信号。在这种特定情况下,可将自动校正计算升级为(事实上是增加为)先前的误差总和。换句话说,只有最后的结果需要被记录到存储器中。
可选的是,来自多个信号处理单元U_1、U_2、U_3、...U_M之一的,例如来自U_1的一个特定的输出信号可被选择或定义为标称值或参考值。随后,其他采样(即其他信号处理单元U_2、U_3、...U_M的各自的输出)与参考值之间的差异可被计算。根据这些差异数据,可再次进行如上所述的选择进程。
进一步可选或附加的是,可构成一个特别的输入信号S*,其适于关注测量多个采样单元U_1、U_2、U_3、...U_M的偏移误差、增益误差或定时误差,或者所有这些的总和。例如,DC信号形式的输入信号能够确定采样单元U_1、U_2、U_3、...U_M的增益误差和偏移误差的综合影响。另外,进行传送的输入信号能够确定定时误差。而且,通过使用两个不同的DC输入信号并计算采样单元U_1、U_2、U_3、...U_M的各自输出信号的差异能够确定增益误差。可选地,进行诸如快速傅立叶变换(FFT)或数字信道选择滤波之类操作的数字信号处理器可潜在地提供关于被每个信号处理单元单独进行例如幅度、相位、频率、偏移等转换的输入信号的特性,从而可根据那些特性(和/或它们的差异)而非外在误差来进行最优进程。
这里,应该注意的是通过考虑这些方式,不需要特定的在感性趣的采样单元中(诸如在ADC中)不是固有地可用的测量硬件,除信号源之外。
现在将参考图3来说明本发明的进一步改进。信号处理设备201包括M个单元,它们例如通过上述智能成组方式被成组为N=K+L个组,其中使用了总共M个单元。然而,与图3相反,N个组可包含与总共可用的M个信号处理单元相等或比其更少的信号处理单元。
现在,使用K个组来实现初级的时间交错处理,如结合其他实施例所述的那样。L个附加组用于根据预定的策略(例如在各控制算法中实现的或者实现为各个控制算法的)来替换K个组中的任何一个,该策略确定了在时间交错操作正被执行时,属于K个操作组的某一个组与另一个来自L个非操作组的组进行的交换。
例如,通过选择逻辑251可执行所需的替换操作(或者可选地通过任何附加的专用的和各自配置的功能元件来执行)。通过这种布置,可以类似于一个时空平均处理,其中在成组步骤之后仍剩余的误差可进一步通过时间的平均(例如通过应用动态元件匹配原理)来进行补偿。注意任何可用的时间平均方法可结合到本实施例中使用。
虽然在附图和前述描述中详细图示和说明了本发明,但该图示和说明被示为图解或示例性而非限制性描述;本发明并不限于所公开的实施例。本领域技术人员在了解了附图、公开和所附权利要求后对所要求发明进行实施时能够理解和实现其他各种所公开实施例的变形。
在权利要求书中,词语“包括”并不排除其他元素或步骤,词语“一个”并不排除多个。单个装置或其他单元可满足权利要求中所列举的几个项的功能。在不同的从属权利要求中所列举的某些方式并不表示它们的结合不能用来实现优点。
一种计算机程序可被存储/分布在诸如光学存储介质或固态介质之类的与其他硬件一同提供或作为其他硬件一部分提供的适当的介质中,但也可以以其他形式分布,例如通过互联网或其他有线或无线电信系统。
权利要求中的任何参考标号都不构成对保护范围的限制。
Claims (26)
1.一种信号处理设备,包括:
信号输入端和信号输出端;
多个信号处理单元,其中每个信号处理单元具有相同的结构以及至少一个空间误差,这些信号处理单元被连接到信号输入端并适于对来自信号输入端的输入信号进行预定的信号处理;
选择装置,配置为根据预定标准从多个信号处理单元中选择并形成预定数量的操作组;以及
控制装置,用于控制信号处理单元的操作组使其以时间交错方案启用,其中启用的操作组向信号输出端提供各个处理过的输入信号作为输出信号;
其中多个信号处理单元按照需要包括更多的信号处理单元来实现预定的时间交错系数。
2.根据权利要求1所述的信号处理设备,其中将选择装置配置为选择和形成至少一个附加的非操作组,该附加的非操作组由在设备操作中将不被使用的信号处理单元组成。
3.根据权利要求2所述的信号处理设备,其中还将选择装置配置为根据预定策略使任意一个操作组被至少一个非操作组的各自的一个非操作组替换。
4.根据权利要求1至3中的任意一个所述的信号处理设备,其中预定数量的组中的每一个组都包含各自的第二数量的信号处理单元。
5.根据前述权利要求中的任意一个所述的信号处理设备,其中预定数量的组中的每一个组中的各自的信号处理单元被连接以同时使用;其中每个组还包括分析装置,该分析装置被配置为对各个组的信号处理单元的全部或一些被选单元的输出进行分析;并且其中将分析的结果信号提供到所述信号处理设备的信号输出端。
6.根据权利要求5所述的信号处理设备,其中对各个组的信号处理单元的全部或一些被选单元的输出进行分析来得出信号处理单元的全部或一些被选单元的平均、中值或加权平均。
7.根据前述权利要求中的任意一个所述的信号处理设备,其中预定标准与信号处理单元的至少一个空间误差或它们的组合相关。
8.根据权利要求7所述的信号处理设备,其中所述信号处理单元的空间误差是以下误差中的至少一个:定时误差、偏移误差、增益误差、幅度误差、相位误差等。
9.根据权利要求7或8所述的信号处理设备,其中预定标准是预定目标函数的最优选择,并且其中空间处理误差被用作自变量。
10.根据权利要求7或8所述的信号处理设备,其中预定标准是预定目标函数的最优选择,并且其中信号处理单元的输出或设备的输出中的相对误差被用作自变量。
11.根据权利要求7或8所述的信号处理设备,其中预定标准是预定目标函数的最优选择,其中所述目标函数考虑整个设备或每个单独的信号处理单元的采样和数字化信号的特性,并且其中所述信号处理设备还包括数字处理单元,其被配置为对整个设备或每个单独的信号处理单元的采样和数字化信号的特性进行确定,该特性反映了每个处理单元的单独的空间误差的影响。
12.根据权利要求7或8所述的信号处理设备,其中预定标准是预定目标函数的最优选择,并且其中所述目标函数的自变量是信号处理单元或设备输出的各自空间误差的绝对或相对差异。
13.根据权利要求9到12之一所述的信号处理设备,其中目标函数的最优选择是以下之一:将自变量的总和最小化;选择那些具有最小或最大自变量的信号处理单元;选择那些具有与所有自变量的平均、所有自变量的中值、所有自变量的加权平均、预定值、用户选择值中之一最接近的自变量的信号处理单元。
14.根据前述权利要求中的任意一个所述的信号处理设备,其中所述信号处理单元是以下列出的装置中的至少一个:模数转换器、数模转换器、跟踪-保持电路、比较器、或跟踪-保持电路与模数转换器的组合。
15.一种用于控制信号处理设备的方法,所述信号处理设备包括多个信号处理单元,其中每个信号处理单元具有相同的结构以及至少一个空间误差,这些信号处理单元适于对输入信号进行预定的信号处理,所述方法包括:
根据预定标准从多个信号处理单元中选择信号处理单元;
由所选择的信号处理单元形成第一数量的操作组,其中每个组各自包含第二数量的信号处理单元;以及
以时间交错方案控制信号处理单元的组使得启用的组提供各个处理过的输入信号作为输出信号。
16.根据权利要求15所述的方法,其中选择和形成步骤包括用在设备操作中将不被使用的信号处理单元来形成至少一个附加的非操作组。
17.根据权利要求16所述的方法,还包括根据预定策略使任意一个操作组被至少一个非操作组的各自的一个非操作组替换。
18.根据权利要求15至17中的任意一个所述的方法,还包括以时间交错方案控制预定数量的组,使得信号处理设备能实现与一个信号处理单元的处理速度乘以被使用组的预定数量相对应的处理速度。
19.根据权利要求15至18中的任意一个所述的方法,还包括同时使用每一个组中的各信号处理单元,并对每个组的信号处理单元的全部或一些的输出进行分析。
20.根据权利要求19所述的方法,其中对各个组的信号处理单元的全部或一些被选单元的输出进行分析的步骤包括对信号处理单元的全部或一些被选单元的输出进行求平均、确定中值或产生加权平均。
21.根据权利要求15至20中的任意一个所述的方法,其中选择步骤还包括使用每个信号处理单元的至少一个空间处理误差作为自变量来对预定目标函数最优化。
22.根据权利要求21所述的方法,其中用于目标函数的自变量是信号处理单元的全部或一些输出或者设备的输出的相对或绝对误差。
23.根据权利要求22所述的方法,其中信号处理单元中的信号处理步骤包括:
对各自的输入信号进行采样和数字化;以及
对预定目标函数最优化包括对整个设备或每个单独的信号处理单元的采样和数字化信号的特性进行确定,该特性反映了每个处理单元的单独的空间误差的影响;以及考虑整个设备或每个单独的信号处理单元的采样和数字化信号的目标函数特性。
24.根据权利要求21所述的方法,其中目标函数的自变量是信号处理单元或设备输出的各自空间误差的绝对或相对差异。
25.根据权利要求20至24中的任意一个所述的方法,其中对目标函数最优化的步骤包括以下步骤中的至少一个:将全部信号处理单元的某一空间误差的总和最小化;选择那些具有最小或最大空间误差的信号处理单元;选择那些具有与全部信号处理单元的所有空间误差的平均最接近的空间误差的信号处理单元。
26.一种计算机程序,包括程序代码装置,当在计算机上执行所述计算机程序时,所述程序代码装置用于使得计算机执行如权利要求15到25中之一所述的方法的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07109484 | 2007-06-04 | ||
EP07109484.1 | 2007-06-04 | ||
PCT/IB2008/052076 WO2008149255A2 (en) | 2007-06-04 | 2008-05-27 | Error processing in time interleaved signal processing devices |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101689859A true CN101689859A (zh) | 2010-03-31 |
Family
ID=40032903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880018661A Pending CN101689859A (zh) | 2007-06-04 | 2008-05-27 | 时间交错式信号处理装置中的误差处理 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100153041A1 (zh) |
EP (1) | EP2156562B1 (zh) |
CN (1) | CN101689859A (zh) |
WO (1) | WO2008149255A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110868214A (zh) * | 2018-08-27 | 2020-03-06 | 大众汽车有限公司 | 用于模拟-数字转换的方法和设备、电网 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898446B2 (en) | 2009-06-03 | 2011-03-01 | Texas Instruments Incorporated | Correction of sampling mismatch in time-interleaved analog-to-digital converters |
US8736479B2 (en) * | 2011-10-03 | 2014-05-27 | Agilent Technologies, Inc. | Reducing metastability in analog to digital conversion |
US9000960B2 (en) * | 2013-07-17 | 2015-04-07 | Semtech Corporation | High-order and nested redundancies in time-interleaved ADCs |
WO2020043305A1 (en) * | 2018-08-31 | 2020-03-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Control of a time-interleaved analog-to-digital converter |
CN112740556A (zh) | 2018-09-28 | 2021-04-30 | 英特尔公司 | 模数转换 |
WO2022122929A1 (en) * | 2020-12-11 | 2022-06-16 | Sony Semiconductor Solutions Corporation | Pixel circuit and solid-state imaging device |
US11750166B2 (en) | 2021-01-13 | 2023-09-05 | Marvell Asia Pte. Ltd. | Method and device for high bandwidth receiver for high baud-rate communications |
US11309904B1 (en) | 2021-02-24 | 2022-04-19 | Marvell Asia Pte Ltd. | Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4674125A (en) * | 1983-06-27 | 1987-06-16 | Rca Corporation | Real-time hierarchal pyramid signal processing apparatus |
JP3529883B2 (ja) * | 1995-03-16 | 2004-05-24 | 株式会社東芝 | 信号変換装置 |
US5745394A (en) * | 1995-08-31 | 1998-04-28 | Hewlett Packard Company | High speed analog to digital converter, decimation and storage system |
JP3846925B2 (ja) * | 1995-12-22 | 2006-11-15 | パイオニア株式会社 | トラッキングエラー信号の波形制御装置 |
US6363504B1 (en) * | 1999-08-31 | 2002-03-26 | Unisys Corporation | Electronic system for testing a set of multiple chips concurrently or sequentially in selectable subsets under program control to limit chip power dissipation |
JP2001308804A (ja) * | 2000-04-27 | 2001-11-02 | Agilent Technologies Japan Ltd | 冗長性をもったインターリーブ方法と、それを利用したa/d変換器と、d/a変換器、トラック・ホールド回路 |
US6615148B2 (en) * | 2000-05-17 | 2003-09-02 | Tektronix, Inc. | Streaming distributed test and measurement instrument |
JPWO2003081781A1 (ja) * | 2002-03-22 | 2005-07-28 | ザインエレクトロニクス株式会社 | 半導体集積回路 |
US7299146B2 (en) * | 2002-06-27 | 2007-11-20 | International Business Machines Corporation | Apparatus and method to calibrate a system having an input signal and an output signal |
US7012559B1 (en) * | 2004-09-24 | 2006-03-14 | Broadcom Corporation | Hierarchical parallel pipelined operation of analog and digital circuits |
DE102004049161B4 (de) * | 2004-10-08 | 2009-10-29 | Infineon Technologies Ag | Zeitversetzt arbeitender Analog-Digital-Wandler |
EP1844550B1 (en) * | 2005-02-04 | 2010-12-08 | Signal Processing Devices Sweden AB | Estimation of timing errors in a time-interleaved analog to digital converter system |
US7312734B2 (en) * | 2005-02-07 | 2007-12-25 | Analog Devices, Inc. | Calibratable analog-to-digital converter system |
EP2041873A4 (en) * | 2006-06-30 | 2010-07-28 | Signal Proc Devices Sweden Ab | TIME-INTERLACED ANALOG-TO-DIGITAL CONVERTER SYSTEM |
US7477999B2 (en) * | 2006-10-26 | 2009-01-13 | Samplify Systems, Inc. | Data compression for a waveform data analyzer |
-
2008
- 2008-05-27 EP EP08763118A patent/EP2156562B1/en not_active Not-in-force
- 2008-05-27 WO PCT/IB2008/052076 patent/WO2008149255A2/en active Application Filing
- 2008-05-27 US US12/601,050 patent/US20100153041A1/en not_active Abandoned
- 2008-05-27 CN CN200880018661A patent/CN101689859A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110868214A (zh) * | 2018-08-27 | 2020-03-06 | 大众汽车有限公司 | 用于模拟-数字转换的方法和设备、电网 |
CN110868214B (zh) * | 2018-08-27 | 2023-11-21 | 大众汽车有限公司 | 用于模拟-数字转换的方法和设备、电网 |
Also Published As
Publication number | Publication date |
---|---|
WO2008149255A2 (en) | 2008-12-11 |
US20100153041A1 (en) | 2010-06-17 |
EP2156562A2 (en) | 2010-02-24 |
EP2156562B1 (en) | 2012-07-11 |
WO2008149255A3 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101689859A (zh) | 时间交错式信号处理装置中的误差处理 | |
CN112534448B (zh) | 多量子位控制 | |
JP6488589B2 (ja) | 混合信号回路 | |
CN102427368A (zh) | 一种高速的逐次逼近寄存器模数转换器 | |
WO2019012533A1 (en) | RECONFIGURABLE DAC IMPLEMENTED BY A NEURONAL NETWORK BASED ON A MEMORIST | |
JP2013021687A (ja) | 確率的a/d変換器及び確率的a/d変換器を用いる方法 | |
Dallet et al. | Dynamic characterisation of analogue-to-digital converters | |
US9912343B1 (en) | Analog to digital converter with background calibration techniques | |
US20090319211A1 (en) | Analog-to-digital converter with capacitor array | |
Wen et al. | An on chip ADC test structure | |
US20020000925A1 (en) | System and method for reducing timing mismatch in sample and hold circuits using an FFT and subcircuit reassignment | |
JP2011049746A (ja) | A/d変換装置 | |
US6377195B1 (en) | Offset compensation in parallel analogue-digital converters | |
Huang et al. | A low-energy and area-efficient V aq-based switching scheme with capacitor-splitting structure for SAR ADCs | |
KR101422963B1 (ko) | 다채널 생체 신호 검출을 위한 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
Arpaia et al. | A dynamic error model for integrating analog-to-digital converters | |
CN112087232B (zh) | 一种tiadc系统直流偏置和增益误差校准方法及装置 | |
US7079059B2 (en) | ADC with digital error correction | |
US10630310B1 (en) | Analog signal generation by hardware re-use in sampled circuits | |
Garcia et al. | Signal analysis using the complex spectral phase evolution (cspe) method | |
Erdozain et al. | A new stochastic algorithm inspired on genetic algorithms to estimate signals with finite rate of innovation from noisy samples | |
CN106301366B (zh) | 模拟至数字转换装置及相关的校准方法与校准模块 | |
WO2005041417A2 (en) | Digital input signals constructor providing analog representation thereof | |
CN104205644B (zh) | 用以改善模拟到数字转换器输出的系统、装置及方法 | |
Otazu et al. | Detection of superimposed periodic signals using wavelets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20100331 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |