[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101661886B - 半导体制备中源漏注入结构的制备方法 - Google Patents

半导体制备中源漏注入结构的制备方法 Download PDF

Info

Publication number
CN101661886B
CN101661886B CN2008100437304A CN200810043730A CN101661886B CN 101661886 B CN101661886 B CN 101661886B CN 2008100437304 A CN2008100437304 A CN 2008100437304A CN 200810043730 A CN200810043730 A CN 200810043730A CN 101661886 B CN101661886 B CN 101661886B
Authority
CN
China
Prior art keywords
source
photoresist
preparation
drain
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100437304A
Other languages
English (en)
Other versions
CN101661886A (zh
Inventor
陈福成
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100437304A priority Critical patent/CN101661886B/zh
Publication of CN101661886A publication Critical patent/CN101661886A/zh
Application granted granted Critical
Publication of CN101661886B publication Critical patent/CN101661886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体制备中源漏注入结构的制备方法，其通过先一次光刻显影后的光刻胶图形为掩膜进行源漏注入区的离子注入，而后干法刻蚀去除多晶硅栅侧面的光刻胶，再进行轻掺杂漏注入，形成轻掺杂漏区。利用本发明的制备方法，只需一次光刻显影，且省略了侧墙工艺，可广泛用于半导体器件制备中。

Description

半导体制备中源漏注入结构的制备方法
技术领域
本发明涉及一种半导体器件中源漏注入结构的制备方法，包括源漏区和轻掺杂漏区的形成。
背景技术
在半导体芯片制造中，一般光刻的次数决定了产品的成本。在传统的芯片制备工艺流程中，源漏区注入(SD Implanting)和轻掺杂漏区(LDDLight Dose Doping)注入分别通过光刻工艺形成的光刻胶来作为注入阻挡层。常见的半导体器件注入结构形成的方法流程，在多晶硅栅形成之后，包括如下步骤：
1、在硅片上淀积一层氧化硅衬垫层，用于在离子注入过程中保护硅衬底上已经形成的结构；
2、低剂量掺杂注入区光刻，后进行低剂量离子注入；
3、形成多晶硅栅侧墙；
4、源漏注入光刻，后进行源漏区离子注入。
后续还有例如去光刻胶和清洗等常规步骤。在上述的流程中可以看出，需要用两个光刻掩膜版，进行两次光刻工艺作为注入阻挡层。
发明内容
本发明要解决的技术问题是提供一种半导体制备中源漏注入结构的制备方法，其能通过减少光刻掩膜版和光刻次数，降低芯片生产成本。
为解决上述技术问题，本发明的半导体制备中源漏注入结构的制备方法，所述源漏注入结构包括源漏注入区和轻掺杂漏区，其特征在于，在硅片上淀积作为多晶硅栅的多晶硅之后，包括如下步骤：
1)涂光刻胶，对所述多晶硅进行光刻和显影，以显影后的光刻胶图形为掩膜，刻蚀多晶硅形成多晶硅栅，并去除光刻胶并清洗；
2)在硅片上淀积氧化硅，作氧化硅衬垫层；
3)涂光刻胶，光刻和显影后形成的光刻胶图形作为源漏注入区注入时的掩膜；
4)进行源漏注入区的离子注入，形成源漏注入区；
5)干法刻蚀横向削减光刻胶，去除多晶硅栅侧面的光刻胶，使光刻胶图形的开口变大到预定数值；
6)以开口变大后的光刻胶图形为掩膜，进行轻掺杂漏区的离子注入，形成轻掺杂漏区；
7)去除光刻胶并清洗。
本发明的半导体制备中源漏注入结构的制备方法，仅需要一个光刻掩膜版进行一次光刻，且在两次注入之间通过扩大掩膜图形的开口尺寸，省略了常规工艺中侧墙制备的流程，大幅降低了制备的成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的制备方法中多晶硅栅光刻显影后的结构示意图；
图2为本发明的制备方法中多晶硅栅刻蚀后的结构示意图；
图3为本发明的制备方法中氧化硅衬垫层制备后的结构示意图；
图4为本发明的制备方法中进行源漏注入区光刻后的结构示意图；
图5为本发明的制备方法中进行源漏注入区后的结构示意图；
图6为本发明的制备方法中刻蚀去除多晶硅栅侧面的光刻胶后的结构示意图；
图7为本发明的制备方法中形成轻掺杂漏区后的结构示意图；
图8为完成本发明的流程后的结构示意图；
图9为本发明的流程示意图。
具体实施方式
本发明的半导体器件源漏注入结构的制备方法，其中源漏注入结构包括常规的源漏区注入(重掺杂)和轻掺杂漏区注入(即LDD注入)。本发明的制备方法主要基于一次光刻后，先进行源漏注入区的注入，形成源漏注入区；而后扩大光刻胶图形的开口尺寸，使光刻胶开口扩大到预先设定的轻掺杂漏区的尺寸；再进行轻掺杂漏区的注入，形成轻掺杂漏区；最后去胶清洗即可。
结合图9的流程示意图，介绍具体实施的流程：
1、在多晶硅淀积之后，进行多晶硅栅的光刻(见图1)；
2、刻蚀去除曝出的多晶硅，形成半导体器件的多晶硅栅(见图2)；
3、接着淀积一层氧化硅衬垫层(1iner oxide)，作为离子注入时的保护层(见图3)；
4、涂光刻胶，用源漏注入区的光刻掩膜版曝光显影(见图4)，曝出需进行源漏注入的区域，离子注入形成源漏注入区(见图5)，此步骤中的注入离子能量和剂量与常规的工艺相同；
5、利用干法刻蚀工艺横向裁减光刻胶，去除多晶硅栅侧面的光刻胶(见图6)。光刻胶的横向裁减采用Cl2、O2和HBr为刻蚀气体。刻蚀工艺条件可设为：源功率为200～1200W，偏转功率为0～200W，气体压力为10～150mT，Cl2气体流量为0～200SCCM，HBr气体流量为0～300SCCM，O2流量为0～200SCCM，碳氟系气体的流量为0～100SCCM。刻蚀中可采用双功率源干法刻蚀设备。
6、以步骤五中开口扩大的光刻胶图形为掩膜，进行轻掺杂漏区离子注入，形成轻掺杂漏区(见图7)。注入工艺中的注入离子的类型、剂量、注入能量等与常规工艺相同。
7、最后，去除光刻胶并清洗(见图8)。

Claims (3)

1.一种半导体制备中源漏注入结构的制备方法，所述源漏注入结构包括源漏区和轻掺杂漏区，其特征在于，在硅片上淀积作为多晶硅栅的多晶硅之后，包括如下步骤：
1)涂光刻胶，对所述多晶硅进行光刻和显影，以显影后的光刻胶图形为掩膜，刻蚀多晶硅形成多晶硅栅，并去除光刻胶并清洗；
2)在硅片上淀积氧化硅，用作氧化硅衬垫层；
3)涂光刻胶，光刻和显影后形成的光刻胶图形作为源漏注入区注入时的掩膜；
4)进行源漏注入区的离子注入，形成源漏注入区；
5)干法刻蚀横向削减去除多晶硅栅侧面的光刻胶，使光刻胶图形的开口变大到预定数值；
6)以开口变大后的光刻胶图形为掩膜，进行轻掺杂漏区的离子注入，形成轻掺杂漏区；
7)去除光刻胶并清洗。
2.按照权利要求1所述的制备方法，其特征在于，所述步骤五中干法刻蚀采用Cl2、O2和HBr为刻蚀气体。
3.按照权利要求2所述的制备方法，其特征在于，所述步骤五中干法刻蚀的工艺条件设为：源功率为200～1200W，偏转功率为0～200W，气体压力为10～150mT，Cl2气体流量为0～200SCCM，HBr气体流量为0～300SCCM，O2流量为0～200SCCM，碳氟系气体的流量为0～100SCCM。
CN2008100437304A 2008-08-25 2008-08-25 半导体制备中源漏注入结构的制备方法 Active CN101661886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100437304A CN101661886B (zh) 2008-08-25 2008-08-25 半导体制备中源漏注入结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100437304A CN101661886B (zh) 2008-08-25 2008-08-25 半导体制备中源漏注入结构的制备方法

Publications (2)

Publication Number Publication Date
CN101661886A CN101661886A (zh) 2010-03-03
CN101661886B true CN101661886B (zh) 2011-06-22

Family

ID=41789813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100437304A Active CN101661886B (zh) 2008-08-25 2008-08-25 半导体制备中源漏注入结构的制备方法

Country Status (1)

Country Link
CN (1) CN101661886B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386096A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 改善ldmos性能一致性和稳定性的方法
CN102637600B (zh) * 2011-02-10 2014-04-30 上海宏力半导体制造有限公司 Mos器件制备方法
CN102446769B (zh) * 2011-09-08 2013-12-04 上海华力微电子有限公司 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
WO2013099785A1 (ja) * 2011-12-26 2013-07-04 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
CN103904023A (zh) * 2012-12-25 2014-07-02 上海华虹宏力半导体制造有限公司 厚铝刻蚀工艺中光刻胶的去除方法
CN107180764B (zh) * 2016-03-11 2020-09-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221706B1 (en) * 1999-03-17 2001-04-24 Advanced Micro Devices, Inc. Aluminum disposable spacer to reduce mask count in CMOS transistor formation
CN1349250A (zh) * 2000-10-16 2002-05-15 联华电子股份有限公司 以镶嵌工艺形成栅极的方法
KR20020069665A (ko) * 2001-02-27 2002-09-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN1101059C (zh) * 1997-08-26 2003-02-05 日本电气株式会社 制作半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101059C (zh) * 1997-08-26 2003-02-05 日本电气株式会社 制作半导体器件的方法
US6221706B1 (en) * 1999-03-17 2001-04-24 Advanced Micro Devices, Inc. Aluminum disposable spacer to reduce mask count in CMOS transistor formation
CN1349250A (zh) * 2000-10-16 2002-05-15 联华电子股份有限公司 以镶嵌工艺形成栅极的方法
KR20020069665A (ko) * 2001-02-27 2002-09-05 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
CN101661886A (zh) 2010-03-03

Similar Documents

Publication Publication Date Title
CN101661886B (zh) 半导体制备中源漏注入结构的制备方法
JP2007053356A5 (zh)
TW200305954A (en) Integrated circuit device and method therefor
CN107437506A (zh) 半导体结构的形成方法
CN101431056A (zh) 半导体器件制备中源漏注入的方法
CN102637600B (zh) Mos器件制备方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN102110636A (zh) 改善反窄沟道效应及制作mos晶体管的方法
CN103515210A (zh) 一种后栅极工艺晶体管及其形成方法
US8809172B2 (en) Self-aligned patterning for deep implantation in a semiconductor structure
CN101661887B (zh) 源漏注入结构的制备方法
CN109920731A (zh) 多晶硅薄膜晶体管及其制作方法
CN114420629A (zh) 半导体结构及其制作方法
CN101330048A (zh) 轻掺杂离子注入方法
CN106611789B (zh) 鳍式场效应晶体管及其形成方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN102446851B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN104425271A (zh) Mos晶体管及其形成方法
CN102299062B (zh) 制造半导体器件栅极侧墙的方法
CN101783324B (zh) Cmos晶体管及其制作方法
CN104851803A (zh) 横向扩散金属氧化物半导体器件的制造方法
CN101364544B (zh) 轻掺杂区、源/漏区形成方法和膜层图形化方法
JP2007266491A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.