[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101626056A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN101626056A
CN101626056A CN200810181256A CN200810181256A CN101626056A CN 101626056 A CN101626056 A CN 101626056A CN 200810181256 A CN200810181256 A CN 200810181256A CN 200810181256 A CN200810181256 A CN 200810181256A CN 101626056 A CN101626056 A CN 101626056A
Authority
CN
China
Prior art keywords
layer
semiconductor
independent
patterned
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810181256A
Other languages
English (en)
Inventor
林俊吉
林孜翰
谢建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Publication of CN101626056A publication Critical patent/CN101626056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种半导体元件及其制造方法，半导体元件包括：半导体基底具有空穴，以及发光二极管芯片设置于空穴内；空穴中填充封装树脂以覆盖发光二极管芯片；两个独立的金属线设置于封装树脂上，且电性连接至发光二极管芯片；至少两个独立的内导线设置于空穴内，且电性连接至独立的金属线；以及至少两个独立的外导线设置于半导体基底的底部表面上，且电性连接至独立的内导线。本发明可提升LED芯片和内连线层之间连接的信赖性。同时，可节省因打线接合时所需的导线空间，借此减少LED封装载体基底的面积，并且增加单位基底面积上的产品的产率。此外，本发明的成本可以较倒装芯片型LED封装的芯片成本减少许多。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件，特别涉及一种无打线接合的发光二极管元件。
背景技术
发光二极管(light-emitting diode，简称LED)为具有多重优点的固态光源，其可提供高亮度的可靠光源，因此可应用于显示器、交通标志及指示灯上。LED的制作是通过在基底上沉积n型掺杂区、有源区以及p型掺杂区而形成，某些种类的LED在元件的一侧形成n型接点，并在元件的另一相反侧形成p型接点；其他种类的LED则是在元件的同一侧上形成两个接点。
一般而言，传统的LED封装结构有两种形式，一种为打线接合(wirebonding)的LED元件，如图1所示，其中LED芯片12附着在基底10上，n型接点和p型接点都在LED芯片12的同一侧上。通过打线接合的方式将两个引线14分别连接至LED芯片12的接点，且电性连接至基底10的导线。然而，打线接合的LED元件有一些缺点，首先，引线14容易受损，因此在LED芯片12和基底10的导线之间传送信号时会产生信赖性的问题。另外，打线接合的LED元件还需要在基底上LED芯片12以外的位置保留空间，以设置引线14，因此元件的体积较大且成本较高。此外，打线接合的工艺较耗时，且元件的产率较低。
另一种封装结构为倒装芯片型(flip chip)LED元件，如图2所示，其中LED芯片12以接点面对基底10的方式，镶嵌在基底10上，LED芯片12的接点经由锡球16连接至基底10的导线。虽然其元件的信赖度可通过倒装芯片型封装改善，但是用在倒装芯片型封装的LED芯片较打线接合型所用的芯片贵，而且倒装芯片封装型LED元件的制造较困难。
因此，业界亟需一种LED元件，其可以克服上述问题。
发明内容
为克服现有技术的缺陷，本发明提供一种半导体元件及其制造方法，用于发光二极管芯片封装的半导体元件无打线接合。本发明的一实施例提供一种半导体元件，包括：半导体基底具有空穴，以及发光二极管芯片设置于空穴内；空穴内以封装树脂填充，以覆盖发光二极管芯片；至少两个独立的金属线设置于封装树脂上，且电性连接至发光二极管芯片；至少两个独立的内导线层设置于空穴内，且电性连接至独立的金属线；以及至少两个独立的外导线层设置于半导体基底的底部表面上，且电性连接至独立的内导线层。
本发明的一实施例还提供一种半导体元件的制造方法，包括：提供半导体晶片，其具有第一表面及第二表面，形成多个空穴在半导体晶片的第一表面上。形成图案化的内导线层在半导体晶片的第一表面上和所述多个空穴内，形成图案化的外导线层在半导体晶片的第二表面上，且电性连接至图案化的内导线层。提供多个发光二极管芯片在相对的空穴内，然后在空穴内填充封装树脂，以覆盖发光二极管芯片。形成金属层在封装树脂和图案化的内导线层上，其中金属层穿过封装树脂，电性连接至发光二极管芯片。然后，图案化金属层，形成两个独立的金属线在封装树脂上，并在相邻的空穴之间分割半导体晶片，以形成多个半导体元件。
在本发明的半导体元件中并未使用打线接合，因此可提升LED芯片和内连线层之间连接的信赖性。同时，因为本发明的LED封装结构并无打线接合，所以可节省因打线接合时所需的导线空间，借此减少LED封装载体基底的面积，并且增加单位基底面积上的产品的产率。此外，本发明的半导体元件所使用的LED芯片可以与打线接合型LED封装所使用的LED芯片相同，因此，在本发明的半导体元件中，其LED芯片的成本可以较倒装芯片型LED封装的芯片成本减少许多。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下。
附图说明
图1显示传统的打线接合型LED元件的剖面示意图；
图2传统的倒装芯片型LED元件的剖面示意图；
图3A-图3H显示根据本发明一实施例的LED元件的制造流程的剖面示意图；以及
图4A-图4E显示根据本发明另一实施例的LED元件的制造流程的剖面示意图。
上述附图中的附图标记说明如下：
公知部分(图1及图2)
10～基底；12～LED芯片；14～引线；16～锡球。
本发明部分(图3A至图4E)
100、200’～半导体基底；102～空穴；104～通孔；106、128～绝缘层；108～内导线层；108a、110a～图案化的金属层；108b、110b、122～金属层；110、111～外导线层；118～LED芯片；120～封装树脂；121、123～开口；124～独立的金属线；126～切割线；129～刻痕；200～半导体晶片；200a～半导体基底的侧壁；130～玻璃基板。
具体实施方式
以下以实施例并配合附图详细说明本发明，在附图或说明书描述中，相似或相同的元件使用相同的标记。且在附图中，实施例的元件的形状或厚度可扩大，以简化或是方便标示。可以了解的是，未示出或描述的元件，可以是本领域普通技术人员所知的各种形式。
本发明提供无打线接合的LED封装结构，图3H和图4E显示依据本发明实施例的LED元件的剖面图。请参阅图3H，LED元件包括半导体基底100，例如为硅基底或其他半导体基底，半导体基底100可含有各种元件，例如包含晶体管、电阻器及其他的半导体元件，为了简化附图，半导体基底中的各种元件并未示出。在半导体基底100的上表面形成空穴(cavity)102，并在空穴102的下方穿过半导体基底100而形成至少两个通孔(through hole)104。在空穴102内及半导体基底100的上表面形成至少两个独立的内连线层108，在半导体基底100的底部表面上形成至少两个独立的外导线层110作为输入电极，独立的内连线层108经由通孔104分别与独立的外导线层110连接。在空穴102内设置发光二极管芯片118，并在空穴102内填充封装树脂120，以覆盖发光二极管芯片118。两个独立的金属线124形成于封装树脂120上，穿过封装树脂120与发光二极管芯片118的p型接点和n型接点分别连接。同时，两个独立的金属线124也分别电性连接至独立的内连线层108。在图3H的LED元件中，在LED芯片和内导线层之间并没有使用打线接合做电性连接。
请参阅图4E，其显示本发明另一实施例的LED元件。LED元件包括半导体基底200’，其具有空穴102，在空穴102内和半导体基底200’的上表面上设置至少两个独立的内连线层108。在空穴102内设置发光二极管芯片118，并在空穴102内填充封装树脂120，以覆盖发光二极管芯片118。两个独立的金属线124形成于封装树脂120上，穿过封装树脂120与发光二极管芯片118的p型接点(p-contact)和n型接点(n-contact)分别连接。同时，两个独立的金属线124也分别与独立的内连线层108电性连接。在此实施例中，在空穴102下方并没有通孔存在。至少两个外导线层111设置于半导体基底200’的底部表面上，且延伸至半导体基底200’的侧壁，以与内连线层108电性连接。此外，还有一玻璃基板130设置于LED芯片118上方。
接着，参阅图3A-图3H，其显示本发明一实施例的LED元件的制造流程的剖面示意图。如图3A所示，首先提供半导体基底100，其例如为硅晶片或其他半导体晶片。利用湿式蚀刻或干蚀刻工艺，在半导体基底100的上表面形成多个彼此相邻的空穴102，并以湿式蚀刻工艺在每个空穴102下方形成至少两个通孔104。为了简化附图，在图3A中仅示出两个相邻的空穴102，并且在每个空穴102下方仅示出两个通孔104。
参阅图3B，绝缘层106顺序性地形成于半导体晶片100的上表面和底部表面、每个空穴102的内表面以及每个通孔104的侧壁上。绝缘层106例如为硅氧化物，其可以利用热氧化法(thermal oxidation)、化学气相沉积法(CVD)或其他公知的沉积工艺形成。参阅图3C，以溅镀法(sputtering)顺序性地形成第一金属层(未示出)于绝缘层106上，覆盖半导体晶片100的上表面、空穴102的内表面以及填充通孔104的上半部分，第一金属层的厚度可约为2～3μm。接着，以溅镀法顺序性地形成第二金属层(未示出)于绝缘层106上，覆盖半导体晶片100的底部表面并填充通孔104的下半部分，第二金属层的厚度可约为2～3μm。如上所述，第一金属层可经由通孔104与第二金属层连接。接着，将第一金属层和第二金属层以光刻蚀刻工艺图案化，分别形成图案化的金属层108a和110a，然后利用电镀工艺在图案化的金属层108a和110a上分别沉积金属层108b和110b，借此在每个空穴102内形成至少两个独立的内导线层108，并且对于每个空穴102而言，在半导体晶片100的底部表面上形成至少两个独立的外导线层110，其中内导线层108延伸至半导体晶片100的上表面。金属层108a和110a可以是铝(Al)、铜(Cu)或其合金，金属层108b和110b可以是镍(Ni)、金(Au)、银(Ag)或其合金。内导线层108和外导线层110的厚度可约为5μm。
参阅图3D，首先提供多个LED芯片118至对应的空穴102内，然后在这些空穴102内填充透明封装树脂120，以覆盖LED芯片118。封装树脂120可以是感光性树脂(photosensitive resin)，因此可通过曝光和显影工艺在封装树脂120内形成两个开口121，以暴露出LED芯片118的接点(contact)。接着，参阅图3E，以溅镀工艺在封装树脂120以及半导体晶片100的上表面沉积金属层122，同时以金属层122填充开口121。
参阅图3F，利用光刻及蚀刻工艺图案化金属层122，针对每个LED芯片118，形成两个独立的金属线124在封装树脂120上。在此步骤中，位于独立的金属线124之间的封装树脂120和金属层122会被蚀刻移除，形成开口123。两个独立的金属线124经由穿过封装树脂120而与LED芯片118的p型接点和n型接点(未示出)连接。此外，这两个独立的金属线124也分别与独立的内导线层108电性连接。
参阅图3G，沿着相邻空穴102之间的切割线126分割半导体晶片100，以形成多个半导体元件。参阅图3H，在半导体晶片100的侧壁上可涂布绝缘层128，覆盖内导线层108和外导线层110的侧面，以保护导线层108和110。在此实施例中，于LED芯片118和内导线层10之间无打线接合。
接着，参阅图4A-图4E，其显示本发明另一实施例的LED元件的制造流程的剖面示意图。在图4A-图4E中，与图3A-图3H的元件相似的部分以同样的标号标示，在此不再赘述。如图4A所示，首先提供半导体基底200，其包括多个彼此相邻的空穴102。
绝缘层106例如为硅氧化物，可利用热氧化法、化学气相沉积法(CVD)或其他公知的沉积工艺，顺序性地形成于半导体晶片200的上表面和每个空穴102的内表面上。接着，第一金属层(未示出)顺序性地形成于绝缘层106上，覆盖半导体晶片200的上表面以及每个空穴102的内表面。然后，以光刻蚀刻工艺图案化第一金属层，在每个空穴102内形成至少两个独立的内导线层108。
接着，提供多个LED芯片118至对应的空穴102内，并在这些空穴102内填充透明封装树脂120，以覆盖LED芯片118。封装树脂120可以是感光性树脂，可利用曝光和显影工艺在封装树脂120内形成两个开口121，以暴露出LED芯片118的接点。
参阅图4B，以溅镀工艺在封装树脂120上和半导体晶片200的上表面上形成金属层122，同时以金属层122填充开口121。参阅图4C，以光刻蚀刻工艺将金属层122图案化，针对每个LED芯片118，形成两个独立的金属线124在封装树脂120上。在此步骤中，位于两个独立的金属线124之间的封装树脂120和金属层122会被蚀刻移除，以形成开口123。这两个独立的金属线124经由穿过封装树脂120而与LED芯片118的p型接点和n型接点(未示出)连接。此外，这两个独立的金属线124也分别与独立的内导线层108电性连接。
参阅图4D，将半导体晶片200的上表面贴附至一玻璃基板130上，然后以研磨工艺对半导体晶片200的背面进行薄化。接着，在半导体晶片200的背面进行蚀刻，以在相邻空穴102之间形成多个刻痕129，划分单个的半导体基底200’。绝缘层106例如为硅氧化物，可利用热氧化法、化学气相沉积法(CVD)或其他公知的沉积工艺，顺序性地形成于每个半导体基底200’的底部表面及侧壁上。然后，第二金属层(未示出)顺序性地形成于绝缘层106上，覆盖每个半导体基底200’的底部表面和侧壁。接着，以光刻蚀刻工艺图案化第二金属层，在每个半导体基底200’的底部表面上形成至少两个独立的外导线层111，且这两个独立的外导线层111沿着半导体基底200’的侧壁200a延伸，分别与独立的内导线层108连接。独立的内导线层108和独立的外导线层111可由两个金属层组成，并利用溅镀及电镀工艺形成。这两个金属层可以是铝、铜、镍、金、银或其合金，内导线层108和外导线层110的厚度可约为5μm。
接着，将半导体晶片沿着位于刻痕129处的切割线126分割，以形成多个如图4E所示的半导体元件。在此实施例中，在LED芯片118和内导线层10之间无打线接合。
虽然在图3H和图4E的半导体元件中，于LED芯片上方并未示出其他元件，但是可以理解的是，在LED芯片封装结构上方还可以设置其他元件，例如透镜模块(lens module)以及荧光层(fluorescent layer)。
依据上述各实施例，LED芯片可通过光刻蚀刻工艺所形成的金属线与内导线层电性连接，在本发明的半导体元件中并未使用打线接合，因此可提升LED芯片和内连线层之间连接的信赖性。同时，因为本发明的LED封装结构并无打线接合，所以可节省因打线接合时所需的导线空间，借此减少LED封装载体基底的面积，并且增加单位基底面积上的产品的产率。此外，本发明实施例的半导体元件所使用的LED芯片可以与打线接合型LED封装所使用的LED芯片相同，因此，在本发明的半导体元件中，其LED芯片的成本可以较倒装芯片型LED封装的芯片成本减少许多。
虽然本发明已公开优选实施例如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (16)

1.一种半导体元件，包括：
一半导体基底，具有一空穴在该半导体基底的一上表面上；
一发光二极管芯片，设置于该空穴内；
一封装树脂，设置于该空穴内，覆盖该发光二极管芯片；
两个独立的金属线，设置于该封装树脂上，且电性连接至该发光二极管芯片；
至少两个独立的内导线层，设置于该空穴内，且电性连接至所述独立的金属线；以及
至少两个独立的外导线层，设置于该半导体基底的一底部表面上，且电性连接至所述独立的内导线层。
2.如权利要求1所述的半导体元件，其中该半导体基底包括至少两个通孔在该空穴下方，且所述独立的内导线层通过所述通孔分别电性连接至所述独立的外导线层。
3.如权利要求2所述的半导体元件，还包括一第一绝缘层设置于该内导线层和该半导体基底之间、该外导线层和该半导体基底之间以及所述通孔的侧壁上。
4.如权利要求2所述的半导体元件，还包括一第二绝缘层设置于该半导体基底的侧壁上，覆盖所述外导线层和所述内导线层的侧面。
5.如权利要求1所述的半导体元件，其中所述独立的外导线层延伸至该半导体基底的侧壁上，分别与所述独立的内导线层直接连接。
6.如权利要求5所述的半导体元件，还包括一绝缘层设置于该内导线层和该半导体基底之间，以及该外导线层和该半导体基底之间。
7.如权利要求1所述的半导体元件，其中该封装树脂具有两个开口暴露出该发光二极管芯片，且该两个独立的金属线经由该两个开口与该发光二极管芯片连接。
8.一种半导体元件的制造方法，包括：
提供一半导体晶片，具有一第一表面及相对于该第一表面的一第二表面；
形成多个空穴在该半导体晶片的第一表面上；
形成一图案化的内导线层在该半导体晶片的第一表面上和所述多个空穴内；
形成一图案化的外导线层在该半导体晶片的第二表面上，且电性连接至该图案化的内导线层；
提供多个发光二极管芯片在相对的所述多个空穴内；
以一封装树脂填充所述多个空穴，覆盖所述多个发光二极管芯片；
形成一金属层在该封装树脂和该图案化的内导线层上，其中该金属层电性连接至所述多个发光二极管芯片；
图案化该金属层，对于每个所述发光二极管芯片，形成两个独立的金属线在该封装树脂上；以及
在相邻的所述多个空穴之间分割该半导体晶片，以形成多个半导体元件。
9.如权利要求8所述的半导体元件的制造方法，还包括形成至少两个通孔在每个所述空穴下方。
10.如权利要求9所述的半导体元件的制造方法，其中该图案化的内导线层经由所述多个通孔电性连接至该图案化的外导线层。
11.如权利要求9所述的半导体元件的制造方法，还包括形成一第一绝缘层在该图案化的内导线层和该半导体晶片之间、该图案化的外导线层和该半导体晶片之间以及所述多个通孔的侧壁上。
12.如权利要求9所述的半导体元件的制造方法，在分割该半导体晶片的步骤后，还包括形成一第二绝缘层在该半导体元件的侧壁上，覆盖该图案化的外导线层和该图案化的内导线层的侧面。
13.如权利要求8所述的半导体元件的制造方法，其中形成该图案化的外导线层和该图案化的内导线层的所述步骤包括溅镀、电镀以及光刻蚀刻。
14.如权利要求8所述的半导体元件的制造方法，在分割该半导体晶片的步骤之前，还包括：
贴附一玻璃基板至该半导体晶片的该第一表面上；
薄化该半导体晶片的该第二表面；以及
蚀刻该半导体晶片的该第二表面，以形成多个刻痕在相邻的所述多个空穴之间，
其中该图案化的外导线层延伸至每个半导体元件的侧壁，直接与该图案化的内导线层连接。
15.如权利要求14所述的半导体元件的制造方法，还包括形成一绝缘层在该图案化的内导线层与该半导体晶片之间，以及该图案化的外导线层与该半导体晶片之间。
16.如权利要求8所述的半导体元件的制造方法，还包括对于每个发光二极管芯片，形成两个开口在该封装树脂内，其中该金属层经由该开口与该发光二极管芯片直接连接。
CN200810181256A 2008-07-07 2008-11-18 半导体元件及其制造方法 Pending CN101626056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/168,559 2008-07-07
US12/168,559 US20100001305A1 (en) 2008-07-07 2008-07-07 Semiconductor devices and fabrication methods thereof

Publications (1)

Publication Number Publication Date
CN101626056A true CN101626056A (zh) 2010-01-13

Family

ID=41463682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810181256A Pending CN101626056A (zh) 2008-07-07 2008-11-18 半导体元件及其制造方法

Country Status (3)

Country Link
US (1) US20100001305A1 (zh)
CN (1) CN101626056A (zh)
TW (1) TW201003989A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280780A (zh) * 2014-07-10 2016-01-27 邱罗利士公司 封装结构及其制法与承载件
CN105845813A (zh) * 2016-04-25 2016-08-10 陈海英 一种led发光器件及led光源
US20220352426A1 (en) * 2018-07-05 2022-11-03 Samsung Display Co., Ltd. Light emitting device and method of fabricating same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
KR100992778B1 (ko) * 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
TWI495084B (zh) 2009-07-07 2015-08-01 Epistar Corp 發光元件
CN102593302B (zh) * 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
US20120188738A1 (en) * 2011-01-25 2012-07-26 Conexant Systems, Inc. Integrated led in system-in-package module
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
TWI436458B (zh) * 2011-07-29 2014-05-01 Hon Hai Prec Ind Co Ltd 晶圓級封裝結構及其製作方法
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
CN103066195A (zh) * 2013-01-25 2013-04-24 中国科学院半导体研究所 应用石墨烯作为导热层的倒装结构发光二极管
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
CN104037305B (zh) * 2014-07-01 2016-11-23 江阴长电先进封装有限公司 一种低热阻的晶圆级led封装方法及其封装结构
US20160141476A1 (en) * 2014-11-18 2016-05-19 Achrolux Inc. Package structure and method of manufacture thereof, and carrier
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
CN107926114B (zh) * 2015-09-03 2021-08-06 亮锐控股有限公司 制作led设备的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
WO2002084750A1 (fr) * 2001-04-12 2002-10-24 Matsushita Electric Works, Ltd. Dispositif luminescent faisant intervenir des del et procede de fabrication
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US20040173808A1 (en) * 2003-03-07 2004-09-09 Bor-Jen Wu Flip-chip like light emitting device package
US7183587B2 (en) * 2003-09-09 2007-02-27 Cree, Inc. Solid metal block mounting substrates for semiconductor light emitting devices
US7285434B2 (en) * 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
JP5004146B2 (ja) * 2005-04-28 2012-08-22 日本化薬株式会社 エポキシ樹脂、およびエポキシ樹脂組成物
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280780A (zh) * 2014-07-10 2016-01-27 邱罗利士公司 封装结构及其制法与承载件
CN105845813A (zh) * 2016-04-25 2016-08-10 陈海英 一种led发光器件及led光源
CN105845813B (zh) * 2016-04-25 2018-10-26 陈海英 一种led发光器件及led光源
US20220352426A1 (en) * 2018-07-05 2022-11-03 Samsung Display Co., Ltd. Light emitting device and method of fabricating same

Also Published As

Publication number Publication date
US20100001305A1 (en) 2010-01-07
TW201003989A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
CN101626056A (zh) 半导体元件及其制造方法
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
CN101587933B (zh) 发光二极管的晶圆级封装结构及其制造方法
TWI390772B (zh) 半導體裝置及其製造方法
TWI518949B (zh) 發光二極體封裝方法
US7855425B2 (en) Semiconductor device and method of manufacturing the same
TWI476946B (zh) 發光二極體裝置及其製造方法
US20070145400A1 (en) Semiconductor device and method for manufacturing the same
JP2005057265A (ja) 半導体発光デバイス用の実装
US20090194777A1 (en) Optoelectronic device submount
US7847299B2 (en) Semiconductor device and method of manufacturing the same
JP2021527965A (ja) 半導体発光デバイス
CN101685783B (zh) 发光二极管芯片封装结构及其制作方法
TWI450345B (zh) 晶片封裝體及其形成方法
CN113257964A (zh) 微led芯片及其封装方法、电子装置
KR101427874B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN101996959A (zh) 不通过打线即实现电性连接的芯片封装结构及其制作方法
US9117941B2 (en) LED package and method of the same
TWI482321B (zh) 具有傾斜結構之發光二極體封裝之方法
US12107201B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP7665871B2 (ja) 発光モジュール、発光モジュールの製造方法及び表示装置
KR20220107384A (ko) 반도체 발광소자
KR20220099025A (ko) 반도체 발광소자
TWI542031B (zh) 光學封裝及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100113