[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101611490B - 电路板的制造方法、半导体制造装置、电路板和半导体器件 - Google Patents

电路板的制造方法、半导体制造装置、电路板和半导体器件 Download PDF

Info

Publication number
CN101611490B
CN101611490B CN2008800051824A CN200880005182A CN101611490B CN 101611490 B CN101611490 B CN 101611490B CN 2008800051824 A CN2008800051824 A CN 2008800051824A CN 200880005182 A CN200880005182 A CN 200880005182A CN 101611490 B CN101611490 B CN 101611490B
Authority
CN
China
Prior art keywords
circuit board
resin
semiconductor device
thickness
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800051824A
Other languages
English (en)
Other versions
CN101611490A (zh
Inventor
奥川良隆
作道庆一
川口均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007036257A external-priority patent/JP5188075B2/ja
Priority claimed from JP2007092209A external-priority patent/JP2008251891A/ja
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101611490A publication Critical patent/CN101611490A/zh
Application granted granted Critical
Publication of CN101611490B publication Critical patent/CN101611490B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Reinforced Plastic Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了电路板的制造方法，其能够以稳定的方式制造新一代半导体器件，并提高二次安装工艺的产量。在回流处理前在高于树脂组合物固化后的玻璃化转变温度的温度下加热厚度为230μm的电路板11，其中，所述电路板11是利用基于氰酸酯的预浸料12制造的，在该预浸料12中，玻璃布用树脂组合物浸渍。

Description

电路板的制造方法、半导体制造装置、电路板和半导体器件
技术领域
本发明涉及电路板的制造方法以及半导体制造装置，特别涉及新一代电路板的制造方法和半导体制造装置。
背景技术
近来，从环境保护的角度出发，一直期望将不含卤素和磷等但具有耐燃性(frame-resistant)并可以与无Pb焊料连接的耐热材料用作基板材料。另一方面，随着电子器件小型化、轻量化和高性能化的市场发展趋势，半导体器件的高集成化、表面安装化逐步提高。例如，已经新开发出区域安装(area-mounting)型半导体器件(例如球栅阵列)作为新一代半导体器件，从而满足已经接近以QFP、SOP为代表的表面安装型半导体器件极限的多管脚化和高速化的要求。
按照以下工序组装区域安装型半导体器件。首先，将半导体元件安装在电路板的一面，通过环氧树脂组合物等仅将所述半导体元件的安装面(即，该电路板的一面)成型和密封。随后，进行加工(回流处理)，使无Pb焊球在230℃-260℃的温度下与电路板上没有安装半导体元件的表面连接。另外，进行加工，使区域安装型半导体器件安装在底板上(二次安装工艺)，以制造电子器件。
因此，要求电路板的材料在加热时具有高弹性的特性，以提高回流处理中安装的容易度。另外，如果由于热膨胀导致发生大量变形，则板上的应力增加，因此要求电路板的热膨胀系数要低。另一方面，在室温下，即使薄板也需要具有高的硬度(stiffness)。也即，要求电路板的材料(下文称为“基板材料”)具有高耐热性，即具有玻璃化转变温度(Tg)高的特性。由于此原因，需要开发具有此特性的基板材料。
另一方面，如果电路板为厚度不超过500μm的薄型板，当通过环氧树脂组合物等使半导体元件安装面成型和密封时，由于环氧树脂组合物等的固化收缩而产生大的弯曲(warp)。现有技术已知通过热膨胀系数低的树脂密封层来密封半导体元件安装面，从而降低弯曲量(参见例如，日本特开2000-216299号专利申请(Kokai))。
然而，根据现有技术，虽然可以减少回流处理前电路板的弯曲量，但不能减少回流处理后电路板产生的弯曲量。由于此原因，存在的问题是不能以稳定的方式制造半导体器件。
例如，如果利用上述在加热中具有高弹性模量并具有高TG的基板材料来制造半导体器件，在回流处理前，如图12A所示，在半导体器件中出现向下弯曲成圆的凸起弯曲(convex warp)(两端作为基准位置(referenceposition))，即所谓的笑脸弯曲；如图12B所示，在回流处理后，所述弯曲反转并形成向上弯曲成圆的凸起弯曲(两端为基准位置)，即所谓的哭脸弯曲。通常，很难对底板已经产生哭脸弯曲的半导体器件进行二次安装，由此产生的问题是降低二次安装工艺中的产量。
本发明的一个目的是提供电路板的制造方法和半导体制造装置，其能够以稳定的形式制造新一代半导体器件，并提高二次安装工艺中的产量。
发明内容
为了达到上述目的，本发明的第一方面提供了用于半导体器件的电路板的制造方法，所述方法为：用树脂浸渍纤维基材以制造厚度不超过500 μm的电路板，将半导体元件安装在电路板上，利用密封树脂组合物密封所述安装半导体元件的至少上部和侧面，并利用回流装置将焊球与电路板上安装了半导体器件的一面的对面连接，所述方法包括在与焊球连接之前在高于用于浸渍纤维基材的树脂固化后的玻璃化转变温度的温度下加热电路板的加热步骤。
在本发明的第一方面，在所述加热步骤中加热电路板的最高温度优选在以下范围内：不低于连接焊球中所使用焊料的熔点且不高于比熔点高出80℃的温度。
在本发明的第一方面，优选在安装半导体元件前进行所述加热步骤。
在本发明的第一方面，优选在加热步骤中利用回流装置加热电路板。
为了达到上述目的，本发明的第二方面提供了半导体制造装置，其用树脂浸渍纤维基材以制造厚度不超过500μm的电路板，将半导体元件安装在电路板上，利用密封树脂组合物密封所述安装半导体元件的至少上部和侧面，并利用回流装置将焊球连接在电路板上安装了半导体器件的一面的对面，所述半导体制造装置包括加热步骤，其中在与焊球连接之前，在高于用于浸渍纤维基材的树脂固化后的玻璃化转变温度的温度下加热电路板。
为了达到上述目的，本发明的第三方面提供了厚度不超过500μm且核心部分(core portion)具有纤维基材的电路板，所述电路板应用于半导体器件中，所述半导体器件包含电路板、安装在电路板一面上的半导体元件和用于密封半导体元件的至少上部和侧面的密封树脂组合物的固化物；密封树脂组合物的固化物的厚度不超过电路板厚度的四倍；电路板在设置了半导体元件的一面的对面上具有凸起弯曲(其中电路板的两端为基准位置)；在260℃下对电路板加热处理1分钟；然后在室温下保持凸起弯曲。
在本发明的第三方面，优选在所述对面上距离基准位置具有0μm-100μm的凸起弯曲。
为了实现上述目的，本发明的第四方面提供了具有上述电路板的半导体器件。
附图说明
图1为由本发明第一实施方案的制造方法制造的电路板的横截面图；图2A-2J为用于说明图1所示的电路板的制造工艺的视图；图3A-3E为用于说明利用电路板制造半导体器件的工艺的视图；图4为显示比较例1中的弯曲量的图；图5为显示实施例1中的弯曲量的图；图6为显示比较例2中的弯曲量的图；图7为显示实施例2中的弯曲量的图；图8为显示比较例3中的弯曲量的图；图9为显示比较例4中的弯曲量的图；图10为显示实施例3中的弯曲量的图；图11为显示比较例5中的弯曲量的图；图12A和12B为用于说明半导体器件的弯曲的图，其中，图12A显示发生笑脸弯曲的情况，图12B显示发生哭脸弯曲的情况。图13为显示在加热步骤时的加热温度分布图。图14为显示实施例4和5以及比较例6和7中PMC处理后和加热处理后的弯曲量的图。
最佳实施方式
为了达到上述目的，发明人进行锐意研究，随后发现应用于半导体器件的电路板制造方法，所述半导体器件的制造方法如下：用树脂浸渍纤维基材以制造厚度不超过500μm的电路板，将半导体元件安装在电路板上，利用密封树脂组合物密封所述安装半导体元件的至少上部和侧面，并利用回流装置将焊球与电路板安装了半导体器件的一面的对面连接。在与焊球连接之前如果包括在高于用于浸渍纤维基材的树脂固化后的玻璃化转变温度的温度下对电路板进行加热的加热步骤，则可以以稳定的方式制造新一代半导体器件，并可以提高二次安装工艺中的产量。
同样，为了达到上述目的，发明人进行锐意研究，随后发现厚度不超过500μm且核心部分具有纤维基材的电路板，所述电路板应用于半导体器件中，所述半导体器件包含电路板、安装在电路板一面上的半导体元件和用于密封半导体元件的至少上部和侧面的密封树脂组合物的固化物。优选密封树脂组合物的固化物的厚度不超过电路板厚度的四倍，电路板在其上设置了半导体元件的一面的对面上具有凸起弯曲(其中电路板的两端为基准位置)，电路板在260℃下加热处理1分钟，然后在室温下保持凸起弯曲，电路板由于连接焊球和随后的二次安装工艺期间的热膨胀而导致的变形很小，所以可以以稳定的方式制造新一代半导体器件，并可以提高二次安装工艺中的产量。
本发明的形成基于以上发现。
以下参考附图对本发明的实施方案进行阐述。
图1为由本发明第一实施方案的制造方法所制造的电路板的横截面图。
参考图1，首先，电路板11具有用作基板材料的预浸料(prepreg)12，导体层14和布线图案15，总厚度为230μm。需要注意的是，虽然在本发明的实施方案中电路板11的总厚度为230μm，但电路板11的厚度并不受此限制，只要电路板11是用作新一代电路板的薄板。具体地，电路板11的总厚度优选为25μm-500μm，更优选为60μm-400μm。如果厚度在上述范围内，可以显著降低特别是加热电路板11而引起的弯曲。
图2A-2J为用于说明图1所示的电路板11的制造工艺的视图。
首先，准备树脂组合物，使用该树脂组合物浸渍作为纤维基材的玻璃布。
用于浸渍玻璃布的树脂组合物并不受特别限制，只要其具有高的玻璃化转变温度和适当的强度，但是优选所述树脂组合物包含热固性树脂。这样可以提高预浸料12的耐热性。
热固性树脂的实施例包括酚醛树脂，例如酚醛清漆型酚醛树脂(例如苯酚酚醛清漆树脂、甲酚酚醛清漆树脂和双酚A酚醛清漆树脂)和甲阶型酚醛树脂(例如天然甲阶酚醛树脂和被柏木油、亚麻籽油或胡桃油等改性的改性的甲阶酚醛树脂)；双酚型环氧树脂，例如双酚A型环氧树脂、双酚F型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、双酚E型环氧树脂、双酚M型环氧树脂、双酚P型环氧树脂、双酚Z型环氧树脂；酚醛清漆型环氧树脂，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆型环氧树脂；环氧树脂，例如联苯基型环氧树脂、联苯基芳烷基型环氧树脂、芳基亚烃基型(aryl alkylene)环氧树脂、萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、二环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂；脲树脂；具有三嗪环的树脂，例如三聚氰胺树脂；不饱和的聚酯树脂；双马来酰亚胺树脂；聚亚安酯树脂；邻苯二甲酸二烯丙酯树脂；硅树脂；具有苯并噁嗪环的树脂；和氰酸酯树脂。
可以单独使用上述一种树脂，也可以组合使用具有不同平均分子量的两种或多种所述树脂，或者将一种或两种或多种所述树脂与其预聚物组合使用。
另外，在这些树脂中，优选使用氰酸酯树脂(包括氰酸酯树脂的预聚物)。由此，可以降低预浸料12的热膨胀系数，还可以使预浸料12具有优异的电学特性(低介电常数和低介电正切)和机械强度等。
所述氰酸酯树脂可以通过以下工序获得，例如，使卤化的氰化合物和酚反应，并利用诸如加热的方法将预聚物转换成反应产物。氰酸酯树脂的具体实例包括酚醛清漆型氰酸酯树脂(novolac type cyanate resin)和双酚型氰酸酯树脂(例如双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂)。在这些树脂中，优选使用酚醛清漆型氰酸酯树脂。这样，由于交联密度提高能够提高耐热性，并提高树脂组合物的耐燃性等。这可能是由于酚醛清漆型氰酸酯树脂在固化反应后形成三嗪环。另外，还认为这是由于在酚醛清漆型氰酸酯树脂结构中的苯环比例高，易于碳化。另外，即使预浸料12的厚度为500μm或更小，也可以赋予通过固化预浸料12制成的双面覆铜层压板以高硬度。特别地，预浸料12在加热时具有高硬度，并因此在根据下述对图3B所示的半导体芯片31进行安装时具有特别高的可靠度。
酚醛清漆型氰酸酯树脂的实例可以由式(1)表示：
化学式1
Figure G2008800051824D00061
n为任意整数
上述式(1)表示的酚醛清漆型氰酸酯树脂的平均重复单元n并不受特别限制，但优选1-10，更优选2-7。如果平均重复单元n小于上述下限值，酚醛清漆型氰酸酯树脂的耐热性会降低，且加热时低分子量物质可能会发生解吸附并挥发。如果平均重复单元n大于上述上限值，熔融粘度可能非常高，这样预浸料12的成型性会降低。
氰酸酯树脂的平均分子量并不受特别限制，但优选500-4500，更优选600-3000。如果平均分子量低于上述下限值，预浸料12在制备时变粘，因此，当预浸料12彼此接触时，会粘在一起，并由此可能发生树脂的转移。如果平均分子量大于上述上限值，反应变得非常快，当利用预浸料12形成电路板11时可能导致不良成型和层间剥离强度的降低。可以利用例如GPC(凝胶渗透色谱法，以标准物聚苯乙烯换算)测量氰酸酯树脂等的平均分子量。
另外，虽然没有特别限制，可以单独使用一种上述氰酸酯树脂，或可以组合使用具有不同平均分子量的两种或多种上述氰酸酯树脂，或者将一种或两种或多种上述氰酸酯树脂与其预聚物组合使用。
虽然没有特别限制，但上述热固性树脂的含量优选为整个树脂组合物的5-50质量％，更优选为20-40质量％。如果所述含量小于上述下限值，则可能难以形成预浸料12，如果所述含量大于上述上限值，则可能导致预浸料12的强度下降。
另外，优选所述树脂组合物包含无机填料。这样即使制得的层压板20(稍后对此作说明)较薄(厚度不大于500μm)，也可以保证层压板20具有高硬度。另外，还可以促进层压板20的低热膨胀性。
所述无机填料的实例包括硅酸盐，例如滑石、煅烧粘土、未煅烧粘土、云母或玻璃；氧化物如氧化钛、氧化铝、石英(silica)或熔融石英；碳酸盐，例如碳酸钙、碳酸镁或水滑石；氢氧化物，例如氢氧化铝、氢氧化镁或氢氧化钙；硫酸氢盐或亚硫酸盐，例如硫酸钡、硫酸钙或亚硫酸钙；硼酸盐，例如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙或硼酸钠；氮化物，例如氮化铝、氮化硼、氮化硅或氮化碳；和钛酸盐，例如钛酸锶或钛酸钡。作为无机填料，可以单独使用一种类型的上述无机填料，或者也可以组合使用两种或多种类型的上述无机填料。特别地，在这些无机填料中，优选使用石英，并且由于具有低热膨胀性而优选使用熔融石英(特别是球状熔融石英)。石英的形状的实例包括粉碎状和球状，采用适合本发明目的的形状，例如，使用球状石英以降低上述树脂组合物的熔融粘性，从而保证用上述树脂组合物浸渍纤维基材的便易性。
所述无机填料的平均粒径并不受特别限制，但优选0.01μm-5.0μm，更优选0.1μm-2.0μm。如果无机填料的粒径小于上述下限值，清漆的粘度高，这样会影响制造预浸料12时的作业性。如果超过上述上限值，则可能发生诸如清漆中无机填料沉降的现象。例如可通过粒径分布测量计(HORIBA，LA-500制造)测量平均粒径。
另外，虽然不受特别限制，但可以将含有颗粒大小相同的无机填料或含有颗粒大小不同的无机填料用作所述无机填料。另外，可以将一种或两种或多种含有颗粒大小相同的无机填料和/或含有颗粒大小不同的无机填料组合使用。
另外，优选使用平均粒径为5.0μm以下的球状石英(特别是球状熔融石英)，特别地，优选使用平均粒径为0.01μm-2.0μm的球状熔融石英。这样可以提高无机填料的填充性。
无机填料的含量不受特别限制，但优选为整个树脂组合物的20-80质量％，更优选为整个树脂组合物的30-70质量％。如果所述含量在上述范围内，可以实现低热膨胀性和低吸水性。
如果使用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)作为热固性树脂，则优选使用环氧树脂(基本不含卤原子)。所述环氧树脂的实例包括双酚型环氧树脂，例如双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚M型环氧树脂、双酚P型环氧树脂和双酚Z型环氧树脂；酚醛清漆型环氧树脂(novolac type epoxy resins)，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆型环氧树脂；芳基亚烃基型环氧树脂，例如联苯基型环氧树脂、亚二甲苯型环氧树脂和联苯基芳烷基型环氧树脂；萘型环氧树脂，蒽型环氧树脂、苯氧基型环氧树脂、二环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂。可以单独使用一种上述环氧树脂，也可以组合使用具有不同平均分子量的两种或多种上述环氧树脂，也可以将一种或两种或多种上述环氧树脂与其预聚物组合使用。在这些树脂中，尤其优选使用芳基亚烃基型环氧树脂(aryl alkylene type epoxyresin)作为环氧树脂。这样可以提高吸湿后焊料的耐热性和耐燃性。
所述芳基亚烃基型环氧树脂表示在重复单元中具有一个或多个芳基亚烃基的环氧树脂。其实例包括亚二甲苯型环氧树脂和联苯基二亚甲基型环氧树脂。在这些树脂中，优选使用联苯基二亚甲基型环氧树脂。联苯基二亚甲基型环氧树脂例如可以由式(II)表示。
化学式2
Figure G2008800051824D00091
n为任意整数
由上述式(II)表示的联苯基二亚甲基型环氧树脂的平均重复单元n不受特别限制，但优选为1-10，更优选为2-5。如果平均重复单元n小于上述下限值，则联苯基二亚甲基型环氧树脂容易结晶化，且在通用溶剂中的溶解性相对降低，从而难以处理。如果平均重复单元n大于上述上限值，树脂的流动性会降低，导致成型性不良。
环氧树脂的含量不受到特别限制，但优选为整个树脂组合物的1-55质量％，更优选为整个树脂组合物的2-40质量％。如果所述含量低于上述下限值，氰酸酯树脂的反应性可能降低，或所获得的产物的耐湿性可能降低。如果含量超过上述上限值，耐热性会降低。
所述环氧树脂的平均分子量不受到特别限制，但优选为500-20000，更优选为800-15000。如果平均分子量小于上述下限值，则预浸料12变粘；如果平均分子量大于上述上限值，制备预浸料12时，用预浸料12浸渍玻璃布的便易性会降低，从而不能获得均匀的产品。可以利用例如GPC测量上述环氧树脂的平均分子量。
如果使用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)作为热固性树脂，酚醛树脂也是优选使用的。酚醛树脂的实例包括酚醛清漆型酚醛树脂、甲阶型酚醛树脂和芳基亚烃基型酚醛树脂。作为酚醛树脂，可以单独使用一种酚醛树脂，也可以组合使用具有不同平均分子量的两种或多种酚醛树脂，或者将一种或两种或多种酚醛树脂与其预聚物组合使用。在这些酚醛树脂中，尤其优选使用芳基亚烃基型酚醛树脂。这样可提高吸湿后焊料的耐热性。
芳基亚烃基型酚醛树脂的实例包括亚二甲苯型酚醛树脂和联苯基二亚甲基型酚醛树脂。联苯基二亚甲基型酚醛树脂例如可由式(III)表示。
化学式3
Figure G2008800051824D00101
n为任意整数
由上式(III)表示的联苯基二亚甲基型酚醛树脂的平均重复单元n不受特别限制，但优选为1-12，更优选为2-8。如果平均重复单元n小于上述下限值，则联苯基二亚甲基型酚醛脂的耐热性会降低。如果平均重复单元n大于上述上限值，则其与其它树脂的相容性会降低，这样会降低作业性。
氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)和芳基亚烃基型酚醛树脂的组合可以控制交联密度，从而容易地控制反应性。
所述酚醛树脂的含量不受特别限制，但优选为整个树脂组合物的1-55质量％，更优选为整个树脂组合物的5-40质量％。如果含量低于上述下限值，则可能降低耐热性；如果含量高于上述上限值，会损害低热膨胀性。
所述酚醛树脂的平均分子量不受特别限制，但优选为400-18000，更优选为500-15000。如果平均分子量小于上述下限值，则预浸料12变粘；如果平均分子量大于上述上限值，制造预浸料12后用预浸料12浸渍玻璃布的便易性会降低，由此不能获得均匀的产品。可以利用例如GPC测量上述酚醛树脂的平均分子量。
另外，利用氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)、酚醛树脂(芳基亚烃基型酚醛树脂，尤其是联苯基二亚甲基型酚醛树脂)和环氧树脂(芳基亚烃基型环氧树脂，尤其是联苯基二亚甲基型环氧树脂)的组合制备电路板11时，能够获得尤其好的尺寸稳定性。
虽然没有特别限定，但优选树脂组合物使用偶联剂。偶联剂能够提高热固性树脂和无机填料界面处的润湿性，从而使热固性树脂和无机填料得以均匀地固定在玻璃布上，并提高耐热性(尤其是吸湿性后焊料的耐热性)。
作为偶联剂，可以使用任何常规使用的偶联剂，具体可选自以下的一种或多种偶联剂：环氧硅烷偶联剂、阳离子硅烷偶联剂、氨基硅烷偶联剂、钛酸酯偶联剂和硅油型偶联剂。这样可以提高热固性树脂和无机填料界面处的润湿性，从而进一步提高耐热性。
所述偶联剂的添加量取决于无机填料的表面积，因此不受特别限制，但优选0.05-3重量份(无机填料为100重量份)，更优选0.1-2重量份。如果含量低于所述下限值，则由于不能很好地覆盖无机填料而可能降低提高耐热性的效果；如果添加量大于上述上限值，则可能影响反应，从而降低弯曲强度。
如果需要，所述树脂组合物可以使用固化促进剂。可以使用熟知的固化促进剂。固化促进剂的实例包括有机金属盐，例如环烷酸锌、环烷酸钴、辛酸锡、辛酸钴、双乙酰丙酮钴(II)和三乙酰丙酮钴(III)；叔胺，例如三乙胺、三丁胺和二氮杂双环[2，2，2]辛烷；咪唑，例如2-苯基-4-甲基咪唑、2-乙基-4-乙基咪唑、2-苯基-4-甲基咪唑、2-苯基-4-甲基-5-羟基咪唑、2-苯基-4，5-二羟基咪唑；苯酚类化合物，例如苯酚、双酚A和壬基苯酚；有机酸，例如乙酸、苯甲酸、水杨酸和对甲苯磺酸；和其混合物。作为固化促进剂，可以单独使用一种上述固化促进剂(包括其衍生物)，也可以组合使用两种或更多种上述固化促进剂(包括其衍生物)。
所述固化促进剂的含量不受特别限制，但优选为整个树脂组合物的0.05-5质量％，更优选为整个树脂组合物的0.2-2质量％。如果所述含量小于上述下限值，则可能不能获得固化促进的效果；如果所述含量大于上述上限值，则预浸料12的保存性可能会下降。
作为树脂组合物，可以组合使用热塑性树脂(例如苯氧树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚苯醚树脂(polyphenylene oxide resin)、聚醚磺酸树脂(polyether sulfonic acid resin)、聚酯树脂、聚乙烯树脂或聚苯乙烯树脂)、聚苯乙烯类热塑性弹性体(例如，苯乙烯丁二烯共聚物或苯乙烯异戊二烯共聚物)、热塑性弹性体(例如，聚烯烃类热塑性弹性体、聚酰胺类弹性体或聚酯类弹性体)以及二烯类弹性体(例如聚丁二烯、环氧基改性的聚丁二烯、丙烯酸改性(acryl-modified)的聚丁二烯或甲基丙烯酸改性的聚丁二烯)。
另外，如果需要可以向所述树脂组合物中添加上述成分以外的其它添加物，例如颜料、染料、消泡剂、匀染剂、紫外线吸收剂、发泡剂、抗氧化剂、阻燃剂和离子俘获剂(ion trapping agent)。
制备树脂组合物后，用树脂组合物浸渍作为纤维基材的玻璃布，以制备预浸料12(图2A)。结果是，获得了适合用于制造半导体器件的预浸料12，所述预浸料具有优异的特性，例如介电特性以及在高温高湿下机械连接和电连接的可靠性。商购的此类预浸料12的实例包括Sumitomo BakeliteCo.，Ltd制造的氰酸酯预浸料和Mitsubishi Gas Chemical Company，Inc.制造的双马来酰亚胺三嗪预浸料。另外，构成玻璃布(玻璃纤维基材)的玻璃的实例包括E-玻璃、S-玻璃、NE-玻璃和T-玻璃。
需要注意的是，虽然在本发明实施方案中使用了玻璃布(玻璃纤维基材)，但本发明并不限于此，其实例包括由纺织布或无纺布等构成的合成纤维基材，所述纺织布或无纺布的主要成分为聚酰胺类树脂纤维(例如聚酰胺树脂纤维、芳香族聚酰胺树脂纤维或全芳香族聚酰胺树脂纤维)、聚酯类树脂纤维(例如聚酯树脂纤维、芳香族聚酯树脂纤维或全芳香族聚酯树脂纤维)、聚酰亚胺树脂纤维或氟树脂纤维；以及例如主要由牛皮纸(craft paper)、棉短绒(cotton linter paper)以及短绒(linter)和牛皮纸浆料(craft pulp)的混合纸等构成的纸基料等有机纤维基材等。这样可以提高预浸料12的强度和吸水性。另外，可以降低预浸料12的热膨胀系数。
在本发明的实施方案中，用树脂组合物浸渍玻璃布的方法包括利用所述树脂组合物制备树脂清漆并将玻璃布浸在所述树脂清漆中的方法、利用各种涂布机进行涂布的方法和利用喷雾机进行喷雾的方法。在这些方法中，优选使用将玻璃布浸在所述树脂清漆中的方法。这样可以提高用树脂组合物浸渍玻璃布的便易性。当利用将玻璃布浸入树脂清漆的方法时，可以使用常规的浸涂设备。
用于树脂清漆中的溶剂优选对于树脂组合物中的树脂组分具有良好的溶解性，但也可以使用不产生任何不良影响的溶解性低的溶剂。具有良好溶解性的所述溶剂的实例包括丙酮、甲乙酮、甲基异丁基酮、环己酮、四氢呋喃、二甲基甲酰胺、二甲基乙酰胺、二甲基亚砜、乙二醇、溶纤剂和卡比醇。
树脂清漆的固体含量不受特别限制，但优选为树脂组合物的40-80质量％，更优选为树脂组合物的50-65质量％。这样可以进一步提高用树脂组合物浸渍玻璃布的便易性。通过用树脂组合物浸渍玻璃布，并在预定温度(例如80℃-200℃)下干燥玻璃布，可以获得预浸料12。
制得预浸料12后，将铜箔23覆盖在预浸料12的两面，然后加热、加压以制备双面覆铜层压板20(下文简称为“层压板20”)(图2B)。结果是，可以获得介电特性优异以及在高热高湿条件下机械连接和电连接可靠性高的层压板。
虽然在本发明实施方案的层压板20中，在一个预浸料12的上下两面覆盖铜箔23，但也可以在预浸料12上覆盖铜箔23以外的其它金属箔或膜。另外，可以层积两个或多个预浸料12。如果层积两个或多个预浸料12，金属箔或膜覆盖在层积的预浸料12的上下最外层中的一面或两面。层压板20的制备过程中的加热温度并不特别受限，但优选120℃-220℃，更优选150℃-200℃。另外，加压的压力也不受特别限制，但优选2MPa-5MPa，更优选2.5MPa-4MPa。
构成金属箔的金属的实例包括铜系合金、铝或铝系合金、银或银系合金、金或金系合金、锌或锌系合金、镍或镍系合金、锡或锡系合金以及铁或铁系合金。所述膜的实例包括聚乙烯、聚丙烯、聚对苯二甲酸乙二酯、聚酰亚胺和氟系树脂。
制得层压板20后，利用例如机械钻在层压板20的期望位置形成贯穿孔21(图2C)，然后通过化学镀铜方式(electroless copper plating)在铜箔23表面涂布厚度为1μm的薄的化学镀铜(electroless copper)24(图2D)。由此形成导体层14(图1)。另外，进行平面镀(panal plating)，通过电解铜电镀(electrolyte copper plating)在化学镀铜24的芯片安装面(将于下文说明)上厚镀厚度不小于10μm的铜25(图2E)。需要注意的是，虽然本发明实施方案中化学镀铜24的厚度为1μm，铜25的厚度不小于10μm，但本发明并不限于此。
然后，在铜25的表面涂布抗蚀层26后，将电路图案的掩膜27覆盖在抗蚀层26上，进行UV曝光。例如，如果抗蚀层26为正型，利用含有有机溶剂的显影剂对抗蚀层26进行显影，由此抗蚀层26不被UV照射的部分(未曝光部分)作为布线图案(图2G)。
随后，通过例如利用图案化的抗蚀层26作为掩膜进行湿蚀刻，将曝光部分的铜25除去(图2H)，然后分离并除去抗蚀层26从而在预浸料12的芯片安装面上形成期望的布线图案15(图2I)。
然后，如下文所述(图2J)，通过用于回流的回流装置进行热处理(图3D)，形成图1中的电路板11。因此，可以容易且可靠地对电路板11进行加热。
图3A-3E为用于说明利用电路板11制造半导体器件的工艺视图。
参见图3A，首先，将粘合剂30(例如基于环氧化物的树脂)涂布在电路板11的布线图案15的芯片安装区。然后，通过粘合剂30将半导体芯片31粘合在芯片安装区(其中，半导体芯片31的背面(其上形成电极的一面的对面)朝下安装)，然后利用例如Au焊线(bonding wire)32经由布线图案15将半导体芯片31的电极和导电体层14电连接在一起(图3B)。
接着，利用密封树脂33将半导体芯片31和焊线32密封，然后加热从而使密封树脂33固化(图3C)。此时，密封树脂33仅密封半导体芯片31的至少上部和侧面(更具体为焊线32)，但密封树脂并不限于密封如图3C所示的密封电路板11的整个芯片安装面这种形式。需要注意的是，在本发明的实施方案中，固化后密封树脂33的厚度为600μm，其是电路板11厚度(230μm)的2.6倍，但并不限于此，只要密封树脂33的厚度是可用于新一代半导体器件的电路板11的四倍或以下即可。
在密封树脂33被固化后，利用电路板11的两端作为基准位置测量电路板11的弯曲时，电路板11的一面(其上设置了半导体芯片31的一面的对面)上具有凸面弯曲，即所谓的笑脸弯曲。另外，发现具有笑脸弯曲的电路板11在260℃下加热处理一分钟后，所述笑脸弯曲可在室温下保持。另外，所述笑脸弯曲为0μm-100μm，由此可以可靠地降低由连接焊球和随后的二次安装工艺中的热膨胀引起的电路板变形。
然后，将无Pb焊球34(熔点：217℃)放置在电路板11的芯片安装面的对面，然后利用回流装置通过回流处理使焊球34与电路板11连接(图3D)，由此制造半导体器件。在所述回流处理中，设置回流装置的温度，使最大温度为260℃。
另外，通过将半导体器件二次安装在基板35(图3E)上，制造半导电器件。
此时，将图2J的加热处理中回流装置的最大温度设定为高于构成预浸料12的树脂组合物并在浸渍玻璃布后该树脂组合物固化后的玻璃化转变温度的温度。回流温度的最大值并不受特别限制，但优选比用于浸渍玻璃布的树脂组合物固化后的玻璃化转变温度高出不小于20℃，尤其是高出不小于40℃。需要注意的是，玻璃化转变温度的测量方法为：将树脂组合物的固化物切割成4mm×20mm的尺寸作为评价样品，以10℃/分钟的升温速度利用TMA装置(TMA，TA Instruments，Inc.制造)进行测量。
这样可以降低电路板11的内部应力。结果是，即使在厚度不大于500μm的薄型板(例如电路板11)的情况下，也可以降低图3D中回流处理之前和之后电路板11的弯曲变化，并可以适宜地进行图3E中的二次安装。
另外，对于图2J的加热处理中的回流装置的加热温度分布，例如可以使用JEDEC标准J-STD-020C(2004年7月)，根据焊球34的熔点设定其最大温度。特别地，如果焊球34为共晶焊料(eutectic solders)(熔点为183℃)，则最大温度设定为225℃-240℃；如果焊球34为无Pb焊料(熔点为217℃)，则最大温度设定为245℃-260℃。也就是说，图2J中的加热处理中的电路板11的最大温度优选限定在不低于焊球34的熔点和不高于比焊球34的熔点高出80℃的温度范围内。如果最大温度不高于焊球34的熔点，基本不能抑制回流处理之前和之后电路板11的弯曲变化；如果最大温度不小于比焊球34熔点高出80℃的温度，这不是所期望的，原因是电路板11中包含的树脂组合物会被热损坏。
所述加热处理并不限于利用回流装置进行加热处理，也可以利用诸如炉加热和热盘压机(heat platen press)的方法进行。也可以使用将所述板置于设定为加热温度的炉或热盘压机的方法，或将所述板置于设定的加热温度低于加热温度的炉或热板压中然后加热的方法。
另外，虽然本发明的实施方案中，图2J的加热处理是在安装半导体芯片31之前进行的，但本发明并不限于此，只要图2J的加热处理是在图3D中的回流处理之前进行即可。考虑到可以阻止由加热引起的树脂组合物33的固化物发生破裂，并可以可靠地减少在图3D的回流处理之前和之后电路板11的弯曲变化，因此，最优选如本发明实施方案所述，在安装半导体芯片31前进行图2J的加热处理。
根据本发明的实施方案，由于通过图2J的加热处理，在图3D的回流处理之后电路板11中的弯曲成为笑脸弯曲，提高了图3E中二次安装工艺的产量。此时，如果图3D的回流处理之后电路板11的弯曲为哭脸弯曲，设置在电路板11末端的焊球34在图3E的二次安装工艺中可以与相邻的焊球34接触并短路，从而降低产量。
根据本发明的实施方案，由于通过图3C的工艺密封半导体芯片31和焊线32的密封树脂33的固化物的厚度是电路板11厚度的四倍或更小，在图3C的工艺之后在电路板11中产生笑脸弯曲，产生笑脸弯曲的电路板11在260℃下加热处理1分钟，并在室温保持该笑脸弯曲，则由图3D的焊球连接工艺和图3E的二次安装工艺中的热膨胀引起的电路板11的变形量很小，并由此可以以稳定的形式制造新一代半导体器件，提高二次安装工艺中的产量。
实施例
下文对本发明的实施例和比较例进行阐述，但本发明并不限于此。实施例1(1)树脂清漆的制备
在室温下将19.7重量份的酚醛清漆型氰酸酯树脂(Lonza JapanLtd.制造，Primaset PT-30，平均分子量为约700)、11重量份的联苯基二亚甲基型环氧树脂(Nippon Kayaku Co.，Ltd.制造，NC-3000H，环氧当量为275)、9重量份的联苯基二亚甲基型酚醛树脂(Meiwa Plastic Industries Co.，Ltd.制造，MEH-7851-3H，羟基当量为230)和0.3重量份的环氧硅烷偶联剂(GE ToshibaSilicones Co.，Ltd.制造，A-187)溶解在甲乙酮中，向其中加入60重量份的球状熔融石英(Admatechs Co.，Ltd.制造，球状熔融石英，SO-25R，平均粒径为0.5μm)，利用高速搅拌器搅拌10分钟从而得到树脂清漆。(2)预浸料的制造
利用上述树脂清漆浸渍玻璃布(厚度为94μm，Nitto Boseki，Co.，Ltd.制造，WEA-2116)，在150℃的炉内将其干燥2分钟以获得清漆固体含量为约50质量％的基于氰酸酯的预浸料。(3)层压板的制造
将18μm的铜箔覆盖在上述预浸料的两面，在压力4MPa、温度200℃下热压2小时使其成型，从而获得厚度为0.2mm的层压板。热固化后，上述基于氰酸酯的预浸料的玻璃化转变温度为220℃。(4)电路板的制作
利用上述方法制造的层压板来制作10个具有布线图案的电路板。在由此制作的电路板中，通过设定了如图13所示的加热温度的回流装置(Heller Industries，Inc.制造，1812EXL-S)以260℃的最大温度加热其中的5个，其余5个不进行此加热(比较例1)。
然后，进行后成型固化(下文称为“PMC”)，其中将半导体芯片分别安装在实施例1和比较例1的电路板上，通过焊线将芯片连接在一起，然后通过厚度为0.6mm的密封树脂密封半导体芯片和焊线，并在175℃下加热4小时使其固化。
然后，将无Pb焊球(Senju Metal Industry Co.，Ltd.制造，熔点为217℃)置于电路板的背面，并通过回流装置在图13所示的加热条件下进行加热以进行回流处理。随后，对其进行二次安装，并在150℃下加热并干燥8小时以进行干燥处理。
通过激光扫描测量PMC处理之前和之后、回流处理后和干燥处理后每个样品中的弯曲量。此时，弯曲量表示在将样品的两端作为基准位置的情况下，每个样品的表面高度，并通过5个样品的平均值来计算。
结果发现，在比较例1中，如图4所示，发生笑脸弯曲，但在回流处理后发生哭脸弯曲，因此，弯曲在回流处理之前和之后发生大的变化。另一方面，如图5所示，在实施例1中，弯曲在各处理的前后几乎没有变化，并且保持笑脸弯曲。实施例2
用基于双马来酰亚胺三嗪的预浸料(Mitsubishi Gas ChemicalCompany，Inc.制造，HL832HS)代替如上述制作的基于氰酸酯的预浸料，然后进行与实施例1相同的实验。在所述加热固化后，基于双马来酰亚胺三嗪的预浸料的玻璃化转变温度为185℃。在这个实验中制作的电路板中，通过设定了如图13所示的加热温度的回流装置以260℃的最大温度加热其中的5个(实施例2)，其余5个不进行此加热(比较例2)。
实施例2的结果是，如图6所示，在比较例2中发现在PMC处理前具有哭脸弯曲的样品中的弯曲量在回流处理后进一步提高。另一方面，在实施例2中，如图7所示，在PMC处理前具有笑脸弯曲，弯曲在各个处理前和后几乎没有变化。实施例3
将实施例1的密封树脂的厚度变为1.2mm，在实施例3中制作5个用于加热处理的样品，在比较例3中制作5个不进行加热处理的样品。类似地，将实施例2的密封树脂的厚度变为1.2mm，在比较例4中制作5个用于加热处理的样品，在比较例5中制作5个不进行加热处理的样品。
结果如图8所示，发现在比较例3中，在PMC处理前有笑脸弯曲，但在回流处理前和后弯曲量有大的变化。另一方面，发现在实施例3中，如图10所示，在PMC处理前笑脸弯曲的弯曲量大于比较例3，弯曲在各处理前和后几乎没有变化。
另一方面，如图9和11所示，发现在比较例4和5中，不论是否进行加热处理，弯曲在各个处理前和后均发生变化。
前述实验的结果是，发现当密封树脂的厚度为0.6mm时，在预浸料为基于氰酸酯的预浸料和预浸料为基于双马来酰亚胺三嗪的预浸料的情况下，通过在安装半导体芯片之前进行加热处理可以减少弯曲量和弯曲变化。
另外，发现当密封树脂的厚度为1.2mm时，仅在预浸料为基于氰酸酯的预浸料的情况下，可以通过进行加热处理来减少弯曲的变化。实施例4(1)树脂清漆的制备
在室温下将19.7重量份的酚醛清漆型氰酸酯树脂(Lonza JapanLtd.制造，Primaset PT-30，平均分子量为约700)、11重量份的联苯基二亚甲基型环氧树脂(Nippon Kayaku Co.，Ltd.制造，NC-3000H，环氧当量为275)、9重量份的联苯基二亚甲基型酚醛树脂(Meiwa Plastic Industries Co.，Ltd.制造，MEH-7851-3H，羟基当量为230)和0.3重量份的环氧硅烷偶联剂(GE ToshibaSilicones Co.，Ltd.制造，A-187)溶解在甲乙酮中，向其中加入60重量份的球状熔融石英(Admatechs Co.，Ltd.制造，球状熔融石英，SO-25R，平均粒径为0.5μm)，利用高速搅拌器搅拌10分钟从而得到树脂清漆。(2)预浸料的制造
利用上述树脂清漆浸渍玻璃布(厚度为94μm，Nitto Boseki，Co.，Ltd.制造，WEA-2116)，在150℃的炉内将其干燥2分钟以获得清漆固体含量为约50质量％的基于氰酸酯的预浸料。(3)层压板的制造
将18μm的铜箔覆盖在上述预浸料的两面，在压力4MPa、温度200℃下热压2小时使其成型，从而获得厚度为0.23mm的层压板。热固化后，上述基于氰酸酯的预浸料的玻璃化转变温度为220℃。(4)电路板的制作
利用通过上述方法制造的层压板来制作10个具有布线图案的电路板。在由此制作的电路板中，通过设定了如图13所示的加热温度分布的回流装置(Heller Industries，Inc.制造，1812EXL-S)以260℃的最大温度加热其中的5个，其余5个不进行此加热(比较例6)。
然后，进行后成型固化(下文称为“PMC”)，其中将半导体芯片分别安装在实施例4和比较例6的电路板上，通过焊线将芯片连接在一起，然后通过厚度为0.6mm的密封树脂密封半导体芯片和焊线，并在175℃加热4小时以使其固化。
PMC处理后，通过激光扫描测定各样品(电路板)中的弯曲量。此时，弯曲量表示在将样品的两端作为基准位置的情况下，每个样品的表面高度，并通过5个样品的平均值来计算。结果如图14所示，发现在实施例4和比较例6中都发生笑脸弯曲。
然后，在PMC处理后，通过回流装置在260℃下对各个样品的背面进行加热处理1分钟。结果如图14所示，发现在比较例6中在所述处理后出现哭脸弯曲。而在实施例4中，在图14所示的加热处理之前和之后都保持笑脸弯曲。实施例5
用Mitsubishi Gas Chemical Company，Inc.制造的基于双马来酰亚胺三嗪的预浸料代替上述制作的氰酸酯预浸料，在与实施例4相同的方式制作的电路板中，通过设定了如图13所示的加热温度分布的回流装置(HellerIndustries，Inc.制造，1812EXL-S)以260℃的最大温度加热其中的5个(实施例5)，其余5个不进行此加热(比较例7)。在上述加热固化后，基于双马来酰亚胺三嗪的预浸料的玻璃化转变温度为185℃。
接着，在与实施例4相同的加热条件下进行PMC处理后，通过激光扫描计算各个样品中的弯曲量。结果如图5所示，发现在实施例5中发生笑脸弯曲，在比较例7中发生哭脸弯曲。
然后，在PMC处理后，通过回流装置在260℃下对各个样品的背面进行加热处理1分钟。结果如图14所示，在比较例7中在加热处理之前和之后都出现哭脸弯曲。另一方面，如图14所示，在实施例4的加热处理之前和之后都保持笑脸弯曲。工业应用性
根据本发明第一方面中电路板的制造方法，在连接焊球前，通过在高于用于浸渍纤维基材的的树脂固化后的玻璃化转变温度的较高温度下对通过用所述树脂浸渍纤维基材而制得的厚度不大于500μm的电路板进行加热，可以降低电路板的内部应力，而且即使在厚度不超过500μm的薄型电路板的情况下，也可以降低回流处理之前和之后电路板的弯曲变化，从而可以以稳定的方式制造新一代半导体器件，并且可以提高在二次安装工艺中的产量。
根据本发明的第一方面，在所述加热步骤中加热电路板的最大温度在不低于连接焊球中使用的焊料的熔点且不高于比熔点高出80℃的温度范围内。因此，如果最大温度高于焊料的熔点，其可以可靠地大于浸渍纤维基材的树脂固化后的玻璃化转变温度，从而可以很好地降低回流处理之前和之后电路板的弯曲变化。另一方面，由于最大温度不高于比焊料的熔点高出80℃的温度，所以可以防止电路板中树脂组合物的热损害。
根据本发明的第一方面，在安装半导体元件之前进行加热步骤，可以可靠地减少回流处理之前和之后电路板的弯曲变化，从而不引起由于加热而导致的构成半导体器件的密封树脂组合物固化物的破裂等。
根据本发明的第一方面，通过加热步骤中利用回流装置对电路板进行加热，可以容易且可靠地对电路板进行加热。
根据本发明第二方面中电路板的制造方法，在连接焊球之前，通过在高于用于浸渍纤维基材的树脂固化后的玻璃化转变温度的较高温度下对通过用所述树脂浸渍纤维基材而制造的厚度不大于500μm的电路板进行加热，可以降低电路板的内部应力，而且即使在厚度不超过500μm的薄型电路板的情况下，也可以降低回流处理之前和之后电路板的弯曲变化，从而可以以稳定的方式制造新一代半导体器件，并且可以提高在二次安装工艺中的产量。
根据本发明第三方面的电路板，由于密封树脂组合物的固化物的厚度是电路板厚度的4倍或更少，在其上设置了半导体元件的一面的对面上具有凸起弯曲(其中电路板的两端为基准位置)，电路板在260℃下进行加热处理1分钟，并在室温下保持该凸起弯曲，由连接焊球和随后的二次安装工艺中的热膨胀引起的电路板变形会很小，从而可以以稳定的方式制造新一代半导体器件，并且可以提高在二次安装工艺中的产量。
根据本发明第三方面的电路板，由于在所述对面，具有距离基准位置0μm-100μm的凸起弯曲，从而可以以稳定的方式制造新一代半导体器件，并且可以提高在二次安装工艺中的产量。

Claims (7)

1.用于半导体器件的电路板的制造方法，所述方法为：用树脂浸渍纤维基材以制造厚度不超过500μm的电路板，将半导体元件安装在电路板上，利用密封树脂组合物密封该安装的半导体元件的至少上部和侧面，并利用回流装置将焊球连接在电路板上安装了半导体器件一面的对面，所述方法的特征在于包括：
加热步骤，其中在与焊球连接之前，在高于用于浸渍纤维基材的树脂固化后的玻璃化转变温度的温度下加热电路板。
2.根据权利要求1所述的制造方法，其特征在于，在所述加热步骤中加热电路板的最大温度在以下范围内：不低于连接焊球中使用的焊料的熔点且不高于高出该熔点80℃的温度。
3.根据权利要求1所述的制造方法，其特征在于，所述加热步骤在安装所述半导体元件之前进行。
4.根据权利要求1所述的制造方法，其特征在于，在所述加热步骤中，利用回流装置加热所述电路板。
5.通过用树脂浸渍纤维基材制造的厚度不超过500μm的电路板，其特征在于，所述电路板应用于半导体器件，所述半导体器件包含所述电路板、安装在该电路板一面上的半导体元件和用于密封所述半导体元件的至少上部和侧面的密封树脂组合物的固化物；
所述密封树脂组合物的固化物的厚度不超过所述电路板厚度的四倍；
电路板在设置了半导体元件的一面的对面具有凸起弯曲，其中，电路板两端作为基准位置；和
在260℃对电路板进行加热处理1分钟，其凸起弯曲在室温下仍保持。
6.根据权利要求5所述的电路板，其特征在于，在所述对面上，具有距离基准位置0μm-100μm的凸起弯曲，且其中不包括距离基准位置为0μm的情况。
7.半导体器件，其特征在于其具有如权利要求5所述的电路板。
CN2008800051824A 2007-02-16 2008-02-08 电路板的制造方法、半导体制造装置、电路板和半导体器件 Expired - Fee Related CN101611490B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP036257/2007 2007-02-16
JP2007036257A JP5188075B2 (ja) 2007-02-16 2007-02-16 回路基板の製造方法及び半導体製造装置
JP092209/2007 2007-03-30
JP2007092209A JP2008251891A (ja) 2007-03-30 2007-03-30 回路基板及びその半導体装置
PCT/JP2008/052586 WO2008099940A1 (ja) 2007-02-16 2008-02-08 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
CN101611490A CN101611490A (zh) 2009-12-23
CN101611490B true CN101611490B (zh) 2011-07-27

Family

ID=39690165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800051824A Expired - Fee Related CN101611490B (zh) 2007-02-16 2008-02-08 电路板的制造方法、半导体制造装置、电路板和半导体器件

Country Status (6)

Country Link
US (1) US8592256B2 (zh)
KR (1) KR101409048B1 (zh)
CN (1) CN101611490B (zh)
MY (1) MY153017A (zh)
TW (1) TWI424510B (zh)
WO (1) WO2008099940A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099940A1 (ja) * 2007-02-16 2008-08-21 Sumitomo Bakelite Co., Ltd. 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP5249150B2 (ja) * 2009-07-23 2013-07-31 株式会社東海理化電機製作所 磁気センサの製造方法及び磁気センサ
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
US9048245B2 (en) * 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
TWI499020B (zh) * 2012-11-28 2015-09-01 矽品精密工業股份有限公司 半導體基板之製法
CN108503868A (zh) 2013-09-09 2018-09-07 三菱瓦斯化学株式会社 预浸料、覆金属箔层叠板及印刷布线板
EP3451804B1 (en) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Potting method
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理（上海）有限公司 功率模块及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202405A (zh) * 1997-06-04 1998-12-23 国际商业机器公司 导电焊膏制造中低温、高导电性、粉末材料的电解沉积
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794217A (en) * 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4983804A (en) * 1989-12-21 1991-01-08 At&T Bell Laboratories Localized soldering by inductive heating
TW272311B (zh) * 1994-01-12 1996-03-11 At & T Corp
US5516030A (en) * 1994-07-20 1996-05-14 Compaq Computer Corporation Method and apparatus for assembling ball grid array components on printed circuit boards by reflowing before placement
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6593255B1 (en) * 1998-03-03 2003-07-15 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
JP2000216299A (ja) 1999-01-21 2000-08-04 Toshiba Corp 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
WO2001042253A2 (en) * 1999-12-13 2001-06-14 The Dow Chemical Company Phosphorus element-containing crosslinking agents and flame retardant phosphorus element-containing epoxy resin compositions prepared therewith
US6537400B1 (en) * 2000-03-06 2003-03-25 Micron Technology, Inc. Automated method of attaching flip chip devices to a substrate
US6720080B2 (en) * 2000-09-08 2004-04-13 Jps Glass And Industrial Fabrics Finish for glass fabrics used for reinforcing epoxy structures
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2003031926A (ja) 2001-07-19 2003-01-31 Kyoei Sangyo Kk プリント基板のそり矯正方法
WO2003018675A1 (fr) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Composition de resine, preimpregne, feuille laminee, et boitier de semi-conducteur
US6432748B1 (en) * 2001-09-24 2002-08-13 Phoenix Precision Technology Corp. Substrate structure for semiconductor package and manufacturing method thereof
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
KR20040060450A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 반도체 패키지 실장방법
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
WO2005032227A1 (ja) * 2003-09-29 2005-04-07 Ibiden Co., Ltd. プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US6897410B1 (en) * 2003-11-07 2005-05-24 Delaware Capital Formation, Inc. Dual stage pre-heater
EP1731554B1 (en) * 2004-03-04 2010-03-03 Hitachi Chemical Co., Ltd. Prepreg, metal-clad laminate and printed circuit board using same
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4271095B2 (ja) * 2004-07-15 2009-06-03 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20090301760A1 (en) * 2005-06-16 2009-12-10 Masato Shimamura Method of Soldering a Module Board
KR20070021817A (ko) * 2005-08-19 2007-02-23 삼성전자주식회사 솔더링 장치 및 솔더링 방법
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
WO2008099940A1 (ja) * 2007-02-16 2008-08-21 Sumitomo Bakelite Co., Ltd. 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
US8073316B2 (en) * 2008-01-31 2011-12-06 Kabushiki Kaisha Toshiba Oven for semiconductor wafer
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US8299393B2 (en) * 2010-08-17 2012-10-30 International Business Machines Corporation Selective thermal conditioning components on a PCB

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202405A (zh) * 1997-06-04 1998-12-23 国际商业机器公司 导电焊膏制造中低温、高导电性、粉末材料的电解沉积
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Also Published As

Publication number Publication date
KR20090109558A (ko) 2009-10-20
US8592256B2 (en) 2013-11-26
US20100038762A1 (en) 2010-02-18
TW200845250A (en) 2008-11-16
CN101611490A (zh) 2009-12-23
KR101409048B1 (ko) 2014-06-18
MY153017A (en) 2014-12-31
WO2008099940A9 (ja) 2011-06-03
WO2008099940A1 (ja) 2008-08-21
TWI424510B (zh) 2014-01-21

Similar Documents

Publication Publication Date Title
CN101611490B (zh) 电路板的制造方法、半导体制造装置、电路板和半导体器件
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
US20110120754A1 (en) Multilayer wiring board and semiconductor device
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
KR20100059790A (ko) 다층 프린트 배선판용 절연 수지 조성물, 기재 부착 절연 수지 시트, 다층 프린트 배선판 및 반도체 장치
JP4132703B2 (ja) 銅張積層板用プリプレグ及びそれを用いた銅張積層板
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP4322463B2 (ja) 銅張積層板用プリプレグおよび銅張積層板
JP5879757B2 (ja) 樹脂組成物、プリプレグおよびプリプレグの製造方法
US8269332B2 (en) Semiconductor element mounting board
WO2015072261A1 (ja) 樹脂層付きキャリア材料、積層体、回路基板および電子装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2006312751A (ja) 樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2009070891A (ja) 半導体装置
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP5292847B2 (ja) 半導体素子搭載基板
JP2009070921A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2010080609A (ja) 半導体装置
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP2013108068A (ja) プリント配線板用エポキシ樹脂組成物、プリプレグ、金属張積層板、プリント配線板および半導体装置
JP2013033949A (ja) 基板、金属膜、基板の製造方法および金属膜の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20180208

CF01 Termination of patent right due to non-payment of annual fee