CN101604705A - 四周环绕栅极鳍栅晶体管及其制作方法 - Google Patents

Abstract

一种四周环绕栅极鳍栅晶体管器件，包括：衬底；于衬底表面依次设置的绝缘层与半导体层，所述绝缘层靠近半导体层的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分；栅介质层，所述栅介质层环绕半导体层位于凹槽上方的悬空部分；控制栅，所述控制栅设置于绝缘层表面，且所述控制栅包括环绕所述栅介质层的部分；以及源极和漏极区域。本发明的优点在于，能够提高栅极对导电沟道的控制能力，提高晶体管的电学性能，并且具有高集成度、低成本等的优点。

Description

四周环绕栅极鳍栅晶体管及其制作方法

【技术领域】

本发明涉及半导体器件领域，尤其涉及一种四周环绕栅极鳍栅晶体管器件及其制作方法。

【背景技术】

在过去的几十年中，硅基CMOS器件性能的每次提升主要是依靠器件尺寸的减小所带来的，主要包括减小沟道长度，栅氧厚度和阈值电压。但是，集成电路的特征尺寸在1999年开始缩小到亚100纳米，进入纳米技术时代，随着芯片集成度的进一步提高，即器件特征尺寸的进一步缩小将会面临大量来自传统工作模式、传统材料乃至传统器件物理基础等方面的问题。特别是从90nm节点开始，因在栅氧临界厚度以下时栅氧漏电流急剧增大，使得传统的栅氧厚度的按比例缩小达到了它的极限。因此必须在器件物理、材料、器件结构、关键工艺、集成技术等基础研究领域寻求突破。

目前，使用单轴应力器比如应变隔离层或者嵌入的硅锗源漏能够有效地CMOS器件的载流子沟道迁移率和电流驱动能力。因此通过使用不同的应力器来获得不同的应力水平，在不用进一步缩小栅氧的情况下，从90nm、65nm直到45nm技术节点半导体工业能够维持CMOS性能改善的趋势(即摩尔定律)。但是，到了32nm及其以下节点沟道应力以及应力器所带来的器件性能的提升迅速降低，特别是pMOS器件由于应力的减小可以使其损失超过20％的驱动电流。

因此，在现有的体硅材料和工艺正接近它们的物理极限，在进一步减小集成电路的特征尺寸方面遇到了严峻的挑战，必须在材料和工艺上有新的重大突破。为了突破这一限制，研究人员不断提出和研究新的器件结构和材料，例如鳍栅晶体管(FinFETs)、垂直的MOSFETs、高k绝缘材料或金属栅。此外，由新沟道材料例如Ge所带来的高迁移率也在加紧研究。另一方面，也可以通过基于衬底和沟道晶向的优化来提升载流子的迁移率，该方法即混合晶向技术(hybrid orientation technology)。

在目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的硅衬底上，这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在(100)晶片上较低，这就使得在(100)晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬底通过将沟道方向从<110>转移至<100>晶向可以改善pFET的性能，但是更多的工作主要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是空穴在(100)晶片上的迁移率的两倍以上。但是，即使在不考虑沟道方向的情况下，该晶面方向完全不适用于制造nFET。混合晶向技术基于衬底和沟道晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即可以通过在(110)区域制备pMOS在(100)区域制备nMOS以实现器件性能的提升。但是，混合晶向技术所使用的衬底表面由于同时具有两种不同的晶像，因此制备困难，成本较高，并且在两种晶像的分界处容易产生位错并延伸材料内部，降低了晶体管的电学性能。

此外，研究人员也提出了一些新结构器件，比如前文所提的FinFET，该结构中，栅至少可以从两侧对超薄体进行控制，从而提高了栅对沟道的控制能力和减小了短沟道效应。此外，这种结构还允许沟道不必进行掺杂，避免了在很小的体积范围内掺杂浓度容易出现波动的问题。在超薄体、多栅和无掺杂沟道的共同作用下，还可以提高沟道内载流子的迁移率。所有这些优点大大提高了FinFET的性能。但是常规的FinFET制备在(100)衬底之上，对pFET性能提升有限，并且常规FinFET仅从两侧对沟道进行控制，控制能力提升有限。此外，传统FinFET的器件在二维方向内分布，即nFET和pFET单独制备，这样就限制了器件的集成度的进一步提高。

【发明内容】

本发明所要解决的技术问题是，提供一种可以对沟道进行环绕式全面控制的鳍栅晶体管器件，提高晶体管的电学性能，并提供所述器件的制造方法。

本发明进一步解决的技术问题是，提供一种高集成度、低成本、控制能力强的基于混合晶像的鳍栅晶体管器件，并提供所述器件的制造方法。

为了解决上述问题，本发明提供了一种四周环绕栅极鳍栅晶体管器件包括：衬底；于衬底表面依次设置的绝缘层与半导体层，所述绝缘层靠近半导体层的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分；栅介质层，所述栅介质层环绕半导体层位于凹槽上方的悬空部分；所述被栅介质层环绕的半导体层悬空部分具有第一导电类型，悬空部分两侧的半导体层具有第二导电类型；控制栅，所述控制栅设置于绝缘层表面，且所述控制栅包括环绕所述栅介质层的部分；以及源极和漏极区域，位于悬空部分两侧的半导体层中，且紧靠半导体层悬空部分的两侧，具有第二导电类型。

作为可选的技术方案，所述第一导电类型N型，第二导电类型为P型，半导体层表面的晶面为(110)面。

作为可选的技术方案，所述第一导电类型P型，第二导电类型为N型，半导体层表面的晶面为(100)面。

作为可选的技术方案，包括两个轻掺杂区域，所述两个轻掺杂区域分别位于源极和漏极区域中，具有第二导电类型，所述轻掺杂区域的掺杂浓度低于源极和漏极区域的其他部分。

本发明进一步提供了一种制作上述器件的方法，包括如下步骤：提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层具有第一导电类型；在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅；掺杂环绕部分两侧的半导体层，使其具有第二导电类型。

作为可选的技术方案，所述掺杂环绕部分两侧的半导体层的步骤中，进一步包括如下步骤：对环绕部分两侧的半导体层进行第一次掺杂，使掺杂部分由第一导电类型转变成第二导电类型，在控制栅两侧形成侧墙；对具有第二导电类型的半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

本发明进一步提供了一种制作上述器件的方法，包括如下步骤：提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型；在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅。

作为可选的技术方案，采用离子注入工艺在所述预形成被栅介质层环绕部分的半导体层中形成第二导电类型。

本发明还提供了一种基于四周环绕栅极鳍栅晶体管器件，包括：衬底；于衬底表面依次设置的第一绝缘层、第一半导体层、第二绝缘层、第二半导体层；所述第一绝缘层靠近第一半导体层的表面具有一凹陷，所述第二绝缘层在与凹陷对应的位置具有贯通第一半导体层与第二半导体层的通孔；所述第一半导体层包括位于凹槽和通孔之间的悬空部分，所述第二半导体层包括位于通孔上方的悬空部分；所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；第一栅介质层，所述第一栅介质层环绕第一半导体层位于凹槽和通孔之间的悬空部分；第二栅介质层，所述第二栅介质层环绕第二半导体层位于通孔上方的悬空部分；所述第一半导体层被第一栅介质层环绕的部分具有第一导电类型，被环绕部分两侧的第一半导体层具有第二导电类型；所述第二半导体层被第二栅介质层环绕的部分具有第二导电类型，被环绕部分两侧的第二半导体层具有第一导电类型；控制栅，所述控制栅设置于第一绝缘层表面，且所述控制栅包括环绕所述第一栅介质层的部分以及环绕所述第二栅介质层的部分。

作为可选的技术方案，所述第一绝缘层的厚度大于第二绝缘层的厚度。

作为可选的技术方案，所述第一导电类型为N型，第二导电类型为P型；所述第一晶面为(110)，所述第二晶面为(100)。

作为可选的技术方案，所述第一导电类型为P型，第二导电类型为N型；所述第一晶面为(100)，所述第二晶面为(110)。

本发明进一步提供了一种制作上述器件的方法，包括如下步骤：提供衬底，所述衬底表面依次设置有第一绝缘层、第一半导体层、第二绝缘层和第二半导体层，所述第一半导体层具有第二导电类型，第二半导体层具有第一导电类型，所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅；掺杂环绕部分两侧的第一半导体层，使其具有第一导电类型，掺杂环绕部分两侧的第二半导体层，使其具有第二导电类型。

作为可选的技术方案，所述掺杂环绕部分两侧的第一半导体层与第二半导体层的步骤中，进一步包括如下步骤：对环绕部分两侧的第一半导体层与第二半导体层进行第一次掺杂，使第一半导体层的被掺杂部分由第二导电类型转变成第一导电类型，第二半导体层的被掺杂部分由第一导电类型转变成第二导电类型；在控制栅两侧形成侧墙；对具有第一导电类型的第一半导体层以及具有第二导电类型的第二半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

本发明进一步提供了一种制作上述器件的方法，包括如下步骤：提供衬底，所述衬底表面依次设置有第一绝缘层、第一半导体层、第二绝缘层和第二半导体层，所述第一半导体层中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型，所述第二半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型，所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及，两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅。

作为可选的技术方案，采用如下步骤获得具有所述掺杂状态的第一和第二半导体层：提供衬底，所述衬底表面依次具有第一绝缘层和第一半导体层，所述第一半导体层中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型；提供支撑衬底，所述支撑衬底表面依次具有腐蚀阻挡层和第二半导体层，所述第二半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型；在所述第一半导体层远离衬底的表面生长第二绝缘层；以第二绝缘层远离第一半导体层的表面以及第二半导体层远离腐蚀阻挡层的表面为键合面，将衬底和支撑衬底键合在一起；腐蚀除去支撑衬底和腐蚀阻挡层。

作为可选的技术方案，采用离子注入工艺在所述预形成被第一栅介质层环绕部分的第一半导体层中形成第二导电类型，以及在所述预形成被第二栅介质层环绕部分的第二半导体层中形成第一导电类型。

本发明的优点在于，在半导体层下方的绝缘层中形成凹陷，以获得悬空的半导体层，并进一步形成环绕半导体层悬空部分的环绕型栅介质层，具有此种栅结构的鳍栅晶体管器件，能够提高栅极对导电沟道的控制能力，提高晶体管的电学性能。本发明还提供一种将两个晶体管沿着垂直于衬底方向重叠设置的鳍栅晶体管结构，所提供的结构除了能够提高栅极对导电沟道的控制能力之外，进一步具有高集成度、低成本等额外的优点。

【附图说明】

附图1是本发明第一具体实施方式所述制作方法的工艺流程图；

附图2至附图9为本发明第一具体实施方式所述制作方法的工艺示意图；

附图10是本发明第二具体实施方式所述制作方法的工艺流程图；

附图11A至附图12B是本发明第二具体实施方式所述制作方法的工艺示意图；

附图13是本发明第三具体实施方式所述制作方法的工艺流程图；

附图14至附图21是本发明第三具体实施方式所述制作方法的工艺示意图；

附图22是本发明第四具体实施方式所述制作方法的工艺流程图；

附图23A至附图26是本发明第四具体实施方式所述制作方法的工艺示意图。

【具体实施方式】

下面结合附图对本发明提供的四周环绕栅极鳍栅晶体管器件及其制作方法的具体实施方式做详细说明。

首先给出四周环绕栅极鳍栅晶体管器件及其制作方法的第一具体实施方式。

附图1所示是本具体实施方式所述制作方法的工艺流程图，包括如下步骤：步骤S10，提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层具有第一导电类型；步骤S11，在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；步骤S12，采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；步骤S13，采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；步骤S14，采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅；步骤S15，对环绕部分两侧的半导体层进行第一次掺杂，使掺杂部分由第一导电类型转变成第二导电类型；步骤S16，在控制栅两侧形成侧墙；步骤S17，对具有第二导电类型的半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

附图2至附图9所示为以上步骤的工艺示意图。

附图2所示，参考步骤S10，提供衬底100，所述衬底100表面依次设置有绝缘层110和半导体层120，所述半导体层120具有第一导电类型。

本具体实施方式中，衬底100为单晶硅衬底，所述绝缘层110的材料为二氧化硅，所述半导体层120的材料为单晶硅，所述第一导电类型为N型。

在其他的实施方式中，衬底100也可以是蓝宝石或者化合物半导体如碳化硅等其他材料，绝缘层110也可以是氮化硅、氮氧化硅等其他材料，半导体层120也可以是应力硅、碳化硅或者硅锗等其他材料。

附图3A与附图3B所示，参考步骤S11，在半导体层120中形成两个腐蚀窗口121与122，所述两个窗口位于绝缘层110中预形成凹陷处的上方。其中，附图3A所示是此工艺步骤实施效果的俯视图，附图3B是附图3A沿A-A方向的剖面图。

以上形成窗口121与122的方法可采用光刻与腐蚀的方法，此处不再赘述。

附图4A、4B以及4C所示，参考步骤S12，采用各向同性腐蚀的方法去除两个腐蚀窗口121与122之间的半导体层下方的绝缘层，从而于绝缘层110中形成一凹陷111，并使两个腐蚀窗口111与112之间的半导体层悬空。此步骤在半导体层120中形成一悬空部分123。

其中，附图4A是此工艺步骤实施效果的俯视图，附图4B是附图4A沿A-A方向的剖面图，附图4C是附图4A沿B-B方向的剖面图。

各向同性腐蚀方法是半导体工艺中常见的一种腐蚀方法，对于常见的材料都有成熟的各向同性腐蚀液和腐蚀条件。例如对于氧化硅或者氮化硅可以采用氢氟酸进行各项同性腐蚀。各向同性腐蚀在垂直于绝缘层110表面的方向进行腐蚀的同时，还可以侧向腐蚀被半导体层120所覆盖的部分，进而使半导体层120的一部分悬空起来，从而获得如附图4B以及4C的结构。

附图5A、5B以及5C所示，参考步骤S13，采用沉积工艺，在半导体层120表面制作环绕半导体层悬空部分123的栅介质层130。

其中，附图5A是此工艺步骤实施效果的俯视图，附图5B是附图5A沿A-A方向的剖面图，附图5C是附图5A沿B-B方向的剖面图。

本具体实施方式中，所述栅介质层的材料为氧化硅。在其他的实施方式中，栅介质层材料也可以是氮化硅或者半导体工艺中常见的高介电常数材料。

所谓沉积工艺，例如化学气相沉积，是将衬底置于特定的气氛中，源物质在衬底表面发生反应而在衬底表面生成目标物质的过程。由于衬底是浸没在反应气氛之中的，因此沉积工艺不仅可以在半导体层120的表面，而且也可以在侧面和背面生成目标物质。

然后通过光刻和腐蚀的方法，将其余部分去除而只保留环绕半导体层悬空部分123的栅介质层130。

附图6A、6B以及6C所示，参考步骤S14，采用沉积工艺，通过腐蚀窗口在绝缘层110表面制作环绕栅介质层130的控制栅140。

其中，附图6A是此工艺步骤实施效果的俯视图，附图6B是附图6A沿A-A方向的剖面图，附图6C是附图6A沿B-B方向的剖面图。

所述控制栅140的材料可以是多晶硅或者金属材料，例如铝等。

沉积工艺，例如电子束沉积工艺金属或者化学气相沉积多晶硅等，同样可以在控制栅140的四周包裹一层金属层，并通过光刻和腐蚀去除不需要的部分，形成附图6A至6C所描述的结构。

以上所获得的栅结构中，栅介质层和控制栅不仅设置在导电沟道的表面，还设置于侧面甚至于背面，因此是一种典型的鳍栅结构。

附图7A以及7B所示，参考步骤S15，对环绕部分两侧的半导体层120进行第一次掺杂，使掺杂部分124和125由第一导电类型转变成第二导电类型。

其中，附图7A是此工艺步骤实施效果的俯视图，附图7B是附图5A沿B-B方向的剖面图。此步骤实施完毕后，沿与B-B垂直方向的结构并无明显变化，故而省略。

所述第二导电类型为P型，掺杂剂可以选用硼，采用离子注入或者扩散的方式进行。进行掺杂的过程中，可以采用光刻胶作为掩模层，将不需要掺杂的区域掩蔽，待注入完毕后，再将掩模层除去。以上工艺是本领域常见手段，此处不予赘述。

附图8A与8B所示，参考步骤S16，在控制栅两侧形成侧墙151与152(Spacer)。

在栅极两侧形成侧墙的工艺是本领域常见手段，此处不予赘述。

附图9所示，参考步骤S17，对具有第二导电类型的半导体层120中未被侧墙151与152遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙151与152遮挡而形成的轻掺杂区域126与127。本步骤第二次掺杂所采用的注入元素与第一次掺杂的注入元素相同。

以上步骤S16与S17是一种形成轻掺杂漏(LDD)结构的工艺，属于可选步骤，属于为了提高晶体管电学性能而进行的可选步骤。实际实施过程中，为了制作优良的LDD结构，也可以采用其他被本领域内技术人员所公知的更为复杂的工艺。

以上步骤实施完毕后，可以进一步采用半导体后道工艺手段，在芯片表面形成多层的金属镶嵌结构或者其他类似的结构，以引出电极，从而形成完整的鳍栅晶体管器件。

上述步骤实施完毕后的所获得的鳍栅晶体管器件结构如附图9所示，包括衬底100；于衬底100表面依次设置的绝缘层110与半导体层120，所述绝缘层110靠近半导体层120的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分123；栅介质层130，所述栅介质层130环绕半导体层120位于凹槽上方的悬空部分123；所述被栅介质层130环绕的半导体层悬空部分123具有第一导电类型，悬空部分两侧的半导体层具有第二导电类型；控制栅140，所述控制栅140设置于绝缘层110表面，且所述控制栅140包括环绕所述栅介质层130的部分；源极和漏极区域124和125，位于悬空部分两侧的半导体层中，且紧靠半导体层悬空部分的两侧，具有第二导电类型；以及两个轻掺杂区域126与127，所述两个轻掺杂区域126与127分别位于源极和漏极区域124和125中，具有第二导电类型，所述轻掺杂区域126与127的掺杂浓度低于源极和漏极区域124和125的其他部分。以上各个部分的材料以及相互关系可以参考制作方法中所述的内容。

上述结构的优点在于，在半导体层下方的绝缘层中形成凹陷，以获得悬空的半导体层，并进一步形成环绕半导体层悬空部分的环绕型栅介质层，具有此种栅结构的鳍栅晶体管器件，能够提高栅极对导电沟道的控制能力，提高晶体管的电学性能。

接下来结合附图给出本发明所述四周环绕栅极鳍栅晶体管器件及其制作方法的第二具体实施方式。

附图10所示是本具体实施方式所述制作方法的工艺流程图，包括如下步骤：步骤S20，提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型；步骤S21，在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；步骤S22，采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；步骤S23，采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；步骤S24，采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅。

附图11A至附图12B是本具体实施方式的工艺示意图。

附图11A与11B所示，参考步骤S20，提供衬底200，所述衬底200表面依次设置有绝缘层210和半导体层220，所述半导体层220中，预形成源漏区域的部分221与222具有第二导电类型，其余部分具有第一导电类型。

其中，图11A是此步骤所提供结构的俯视图，图11B是图11A沿B-B方向的剖面图。

可以采用离子注入工艺在所述预形成被栅介质层环绕部分的半导体层中形成第二导电类型，以形成上述半导体层220的掺杂结构。

附图12A与12B所示，参考步骤S21，在半导体层220中形成两个腐蚀窗口223与224，所述两个腐蚀窗口223与224位于绝缘层210中预形成凹陷处的上方。

其中，图12A是此步骤实施效果的俯视图，图12B是图12A沿A-A方向的剖面图。图12A沿与A-A垂直方向的剖面结构并无变化，故而省略。

以下至步骤S24的实施方法与前一个具体实施方式相同，故不予赘述。步骤S24执行完毕后，还可以进一步生长侧墙以形成LDD结构。形成LDD结构之后的器件结构与前一个具体实施方式的附图9所示结构相同。

步骤S24执行完毕后，由于在步骤S20中所提供的半导体衬底已经具有预掺杂，因此相比较第一个具体实施方式而言，无需再进行掺杂工艺。

接下来结合附图给出本发明所述四周环绕栅极鳍栅晶体管器件及其制作方法的第三具体实施方式。

附图13所示是本具体实施方式所述制作方法的工艺流程图，包括如下步骤：步骤S30，提供衬底，所述衬底表面依次设置有第一绝缘层、第一半导体层、第二绝缘层、第二半导体层，所述第一半导体层具有第二导电类型，第二半导体层具有第一导电类型，所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；步骤S31，在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；步骤S32，采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；步骤S33，采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；步骤S34，采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅；步骤S35，对环绕部分两侧的第一半导体层与第二半导体层进行第一次掺杂，使第一半导体层的被掺杂部分由第二导电类型转变成第一导电类型，第二半导体层的被掺杂部分由第一导电类型转变成第二导电类型；步骤S36，在控制栅两侧形成侧墙；步骤S37，对具有第一导电类型的第一半导体层以及具有第二导电类型的第二半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

附图14至附图21为本具体实施方式的工艺示意图。

附图14所示，参考步骤S30，提供衬底300，所述衬底300表面依次设置有第一绝缘层310、第一半导体层330、第二绝缘层320、第二半导体层340，所述第一半导体层330具有第二导电类型，第二半导体层340具有第一导电类型。

本具体实施方式中，所述第一绝缘层310的厚度大于第二绝缘层320的厚度，该设置有利于提高后续制作的器件和衬底之间的电学隔离特性。

本具体实施方式中，第一导电类型为N型，第二导电类型为P型，第一晶面为(110)，所述第二晶面为(100)。N型半导体层具有(100)晶面，P型半导体层具有(110)晶面的优点在于，后续在N型半导体层中形成P型导电沟道，P型半导体层形成N型导电沟道的情况下，P型导电沟道形成于(110)晶面区域，而N型导电沟道形成于(100)晶面区域，因此有利于提高导电沟道的电子迁移率，从而提高晶体管的电学特性。

在其他的具体实施方式中，也可以是第一导电类型为P型，第二导电类型为N型。对应的，第一晶面为(100)，所述第二晶面为(110)。

本具体实施方式中，衬底300为单晶硅衬底，所述第一绝缘层310与第二绝缘层320的材料为二氧化硅，所述第一半导体层330与第二半导体层340的材料为单晶硅。

在其他的实施方式中，衬底300也可以是蓝宝石或者化合物半导体如碳化硅等其他材料，第一绝缘层310与第二绝缘层320也可以是氮化硅、氮氧化硅等其他材料，第一半导体层330与第二半导体层340也可以是应力硅、碳化硅或者硅锗等其他材料。第一绝缘层310与第二绝缘层320、第一半导体层330与第二半导体层340可以根据实际情况选择相同或者不同的材料。

附图15A与15B所示，参考步骤S31，在第二半导体层340、第二绝缘层320以及第一半导体层330中形成贯穿上述三层的两个腐蚀窗口351与352，所述两个窗口位于第一绝缘层310中预形成凹陷处的上方。

其中，图15A是此步骤实施效果的俯视图，图15B是图15A沿A-A方向的剖面图。

以上形成窗口351与352的方法可采用光刻与腐蚀的方法，并针对不同的材料采用不同的腐蚀气体或者腐蚀溶液，以上腐蚀工艺为本领域内常见方法，此处不再赘述。

附图16A、16B以及16C所示，参考步骤S32，采用各向同性腐蚀的方法去除两个腐蚀窗口351与352之间的第一半导体层330下方的第一绝缘层310以及两个腐蚀窗口351与352之间的第二绝缘层320，从而于第一绝缘层310中形成一凹陷311，于第二绝缘层320中形成通孔，并使两个腐蚀窗口351与352之间的第一半导体层330和第二半导体340层悬空。

其中，附图16A是此工艺步骤实施效果的俯视图，附图16B是附图16A沿A-A方向的剖面图，附图16C是附图16A沿B-B方向的剖面图。

各向同性腐蚀工艺是既可以向垂直于表面的方向腐蚀，又可以向侧面腐蚀的一种常见腐蚀工艺，应用此工艺能够获得侧向腐蚀的效果。关于此工艺的叙述可以参考本发明的第一具体实施方式。

附图17A、17B与17C所示，参考步骤S33，采用沉积工艺，在第一半导体层330与第二半导体层340表面分别制作环绕第一半导体层330与第二半导体层340悬空部分的第一栅介质层360与第二栅介质层370。

其中，附图17A是此工艺步骤实施效果的俯视图，附图17B是附图17A沿A-A方向的剖面图，附图17C是附图17A沿B-B方向的剖面图。

本具体实施方式中，所述栅介质层的材料为氧化硅。在其他的实施方式中，栅介质层材料也可以是氮化硅或者半导体工艺中常见的高介电常数材料。

所谓沉积工艺，例如化学气相沉积，是将衬底置于特定的气氛中，源物质在衬底表面发生反应而在衬底表面生成目标物质的过程。由于衬底是浸没在反应气氛之中的，因此沉积工艺不仅可以在第一半导体层330与第二半导体层340表面，而且也可以在侧面和背面生成目标物质。

然后通过光刻和腐蚀的方法，将其余部分去除而只保留环绕第一半导体层330与第二半导体层340表面悬空部分的第一栅介质层360与第二栅介质层370。

附图18A、18B以及18C所示，步骤S34，采用沉积工艺，通过腐蚀窗口在第一绝缘层310表面制作环绕第一栅介质层360与第二栅介质层370的控制栅380。

其中，附图18A是此工艺步骤实施效果的俯视图，附图18B是附图18A沿A-A方向的剖面图，附图18C是附图18A沿B-B方向的剖面图.

所述控制栅380的材料可以是多晶硅或者金属材料，例如铝等。

沉积工艺，例如电子束沉积工艺金属或者化学气相沉积多晶硅等，同样可以在控制栅380的四周包裹一层金属层，并通过光刻和腐蚀去除不需要的部分，形成附图18A至18C所描述的结构。

附图19A以及19B所示，参考步骤S35，对环绕部分两侧的第一半导体层330与第二半导体层340进行第一次掺杂，使第一半导体层330的被掺杂部分33 1由第二导电类型转变成第一导电类型，第二半导体层340的被掺杂部分341由第一导电类型转变成第二导电类型

其中，附图19A是此工艺步骤实施效果的俯视图，附图19B是附图19A沿B-B方向的剖面图。此步骤实施完毕后，沿与B-B垂直方向的结构并无明显变化，故而省略。

在形成P型导电类型的情况下，掺杂剂可以选用硼；在形成N型导电类型的情况下，掺杂剂可以选用磷。掺杂可以采用离子注入或者扩散的方式进行。进行掺杂的过程中，可以采用光刻胶作为掩模层，将不需要掺杂的区域掩蔽，待注入完毕后，再将掩模层除去。以上工艺是本领域常见手段，此处不予赘述。

附图20A与20B所示，参考步骤S36，在控制栅两侧形成侧墙391与392。

在栅极两侧形成侧墙的工艺是本领域常见手段，此处不予赘述。

附图21所示，参考步骤S37，对具有第一导电类型的第一半导体层330以及具有第二导电类型的第二半导体层340中未被侧墙391与392遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域332与342。

本步骤第二次掺杂所采用的注入元素与第一次掺杂的注入元素相同。

以上步骤S36与S37是一种形成轻掺杂漏(LDD)结构的工艺，属于可选步骤，属于为了提高晶体管电学性能而进行的可选步骤。实际实施过程中，为了制作优良的LDD结构，也可以采用其他被本领域内技术人员所公知的更为复杂的工艺。

以上步骤实施完毕后，可以进一步采用半导体后道工艺手段，在被掺杂部分表面形成台阶以便于制作电极，并在芯片表面形成多层的金属镶嵌结构或者其他类似的结构，以引出电极。

上述步骤实施完毕后的结构如附图21所示，包括衬底300；于衬底表面依次设置的第一绝缘层310、第一半导体层330、第二绝缘层320、第二半导体层340；所述第一绝缘层310靠近第一半导体层330的表面具有一凹陷，所述第二绝缘层320在与凹陷对应的位置具有贯通第一半导体层330与第二半导体层340的通孔；所述第一半导体层330包括位于凹槽和通孔之间的悬空部分，所述第二半导体层340包括位于通孔上方的悬空部分；所述第一半导体层330表面具有第一晶面，所述第二半导体层340表面具有第二晶面；第一栅介质层360，所述第一栅介质层360环绕第一半导体层330位于凹槽和通孔之间的悬空部分；第二栅介质层370，所述第二栅介质层370环绕第二半导体层340位于通孔上方的悬空部分；所述第一半导体层330被第一栅介质层360环绕的部分具有第一导电类型，被环绕部分两侧的第一半导体层330具有第二导电类型；所述第二半导体层340被第二栅介质层370环绕的部分具有第二导电类型，被环绕部分两侧的第二半导体层340具有第一导电类型；控制栅380，所述控制栅380设置于第一绝缘层310表面，且所述控制栅380包括环绕所述第一栅介质层360的部分以及环绕所述第二栅介质层370的部分。以上各个部分的材料以及相互关系可以参考制作方法中所述的内容。

以上具体实施方式所获的鳍栅晶体管器件中，两个鳍栅晶体管沿着垂直于衬底方向重叠设置，进一步具有高集成度、低成本等额外的优点。

接下来结合附图给出本发明所述四周环绕栅极鳍栅晶体管器件及其制作方法的第四具体实施方式。

附图22所示是本具体实施方式所述制作方法的工艺流程图，包括如下步骤：步骤S40，提供衬底，所述衬底表面依次具有第一绝缘层和第一半导体层，所述第一半导体层中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型，所述第一半导体层表面具有第一晶面；步骤S41，提供支撑衬底，所述支撑衬底表面依次具有腐蚀阻挡层和第二半导体层，所述第二半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型，，所述第二半导体层表面具有第二晶面；步骤S42，在所述第一半导体层远离衬底的表面生长第二绝缘层；步骤S43，以第二绝缘层远离第一半导体层的表面以及第二半导体层远离腐蚀阻挡层的表面为键合面，将衬底和支撑衬底键合在一起；步骤S44，腐蚀除去支撑衬底和腐蚀阻挡层；步骤S45，在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；步骤S46，采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及，两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；步骤S47，采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；步骤S48，采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅。

附图23A至附图26是本具体实施方式的工艺示意图。

附图23A与23B所示，参考步骤S40，提供衬底400，所述衬底表面依次具有第一绝缘层410和第一半导体层430，所述第一半导体层430中，预形成源漏区域的部分具431有第一导电类型，其余部分具有第二导电类型，所述第一半导体层430表面具有第一晶面。

其中，图23A是此步骤所提供结构的俯视图，图23B是图23A沿B-B方向的剖面图。

可以采用离子注入工艺在所述预形成被栅介质层环绕部分的半导体层中形成第二导电类型，以形成上述的掺杂结构。

参考步骤S41，提供支撑衬底400′，所述支撑衬底400′表面依次具有腐蚀阻挡层410′和第二半导体层440，所述第二半导体层440中，预形成源漏区域的部分441具有第二导电类型，其余部分具有第一导电类型，所述第二半导体层440表面具有第二晶面。

以上所述支撑衬底400′以及其表面腐蚀阻挡层410′和第二半导体层420的结构与步骤S40中所提供的结构所对应的部分相同，因此可以参考附图23A与23B，此处不再绘制结构示意图。

附图24所示，参考步骤S42，在所述第一半导体层430远离衬底400的表面生长第二绝缘层420。

附图25所示，参考步骤S43，以第二绝缘层420远离第一半导体层430的表面以及第二半导体层440远离腐蚀阻挡层410′的表面为键合面，将衬底400和支撑衬底400′键合在一起。

所述键合可以采用静电键合工艺进行，并可以采用等离子体对键合面进行活化处理以优化键合效果。

附图26所示，参考步骤S44，腐蚀除去支撑衬底400′和腐蚀阻挡层410′。

可以采用干法或者湿法腐蚀方法具体实施。

以上步骤实施完毕后，获得具有附图26所示的双层半导体层与双层绝缘层的多层结构，包括衬底400，以及衬底表面依次设置的第一绝缘层410、第一半导体层430、第二绝缘层420和第二半导体层440。所述第一半导体层430中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型，所述第二半导体层440中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型，所述第一半导体层430表面具有第一晶面，所述第二半导体层440表面具有第二晶面。上述步骤S40～S44是获得附图26所示衬底的一种实施方案，在其他的具体实施方式中，也可以采用隔离氧注入(SIMOX)等其他常见工艺获得附图26所述的衬底。

接下来的步骤S45至S48采用附图26所示的多层结构进行器件制作，其制作工艺与第三具体实施方式所对应的步骤相同，此处不予赘述。不同的是，由于预先进行了源漏区域的掺杂，因此同第三具体实施方式相比，本具体实施方式在形成栅结构之后，不再需要实施掺杂工艺。

步骤S48执行完毕后，还可以进一步生长侧墙以形成LDD结构。形成LDD结构之后的器件结构即与第三具体实施方式的附图21所示结构相同。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种四周环绕栅极鳍栅晶体管器件，其特征在于，包括：

衬底；

于衬底表面依次设置的绝缘层与半导体层，所述绝缘层靠近半导体层的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分；

栅介质层，所述栅介质层环绕半导体层位于凹槽上方的悬空部分；

所述被栅介质层环绕的半导体层悬空部分具有第一导电类型，悬空部分两侧的半导体层具有第二导电类型；

控制栅，所述控制栅设置于绝缘层表面，且所述控制栅包括环绕所述栅介质层的部分；以及

源极和漏极区域，位于悬空部分两侧的半导体层中，且紧靠半导体层悬空部分的两侧，具有第二导电类型。

2.根据权利要求1所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一导电类型N型，第二导电类型为P型，半导体层表面的晶面为(110)面。

3.根据权利要求1所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一导电类型P型，第二导电类型为N型，半导体层表面的晶面为(100)面。

4.根据权利要求1至3中任意一项所述的四周环绕栅极鳍栅晶体管器件，其特征在于，包括两个轻掺杂区域，所述两个轻掺杂区域分别位于源极和漏极区域中，具有第二导电类型，所述轻掺杂区域的掺杂浓度低于源极和漏极区域的其他部分。

5.一种制作权利要求1中所述器件的方法，其特征在于，包括如下步骤：

提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层具有第一导电类型；

在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；

采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；

采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；

采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅；

掺杂环绕部分两侧的半导体层，使其具有第二导电类型。

6.根据权利要求5所述的方法，其特征在于，所述掺杂环绕部分两侧的半导体层的步骤中，进一步包括如下步骤：

对环绕部分两侧的半导体层进行第一次掺杂，使掺杂部分由第一导电类型转变成第二导电类型；

在控制栅两侧形成侧墙；

对具有第二导电类型的半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

7.一种制作权利要求1中所述器件的方法，其特征在于，包括如下步骤：

提供衬底，所述衬底表面依次设置有绝缘层和半导体层，所述半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型；

在半导体层中形成两个腐蚀窗口，所述两个窗口位于绝缘层中预形成凹陷处的上方；

采用各向同性腐蚀的方法去除两个腐蚀窗口之间的半导体层下方的绝缘层，从而于绝缘层中形成一凹陷，并使两个腐蚀窗口之间的半导体层悬空；

采用沉积工艺，在半导体层表面制作环绕半导体层悬空部分的栅介质层；

采用沉积工艺，通过腐蚀窗口在绝缘层表面制作环绕栅介质层的控制栅。

8.根据权利要求7所述的方法，其特征在于，采用离子注入工艺在所述预形成被栅介质层环绕部分的半导体层中形成第二导电类型。

9.一种基于四周环绕栅极鳍栅晶体管器件，其特征在于，包括：

衬底；

于衬底表面依次设置的第一绝缘层、第一半导体层、第二绝缘层、第二半导体层；

所述第一绝缘层靠近第一半导体层的表面具有一凹陷，所述第二绝缘层在与凹陷对应的位置具有贯通第一半导体层与第二半导体层的通孔；

所述第一半导体层包括位于凹槽和通孔之间的悬空部分，所述第二半导体层包括位于通孔上方的悬空部分；

所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；

第一栅介质层，所述第一栅介质层环绕第一半导体层位于凹槽和通孔之间的悬空部分；

第二栅介质层，所述第二栅介质层环绕第二半导体层位于通孔上方的悬空部分；

所述第一半导体层被第一栅介质层环绕的部分具有第一导电类型，被环绕部分两侧的第一半导体层具有第二导电类型；

所述第二半导体层被第二栅介质层环绕的部分具有第二导电类型，被环绕部分两侧的第二半导体层具有第一导电类型；

控制栅，所述控制栅设置于第一绝缘层表面，且所述控制栅包括环绕所述第一栅介质层的部分以及环绕所述第二栅介质层的部分。

10.根据权利要求9所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一绝缘层的厚度大于第二绝缘层的厚度。

11.根据权利要求9所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型。

12.根据权利要求11所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一晶面为(110)，所述第二晶面为(100)。

13.根据权利要求9所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一导电类型为P型，第二导电类型为N型。

14.根据权利要求13所述的四周环绕栅极鳍栅晶体管器件，其特征在于，所述第一晶面为(100)，所述第二晶面为(110)。

15.一种制作权利要求9中所述器件的方法，其特征在于，包括如下步骤：

提供衬底，所述衬底表面依次设置有第一绝缘层、第一半导体层、第二绝缘层和第二半导体层，所述第一半导体层具有第二导电类型，第二半导体层具有第一导电类型，所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；

在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；

采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；

采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；

采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅；

掺杂环绕部分两侧的第一半导体层，使其具有第一导电类型，掺杂环绕部分两侧的第二半导体层，使其具有第二导电类型。

16.根据权利要求15所述的方法，其特征在于，所述掺杂环绕部分两侧的第一半导体层与第二半导体层的步骤中，进一步包括如下步骤：

对环绕部分两侧的第一半导体层与第二半导体层进行第一次掺杂，使第一半导体层的被掺杂部分由第二导电类型转变成第一导电类型，第二半导体层的被掺杂部分由第一导电类型转变成第二导电类型；

在控制栅两侧形成侧墙；

对具有第一导电类型的第一半导体层以及具有第二导电类型的第二半导体层中未被侧墙遮挡部分进行第二次掺杂，增加其掺杂浓度，从而定义出由于侧墙遮挡而形成的轻掺杂区域。

17.一种制作权利要求9中所述器件的方法，其特征在于，包括如下步骤

提供衬底，所述衬底表面依次设置有第一绝缘层、第一半导体层、第二绝缘层和第二半导体层，所述第一半导体层中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型，所述第二半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型，所述第一半导体层表面具有第一晶面，所述第二半导体层表面具有第二晶面；

在第二半导体层、第二绝缘层以及第一半导体层中形成贯穿上述三层的两个腐蚀窗口，所述两个窗口位于第一绝缘层中预形成凹陷处的上方；

采用各向同性腐蚀的方法去除两个腐蚀窗口之间的第一半导体层下方的第一绝缘层以及，两个腐蚀窗口之间的第二绝缘层，从而于第一绝缘层中形成一凹陷，于第二绝缘层中形成通孔，并使两个腐蚀窗口之间的第一半导体层和第二半导体层悬空；

采用沉积工艺，在第一半导体层与第二半导体层表面分别制作环绕第一半导体层与第二半导体层悬空部分的第一栅介质层与第二栅介质层；

采用沉积工艺，通过腐蚀窗口在第一绝缘层表面制作环绕第一栅介质层与第二栅介质层的控制栅。

18.根据权利要求17所述的方法，其特征在于，采用如下步骤获得具有所述掺杂状态的第一和第二半导体层：

提供衬底，所述衬底表面依次具有第一绝缘层和第一半导体层，所述第一半导体层中，预形成源漏区域的部分具有第一导电类型，其余部分具有第二导电类型；

提供支撑衬底，所述支撑衬底表面依次具有腐蚀阻挡层和第二半导体层，所述第二半导体层中，预形成源漏区域的部分具有第二导电类型，其余部分具有第一导电类型；

在所述第一半导体层远离衬底的表面生长第二绝缘层；

以第二绝缘层远离第一半导体层的表面以及第二半导体层远离腐蚀阻挡层的表面为键合面，将衬底和支撑衬底键合在一起；

腐蚀除去支撑衬底和腐蚀阻挡层。

19.根据权利要求18所述的方法，其特征在于，采用离子注入工艺在所述预形成被第一栅介质层环绕部分的第一半导体层中形成第二导电类型，以及在所述预形成被第二栅介质层环绕部分的第二半导体层中形成第一导电类型。

Images