CN101577212B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN101577212B CN101577212B CN2008101059026A CN200810105902A CN101577212B CN 101577212 B CN101577212 B CN 101577212B CN 2008101059026 A CN2008101059026 A CN 2008101059026A CN 200810105902 A CN200810105902 A CN 200810105902A CN 101577212 B CN101577212 B CN 101577212B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- layer
- etching
- mask
- antireflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种半导体器件的形成方法，包括：在半导体衬底上依次形成掩膜层、抗反射及刻蚀阻挡复合层和第一光刻胶层；将掩模版半导体器件图形转移至第一光刻胶层上，形成第一光刻胶器件图形；以第一光刻胶层为掩膜，刻蚀抗反射及刻蚀阻挡复合层至露出掩膜层，形成第一器件图形；去除第一光刻胶层后，在抗反射及刻蚀阻挡复合层和掩膜层上依次形成抗反射层和第二光刻胶层；相对第一器件图形位置进行偏移，将掩模版器件图形转移至第二光刻胶层上，形成第二光刻胶器件图形；以第二光刻胶层为掩膜，刻蚀抗反射层至露出掩膜层，形成目标器件图形。本发明工艺步骤减少，成本降低。
Description
技术领域
本发明涉及半导体器件的形成方法。
背景技术
随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，半导体器件的关键尺寸不断变小，芯片单位面积内的半导体器件数量不断增加。在半导体器件关键尺寸减小的同时，半导体器件图形也不断地细微化。然而，细微图形和细微节距的形成越发困难起来，为了形成细微图形，引入了在一层膜层上将光掩膜版上图形进行双重曝光工艺。
现有用双重曝光工艺制作半导体器件的方法参考图1至图5，在图1中，在包含驱动电路等结构的半导体衬底101上形成第一掩膜层102，其中，第一掩膜层102的材料可以为多晶硅或氮氧化硅等，作用为在后续刻蚀过程中保护半导体衬底101免受刻蚀气体的影响；形成第一掩膜层102的方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法等。然后，在第一掩膜层102上用化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法等方法形成第二掩膜层103，第二掩膜层103的材料可以是氮化硅等，作用为用以后续刻蚀过程中保护第一掩膜层102的完整。在第二掩膜层103上形成第一抗反射层104，用以后续曝光工艺中保护下面的膜层免受光的影响，形成第一抗反射层104的方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法或旋涂法等。在第一抗反射层104上旋涂第一光刻胶层105。
如图2所示，将光掩模版10及带有各膜层的半导体衬底100放入光刻装置中，将光掩模版10上的掩模版半导体器件图形12通过光刻技术转移至第一光刻胶层上，形成第一光刻胶半导体器件图形105a。以第一光刻胶层为掩膜，沿第一光刻胶半导体器件图形105a，用干法刻蚀法刻蚀第一抗反射层104和第二掩膜层103至露出第一掩膜层102，形成第一半导体器件图形。
如图3所示，用灰化法去除第一光刻胶层105；在第一抗反射层104和第一掩膜层102上形成第二抗反射层107，所述形成方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法或旋涂法等；周旋涂法在第二抗反射层107上形成第二光刻胶层，且将第二光刻胶层填充满第一半导体器件图形之间的开口106，经过甩干后，第二光刻胶层表面平整；将带有各膜层的半导体衬底100相对于光掩模版进行移动，移动的距离为使第一半导体器件图形与后续的第二半导体器件图形之间的节距为目标节距所需的尺寸；将光掩模版10上的掩模版半导体器件图形12通过光刻技术转移至第二光刻胶层上，形成第二光刻胶半导体器件图形108a。
如图4所示，以第二光刻胶层为掩膜，用干法刻蚀法，沿第二光刻胶半导体器件图形108a及第一半导体器件图形，刻蚀第二抗反射层107至露出第二掩膜层102，形成目标半导体器件图形。
如图5所示，用灰化法去除第二光刻胶层；以第二抗反射层107为掩膜，沿目标半导体器件图形，用干法刻蚀法刻蚀第二掩膜层至露出半导体衬底101，形成目标半导体器件102a。
现有用双重曝光工艺制作半导体器件，由于在形成第一半导体器件图形过程中，需要沉积第一抗反射层和第二掩膜层两层膜层，使工艺步骤变复杂，制造成本提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，简化工艺步骤，降低制造成本。
为解决上述问题本发明提供一种半导体器件的形成方法，包括：在半导体衬底上依次形成掩膜层、抗反射及刻蚀阻挡复合层和第一光刻胶层；将光掩模版上的掩模版半导体器件图形转移至第一光刻胶层上，形成第一光刻胶半导体器件图形；以第一光刻胶层为掩膜，刻蚀抗反射及刻蚀阻挡复合层至露出掩膜层，形成第一半导体器件图形；去除第一光刻胶层后，在抗反射及刻蚀阻挡复合层和掩膜层上依次形成抗反射层和平整的第二光刻胶层；相对第一半导体器件图形位置进行偏移，将光掩模版上的掩模版半导体器件图形转移至第二光刻胶层上，形成第二光刻胶半导体器件图形；以第二光刻胶层为掩膜，刻蚀抗反射层至露出掩膜层，形成目标半导体器件图形；去除第二光刻胶层后，以抗反射及刻蚀阻挡复合层和抗反射层为掩膜，刻蚀掩膜层至露出半导体衬底；去除抗反射层和抗反射及刻蚀阻挡复合层，形成目标半导体器件。
可选的，所述抗反射及刻蚀阻挡复合层为硅和抗反射材料混合物。
可选的，所述抗反射及刻蚀阻挡复合层的厚度为300埃～500埃。
可选的，所述形成抗反射及刻蚀阻挡复合层的方法为旋涂法或化学气相沉积法。
可选的，刻蚀抗反射及刻蚀阻挡复合层的方法为干法刻蚀法。
可选的，所述干法刻蚀采用的含氟气体。
可选的，所述抗反射层的厚度为300埃～500埃。
可选的，所述掩膜层的材料为多晶硅或氮化硅或氮氧化硅。
与现有技术相比，上述方案具有以下优点：在掩膜层上直接制作抗反射及刻蚀阻挡复合层，用以代替现有的第一抗反射层和第二掩膜层。由于用一层膜层代替两层膜层，而作用未变，使沉积工艺步骤减少，成本降低。
附图说明
图1至图5是现有用双重曝光工艺制作半导体器件的示意图；
图6是本发明形成半导体器件的具体实施方式流程图；
图7至图11是本发明形成半导体器件的实施例示意图。
具体实施方式
本发明在掩膜层上直接制作抗反射及刻蚀阻挡复合层，用以代替现有的抗反射层和第一掩膜层。由于用一层膜层代替两层膜层，而作用未变，使沉积工艺步骤减少，成本降低。
下面结合附图对本发明的具体实施方式做详细的说明。
图6是本发明形成半导体器件的具体实施方式流程图。如图6所示，执行步骤S101，在半导体衬底上依次形成掩膜层、抗反射及刻蚀阻挡复合层和第一光刻胶层。
所述抗反射及刻蚀阻挡复合层的材料为硅和抗反射材料混合物，采用这样的材料优点在于既可以在后续曝光工艺中保护下面的膜层免受光的影响，又可以在后续刻蚀过程中保护其下面的膜层不受刻蚀气体的破坏。形成抗反射及刻蚀阻挡复合层的方法可以是化学气相沉积法或物理气相沉积法或等离子体气相沉积法等。
执行步骤S102，将光掩模版上的掩模版半导体器件图形转移至第一光刻胶层上，形成第一光刻胶半导体器件图形。
执行步骤S103，以第一光刻胶层为掩膜，刻蚀抗反射及刻蚀阻挡复合层至露出掩膜层，形成第一半导体器件图形。
所述刻蚀抗反射及刻蚀阻挡复合层的方法为干法刻蚀法，所采用的是含氟气体。
执行步骤S104，去除第一光刻胶层后，在抗反射及刻蚀阻挡复合层和掩膜层上依次形成抗反射层和平整的第二光刻胶层。
执行步骤S105，相对第一半导体器件图形位置进行偏移，将光掩模版上的掩模版半导体器件图形转移至第二光刻胶层上，形成第二光刻胶半导体器件图形。
所述相对第一半导体器件图形位置进行偏移为将半导体衬底相对于光掩模版进行移动。
执行步骤S106，以第二光刻胶层为掩膜，刻蚀抗反射层至露出掩膜层，形成目标半导体器件图形。
执行步骤S107，去除第二光刻胶层后，以抗反射及刻蚀阻挡复合层和抗反射层为掩膜，刻蚀掩膜层至露出半导体衬底。
执行步骤S108，去除抗反射层和抗反射及刻蚀阻挡复合层，形成目标半导体器件。
去除抗反射及刻蚀阻挡复合层的方法为等离子体干法刻蚀法。
图7至图11是本发明形成半导体器件的实施例示意图。如图7所示，在包含驱动电路等结构的半导体衬底200上形成掩膜层202，其中，掩膜层202的材料可以为多晶硅或氮化硅或氮氧化硅等，作用为在后续刻蚀过程中保护其下面的膜层免受刻蚀气体的影响；形成掩膜层202的方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法等。然后，在掩膜层202上用旋涂法或化学气相沉积法等方法形成厚度为300埃～500埃的抗反射及刻蚀阻挡复合层204，其中，具体厚度由抗反射及刻蚀阻挡复合层204的反射率及沉积时间决定；抗反射及刻蚀阻挡复合层204的材料可以是硅和抗反射材料混合物，其作用可以既具有在后续工艺中保护其下面的膜层免受光的影响而改变性质，又可以在后续刻蚀过程中作为刻蚀阻挡层。用旋涂法在抗反射及刻蚀阻挡复合层204上形成第一光刻胶层205。
本实施例中，所述抗反射及刻蚀阻挡复合层204的厚度具体可以是300埃、310埃、320埃、330埃、340埃、350埃、360埃、370埃、380埃、390埃、400埃、410埃、420埃、430埃、440埃、450埃、460埃、470埃、480埃、490埃或500埃等。
本实施例中，在掩膜层202上直接制作抗反射及刻蚀阻挡复合层204，用以代替现有的抗反射层和第一掩膜层。由于用一层膜层代替两层膜层，而作用未变，使工艺步骤减少，成本降低。
如图8所示，将光掩模版20及带有各膜层的半导体衬底200放入光刻装置中，将光掩模版20上的掩模版半导体器件图形22通过光刻技术转移至第一光刻胶层上，经过显影工艺，形成第一光刻胶半导体器件图形205a。以第一光刻胶层为掩膜，沿第一光刻胶半导体器件图形205a，用干法刻蚀法刻蚀抗反射及刻蚀阻挡复合层204至露出掩膜层202，形成第一半导体器件图形204a。
刻蚀抗反射及刻蚀阻挡复合层204所采用的气体为含氟气体。
如图9所示，用灰化法去除第一光刻胶层；在抗反射及刻蚀阻挡复合层204和掩膜层202上形成厚度为300埃～500埃的抗反射层206，抗反射层206的厚度由其反射率及沉积时间决定；所述形成方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法或旋涂法等；用旋涂法在抗反射层206上形成第二光刻胶层，且将第二光刻胶层填充满第一半导体器件图形204a，经过甩干后，第二光刻胶层表面平整；将带有各膜层的半导体衬底200相对于光掩模版进行移动，移动的距离为使第一开口图形与后续的第二开口图形的重叠部分为目标半导体器件所需的尺寸；将光掩模版20上的掩模版半导体器件图形22通过光刻技术转移至第二光刻胶层上，形成第二光刻胶半导体器件图形208a。
本实施例中，所述抗反射层206的厚度具体可以是300埃、310埃、320埃、330埃、340埃、350埃、360埃、370埃、380埃、390埃、400埃、410埃、420埃、430埃、440埃、450埃、460埃、470埃、480埃、490埃或500埃等。
如图10所示，以第二光刻胶层为掩膜，沿第二光刻胶半导体器件图形208a及第一半导体器件图形204a，用干法刻蚀法刻蚀抗反射层206至露出掩膜层202；用灰化法去除第二光刻胶层，形成目标半导体器件图形。
如图11所示，以抗反射层206和第一半导体器件图形204a为掩膜，沿目标半导体器件图形，用干法刻蚀法刻蚀掩膜层至露出半导体衬底200；用等离子体干法刻蚀方法去除抗反射及刻蚀阻挡复合层204和抗反射层206，形成目标半导体器件202a。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种半导体器件的形成方法，其特征在于，包括：
在半导体衬底上依次形成掩膜层、抗反射及刻蚀阻挡复合层和第一光刻胶层；
将光掩模版上的掩模版半导体器件图形转移至第一光刻胶层上，形成第一光刻胶半导体器件图形；
以第一光刻胶层为掩膜，刻蚀抗反射及刻蚀阻挡复合层至露出掩膜层，形成第一半导体器件图形；
去除第一光刻胶层后，在抗反射及刻蚀阻挡复合层和掩膜层上依次形成抗反射层和平整的第二光刻胶层；
相对第一半导体器件图形位置进行偏移，将光掩模版上的掩模版半导体器件图形转移至第二光刻胶层上，形成第二光刻胶半导体器件图形；
以第二光刻胶层为掩膜，刻蚀抗反射层至露出掩膜层，形成目标半导体器件图形；
去除第二光刻胶层后，以抗反射及刻蚀阻挡复合层和抗反射层为掩膜，刻蚀掩膜层至露出半导体衬底；
去除抗反射层和抗反射及刻蚀阻挡复合层，形成目标半导体器件。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述抗反射及刻蚀阻挡复合层为硅和抗反射材料混合物。
3.根据权利要求2所述半导体器件的形成方法，其特征在于，所述抗反射及刻蚀阻挡复合层的厚度为300埃～500埃。
4.根据权利要求3所述半导体器件的形成方法，其特征在于，所述形成抗反射及刻蚀阻挡复合层的方法为旋涂法或化学气相沉积法。
5.根据权利要求4所述半导体器件的形成方法，其特征在于，刻蚀抗反射及刻蚀阻挡复合层的方法为干法刻蚀法。
6.根据权利要求5所述半导体器件的形成方法，其特征在于，所述干法刻蚀采用的含氟气体。
7.根据权利要求1所述半导体器件的形成方法，其特征在于，所述抗反射层的厚度为300埃～500埃。
8.根据权利要求1所述半导体器件的形成方法，其特征在于，所述掩膜层的材料为多晶硅或氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101059026A CN101577212B (zh) | 2008-05-05 | 2008-05-05 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101059026A CN101577212B (zh) | 2008-05-05 | 2008-05-05 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101577212A CN101577212A (zh) | 2009-11-11 |
| CN101577212B true CN101577212B (zh) | 2010-09-22 |
Family
ID=41272105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101059026A Active CN101577212B (zh) | 2008-05-05 | 2008-05-05 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101577212B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983067B (zh) * | 2011-09-07 | 2015-10-14 | 中国科学院微电子研究所 | 混合线条的制造方法 |
| CN102881567B (zh) * | 2012-10-22 | 2017-09-29 | 上海集成电路研发中心有限公司 | 一种双重图形化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1472599A (zh) * | 2002-08-02 | 2004-02-04 | 联华电子股份有限公司 | 应用多层光致抗蚀剂层结构的光刻工艺 |
| CN1933109A (zh) * | 2005-09-14 | 2007-03-21 | 海力士半导体有限公司 | 在半导体器件中形成微图案的方法 |
-
2008
- 2008-05-05 CN CN2008101059026A patent/CN101577212B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1472599A (zh) * | 2002-08-02 | 2004-02-04 | 联华电子股份有限公司 | 应用多层光致抗蚀剂层结构的光刻工艺 |
| CN1933109A (zh) * | 2005-09-14 | 2007-03-21 | 海力士半导体有限公司 | 在半导体器件中形成微图案的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101577212A (zh) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053368B2 (en) | Method for removing residues from a patterned substrate | |
| CN101859065B (zh) | 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法 | |
| US20230314954A1 (en) | Dry backside and bevel edge clean of photoresist | |
| US20090001044A1 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| CN101459119B (zh) | 形成接触孔的方法 | |
| CN102810472A (zh) | 降低凹槽侧壁上的条痕的方法 | |
| CN102478763A (zh) | 光刻方法 | |
| CN101673674A (zh) | 一种多晶硅预掺杂方法 | |
| US20080073321A1 (en) | Method of patterning an anti-reflective coating by partial etching | |
| CN101577212B (zh) | 半导体器件的形成方法 | |
| CN101770940B (zh) | 叠层底部抗反射结构及刻蚀方法 | |
| CN101320683A (zh) | 再加工半导体衬底的方法和形成半导体器件的图案的方法 | |
| CN101308330B (zh) | 利用可显影填充材料的两次图形曝光方法 | |
| CN100590531C (zh) | 利用可显影填充材料的两次图形曝光方法 | |
| US7883835B2 (en) | Method for double patterning a thin film | |
| CN101996938B (zh) | 制作存储器的字线方法 | |
| CN101587304B (zh) | 图形转移方法 | |
| CN102129167A (zh) | 光刻掩膜以及光刻方法 | |
| CN101728254A (zh) | 在晶圆上制造栅极的方法 | |
| US20080076069A1 (en) | Method of patterning an anti-reflective coating by partial developing | |
| CN101958245B (zh) | 刻蚀方法 | |
| CN101211778A (zh) | 防止有机底部防反射层上缺陷形成的方法 | |
| CN116207039B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN102270571B (zh) | 半导体器件的制作方法 | |
| Lindenau | Double patterning technique using an aluminum hardmask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |