[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101542722B - 中继基板 - Google Patents

中继基板 Download PDF

Info

Publication number
CN101542722B
CN101542722B CN200880000049XA CN200880000049A CN101542722B CN 101542722 B CN101542722 B CN 101542722B CN 200880000049X A CN200880000049X A CN 200880000049XA CN 200880000049 A CN200880000049 A CN 200880000049A CN 101542722 B CN101542722 B CN 101542722B
Authority
CN
China
Prior art keywords
mentioned
electrode part
pad
main body
cylinder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880000049XA
Other languages
English (en)
Other versions
CN101542722A (zh
Inventor
河野秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101542722A publication Critical patent/CN101542722A/zh
Application granted granted Critical
Publication of CN101542722B publication Critical patent/CN101542722B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种中继基板。中继基板(10)包括：具有第1通孔(14)和第2通孔(16)的基板主体(12)；在形成于第1通孔(14)和第2通孔(16)的内表面以及基板主体(12)的第1表面的第1电极部(22)上层叠电介体层(24)和第2电极部(26)而成的电容器(20)；在第1通孔(14)内的被第2电极部(26)包围而成的空间内填充电绝缘材料而成的绝缘层(18)；贯通该绝缘层(18)、一端与第1电极部(22)电连接、并与第2电极部(26)电绝缘的第1柱体(40)。在该第1柱体(40)的两端分别设有第1焊盘(31)和第2焊(32)。另一方面，在第2通孔(16)内还具有第2柱体，该第2柱体的外周面与第2电极部(26)接触，与第1电极部(22)电绝缘。在该第2柱体(42)的两端分别设有第3焊盘(33)和第4焊盘(34)。

Description

中继基板
技术领域
本发明涉及一种中继基板(interposer)，详细地讲，涉及可安装IC芯片等电子部件的中继基板。
背景技术
以往，公知有可安装IC芯片等电子部件的内置电容器基板。在这种内置电容器基板中，通过将内置于该基板中的电容器连接于电子部件的电源线与接地线之间来进行去耦，从而来抑制由在所安装的电子部件高速接通断开时产生的开关噪声而引起的误动作。例如，在专利文献1中公开有如下这样的中继基板：在绝缘体上设置通孔，通过形成于该通孔内壁上的导体将形成于绝缘体表背两面上的第1电极部电连接，并在第1电极部上依次层叠电介体层、第2电极部，从而形成电容器。
专利文献1：日本特开2001-326305号公报
发明内容
本发明的第1中继基板是可安装电子部件的中继基板，其包括基板主体、电容器、绝缘层、第1柱体、第1焊盘、第2焊盘、第2柱体、第3焊盘、第4焊盘；
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体的第1表面的至少一部分上，
上述绝缘层是在上述第1通孔内的被上述第2电极部包围而形成的空间内填充电绝缘材料而成的，
上述第1柱体贯通上述绝缘层，该第1柱体的一端与上述第1电极部电连接，并且该第1柱体借助上述绝缘层与上述第2电极部电绝缘，
上述第1焊盘形成于上述基板主体的第2表面，与上述第1柱体的一端电连接，并与上述第2电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第2柱体填充于上述第2通孔内的被上述第2电极部包围而成的空间内，该第2柱体外周面与上述第2电极部接触，从而使该第2柱体与该第2电极部电连接，另一方面，该第2柱体与上述第1电极部电绝缘，
上述第3焊盘形成于上述基板主体的第2表面，与上述第2柱体的一端电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成于上述基板主体的第1表面，与上述第2柱体的另一端电连接，并与上述第1电极部电绝缘。
本发明的第2中继基板是可安装电子部件的中继基板，包括基板主体、电容器、绝缘层、第1柱体、第1焊盘、第2焊盘、第2柱体、第3焊盘、第4焊盘，
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体的第1表面的至少一部分上，
上述绝缘层是在上述第1通孔内和上述第2通孔内的被上述第2电极部包围而形成的空间内填充电绝缘材料而成的，
上述第1柱体贯通上述第1通孔内的绝缘层，该第1柱体的一端与上述第1电极部电连接，并且借助上述绝缘层与上述第2电极部电绝缘，
上述第1焊盘形成于上述基板主体的第2表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第2柱体的一端与上述第2电极部中的位于上述基板主体第1表面的部分电连接，
上述第3焊盘形成于上述基板主体的第2表面的与上述第2通孔相对的位置上，与上述第2电极部电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成于上述基板主体的第1表面，与上述第2主体的另一端电连接，与上述第1电极部电绝缘。
本发明的第3中继基板是可安装电子部件的中继基板，包括基板主体、电容器、绝缘层、第1柱体、第2柱体、第1焊盘、第2焊盘、第3焊盘、第4焊盘，
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体的第1表面的至少一部分上，
上述绝缘层填充于上述第1通孔内和第2通孔内的被上述第2电极部包围而形成的空间内，并覆盖上述基板主体的第1表面，
上述第1柱体的一端与上述第1电极部中的位于上述基板主体的第1表面的部分电连接，
上述第2柱体的一端与上述第2电极部中的位于上述基板主体的第1表面的部分电连接，
上述第1焊盘设于上述基板主体的第2表面的与上述第1通孔相对的位置上，与上述第1电极部电连接，并与上述第1电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1电极部中的位于上述基板主体的第1表面的部分电连接，并与第2电极部电绝缘，
上述第3焊盘设于上述基板主体的第2表面的与上述第2通孔相对的位置上，与上述第2电极部电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成上述基板主体的第1表面，与上述第2电极部中的位于上述基板主体的第1表面的部分电连接，并与第1电极部电绝缘。
在本发明的第1～第3中继基板中，电容器均是利用第1通孔和第2通孔的内表面(本说明书中指内壁和底面)而做成的，因此，与未利用该内表面的情况相比，电极面积变大，相应地静电电容变大。而且，第1柱体不与电连接于第1电极部的第2电极部接触，因此，第1柱体和第2电极部是不同的电位。其结果，电感降低，随之阻抗降低，因此，电容器可有效地除去噪声。此时，第2柱体不是被与该第2柱体同电位的第2电极部隔有间隙地包围，因此，不会妨碍上述的电感降低。
附图说明
图1是表示中继基板10的使用状态的概略说明图。
图2是中继基板10的要部剖视图。
图3是中继基板10的俯视图。
图4是表示中继基板10的制造工序的说明图。
图5是表示中继基板10的制造工序的说明图。
图6是表示中继基板10的制造工序的说明图。
图7是表示中继基板10的制造工序的说明图。
图8是表示中继基板10的制造工序的说明图。
图9是表示中继基板10的制造工序的说明图。
图10是表示中继基板10的制造工序的说明图。
图11是中继基板210的要部剖视图。
图12是中继基板310的要部剖视图。
具体实施方式
接着，基于附图说明本发明的实施方式。图1是本发明一实施方式的中继基板10的要部剖视图，图2是中继基板10的俯视图，图3是表示中继基板10的使用状态的概略说明图。另外，在本说明书中，使用“上”、“下”、“左”、“右”等语句进行说明，但这些语句仅是用于清楚地表示构成要素的位置关系。因此，例如可以将“上”、“下”倒置，或将“右”、“左”倒置。
本实施方式的中继基板10包括：具有电绝缘性的基板主体12；形成于该基板主体12上的第1通孔14和第2通孔16；内置于中继基板10中的电容器20；填充于第1通孔14的内部空间并覆盖基板主体12上表面的绝缘层18；形成于中继基板10下表面的第1焊盘31和第3焊盘33；形成于中继基板10上表面的第2焊盘32和第4焊盘34。在此，第1焊盘31和第2焊盘32用作电源用焊盘，第3焊盘33和第4焊盘34用作接地用焊盘。
基板主体12是表面平滑的厚约50μm左右的硅板，通过对硅板进行氧化处理，而在该基板主体12的外表面形成氧化硅薄膜12a。之所以使用硅板，是因为在中继基板10的制造工序中会实施溅镀、烧结，因此要求耐热性。另外，也可以取代硅板，而使用兼具电绝缘性和耐热性的玻璃、聚酰亚胺树脂等。
第1通孔14和第2通孔16是自基板主体12的上表面(第1表面)贯通到下表面(第2表面)的圆筒形或倒圆锥台形的孔，是通过使用掩模对基板主体12进行蚀刻来实施开孔加工、或使用掩模利用UV激光、YAG激光或准分子激光器等实施开孔加工而形成的。这些第1通孔14和第2通孔16的内径约为100μm左右，相邻的通孔14、16之间的间距约为200μm左右。
电容器20由第1电极部22、电介体层24、第2电极部26形成，该第1电极部22形成在包含第1通孔14内表面、第2通孔16内表面和基板主体12上表面的区域上，该电介体层24层叠在该第1电极部22之上，该第2电极部26层叠在该电介体层24之上。第1电极部22是具有导电性的金属薄膜，在此使用厚约0.05μm左右的铂薄膜，但也可以使用铜、铝、镍、银、金等。电介体层24是以高温对陶瓷系的高电介体材料进行烧制而成的陶瓷薄膜，在此使用厚约0.25μm左右的钛酸钡(BaTiO3)，但也可以使用SrTiO3、TaO3、Ta2O5、PZT、PLZT、PNZT、PCZT、PSZT等。第2电极部26是具有导电性的金属薄膜，在此使用厚约0.3μm左右的铜薄膜，但也可以使用铝、镍、银、金、铂等。
绝缘层18由具有电绝缘性的环氧树脂形成。该绝缘层18形成为覆盖基板主体12的上表面，但不填充于第2通孔16的内部空间，而是填充于第1通孔14的内部空间。绝缘层18中的填充于第1通孔14内部空间的部分成为具有沿上下方向贯通绝缘层18中心孔的管，在该管的中心孔中形成第1柱体40。此外，绝缘层18的覆盖基板主体12上表面的部分的厚度形成为约8μm左右。另外，也可以使用具有电绝缘性的其他树脂、例如酚醛树脂、聚酰亚胺等形成绝缘层18。
第1焊盘31和第3焊盘33是由铜或镍在中继基板10的下表面形成为圆盘状，但也可以由其他导电性金属形成，也可以形成为除圆盘状以外的其他形状。其中，第1焊盘31与电容器20的第1电极部22和第1柱体40的一端电连接，但不与第2电极部26接触。此外，第3焊盘33与电容器20的第2电极部26和第2柱体42的一端电连接，但不与第1电极部22接触。中继基板10的下表面被阻焊剂层44覆盖，但第1焊盘31和第3焊盘33分别与在该阻焊剂层44上开设的开口内的第1凸块51和第3凸块53电连接。
第2焊盘32和第4焊盘34是由金/镍(在镍的上表面镀金而成)在中继基板10的上表面形成为圆盘状，但也可以由其他导电性金属形成，也可以形成为除圆盘状以外的其他形状。如图2所示，上述第2焊盘32和第4焊盘34整体上配置成交错状，但也可以配置成格子状，或随机配置。第2焊盘32配置于第1焊盘31的正上方位置，借助电容器20的第1电极部22和贯通绝缘层18的第1柱体40而与第1焊盘31电连接。第1柱体40不与圆孔26a的周缘接触地贯穿该圆孔26a，该圆孔26a是在第2电极部26中的覆盖第1通孔14底面的部分上开设的。即，第1柱体40与第2电极部26绝缘。此外，第4焊盘34配置于第3焊盘33的正上方位置，借助电容器20的第2电极部26和无间隙地填充于第2通孔16中的第2柱体42而与第3焊盘33电连接。因此，第2柱体42不是隔着间隙地被第2电极部26包围。此外，第2柱体42不与圆孔22a的周缘接触地贯穿该圆孔22a，该圆孔22a是在第1电极部22中的覆盖第2通孔16底面的部分上开设的。即，第2柱体42与第1电极部22绝缘。另外，中继基板10的上表面被阻焊剂层46覆盖，但第2焊盘32和第4焊盘34分别与在该阻焊剂层46上开设的开口内的第2凸块52和第4凸块54电连接。另外，第1柱体40和第2柱体42都是由铜形成的，但也可以用其他导电性金属形成。
另外，由于图1和图2表示中继基板10的中央附近，因此，未图示中继基板10周围的状态，在此简单说明该中继基板10周围的状态。在中继基板10的周围，在基板主体12的上下两表面形成有作为信号线的布线图案，这些布线图案适当通过沿上下方向贯通基板主体12的通孔而导通。此外，在形成于基板主体12上下两表面的布线图案中的适当位置分别形成有信号用焊盘和凸块。
接着，基于图3对如此构成的中继基板10的使用例子进行说明。首先，将中继基板10载置于上表面排列有许多焊盘的封装基板64上，再将下表面排列有许多焊盘的IC芯片62载置于中继基板10上。在本实施方式中，将中继基板10的第1焊盘31和第2焊盘32用作电源用焊盘，将第3焊盘33和第4焊盘34用作接地用焊盘，因此，使封装基板64的电源用端子和接地用端子分别与中继基板10的第1凸块51和第3凸块53接触，使IC芯片62的电源用端子和接地用端子分别与中继基板10的第2凸块52和第4凸块54接触。另外，也使IC芯片62的未图示信号用端子和中继基板10的未图示信号用凸块相互接触，使封装基板64的未图示信号用端子和中继基板10的未图示信号用凸块相互接触。接着，通过回流焊接合各端子。其结果，在包括电源用端子等在内的电源线与包括接地用端子等在内的接地线之间夹设被植入到中继基板10中的薄膜电容器20。与该电容器20仅形成在基板主体12上表面的情况相比，还利用通孔内表面形成电容器20，因此，相应地静电电容变大。此外，在第1通孔14中，与电源连接的第1柱体40是被与地线连接的第2电极部26隔有间隙地包围的构造。其结果，在第1通孔14中，相互接近的第2电极26与第1柱体40的电位不同，因此电感降低，随之阻抗降低。因此，IC芯片62的晶体管不易出现电源不足，还可以有效地防止因高频噪声导致的误动作。另一方面，第2柱体42不是被与该第2柱体42同样地与地线连接的第2电极部26隔有间隙地包围的构造。即，第2柱体42与第2电极部26连接而成为一体。因此，形成于第2通孔16内壁的第2电极部26与第2柱体42不会如它们相分离的构造那样出现电感增加。因此，不会妨碍上述的电感降低的效果。如此，在本实施方式中，在第1通孔14内可实现电感降低，在第2通孔16内就算电感不降低也可抑制其增加。因此，可抑制电感成分影响向IC芯片62供给电源，可以防止由噪声导致的误动作。另外，根据需要，也可以在中继基板10的周围安装静电电容较大的芯片电容器，且将该芯片电容器与电容器20并列连接。如此，容易进一步提高电源供给能力。
接着，基于图4～图10说明本实施例的中继基板10的制造顺序。首先，准备要做成基板主体12的硅晶圆(参照图4(1))，对该硅晶圆进行热氧化而使其上下两表面生成氧化硅薄膜12a(参照图4(2))，然后通过溅镀在下表面形成由铜和镍构成的晶种层70a(参照图4(3))。另外，作为形成氧化硅薄膜的方法，并不限定于热氧化，也可以采用例如CVD、PVD等。接着，在晶种层70a上涂敷了阻镀剂72之后，采用光刻的方法形成图案，在要做成第1焊盘31和第3焊盘33的部位上形成圆孔72a(参照图4(4))，通过电解镀铜在晶种层70a中的从圆孔72a露出的部分层叠铜，做成包括晶种层70a在内的下表面金属层70(参照图4(5))。
接着，剥离阻镀剂72(参照图5(6))，在基板主体12的上表面涂敷了抗蚀剂74之后，采用光刻方法形成图案，在要做成第1通孔14和第2通孔16的部位上设置圆筒孔74a(参照图5(7))，实施采用反应离子蚀刻(RIE)进行的干刻或采用KOH进行的湿刻，从而在基板主体12上形成第1通孔14和第2通孔16(参照图5(8))。此时，薄膜12a成为阻挡层。接着，剥离抗蚀剂74(参照图5(9))，在第1通孔14和第2通孔16的内表面也形成氧化硅薄膜12a(参照图5(10))。该薄膜12a的形成方法并无特别限定，可以采用例如CVD、PVD等。
接着，在第1通孔14和第2通孔16的内表面和基板主体12的上表面涂敷了抗蚀剂76之后，采用光刻的方法形成图案，形成直径小于各通孔14、16的圆筒部分76a(参照图6(11))，通过蚀刻除去构成该圆筒部分76a底面的氧化硅薄膜12a(参照图6(12))，并剥离抗蚀剂76(参照图6(13))。接着，在第2通孔16内形成圆柱状的阻镀剂78(参照图6(14))，溅镀铂，在基板主体12上表面和各通孔14、16的内表面形成第1电极部22(参照图6(15))。
接着，剥离阻镀剂78(参照图7(16))。其结果，在第1电极部22中的相当于第2通孔16底面的部分形成圆孔22a。接着，将作为高电介体材料的钛酸钡的溶胶凝胶溶液涂在第1电极部22上并使其干燥，然后在控制了氧分压的环境下进行烧制，从而形成电介体层24(参照图7(17))。另外，在圆孔22a中填充电介体层24。接着，溅镀铜，在电介体层24上形成第2电极部26(参照图7(18))。其结果，形成由第1电极部22、电介体层24和第2电极部26构成的电容器20。其后，在第2电极部26上涂敷了抗蚀剂80之后，采用光刻的方法形成图案，形成直径与第1柱体40相同的圆筒孔80a(参照图7(19))，采用硫酸和过氧化氢仅对圆筒孔80a的第2电极部26进行蚀刻，然后进一步用盐酸仅对电介体层24进行蚀刻(参照图7(20))。
接着，剥离抗蚀剂80(参照图8(21))。其结果，在第2电极部26中的相当于第1通孔14底面的部分形成圆孔26a，成为第1电极部22通过该圆孔26a而露出到外部的状态。此外，在第2电极部26中的相当于第2通孔16底面的部分也形成圆孔26b，成为覆盖基板主体12下表面的下表面金属层70通过该圆孔26b而露出到外部的状态。接着，在基板主体12上表面涂敷了电绝缘性的绝缘层18之后，采用光刻的方法形成图案，在第1通孔14内形成直径小于圆孔26a直径的圆筒孔18a，并形成使第2电极部26在第2通孔16内的壁面和底面露出那样的孔18b(参照图8(22))。接着，实施镀铜，在各孔18a、18b中填充铜，从而形成第1柱体40和第2柱体42(参照图8(23))。接着，在绝缘层18的上表面溅镀镍，从而形成晶种层82a(参照图8(24))，在该晶种层82a上涂敷了抗蚀剂86之后，采用光刻的方法形成图案，从而在第1柱体40和第2柱体42上部分别形成圆孔86a(参照图8(25))。
接着，在圆孔86a内实施镀镍和镀金，从而在绝缘层18上形成包括晶种层82a在内的上表面金属层82(参照图9(26))，其后，剥离抗蚀剂86(参照图9(27))。接着，用酸系蚀刻剂对上表面金属层82中的露出到外部的晶种层82a进行蚀刻，从而在绝缘层18的上表面形成第2焊盘32和第4焊盘34(参照图9(28))。在俯视时，这些第2焊盘32和第4焊盘34看起来为圆形。接着，用硫酸和过氧化氢水对下表面金属层70中的露出到外部的晶种层70a进行蚀刻，从而在基板主体12的下表面形成第1焊盘31和第3焊盘33(参照图9(29))。这些第1焊盘31和第3焊盘33也与第2焊盘32和第4焊盘34相同，在俯视时，看起来为圆形。其后，在基板主体12的上表面和下表面涂敷了阻焊剂之后形成图案，形成具有使第1焊盘31～第4焊盘34露出到外部的圆孔4a、46a的阻焊剂层44、46(参照图10(30))，在圆孔44a中填充导体金属而形成第1凸块51和第3凸块53，在圆孔46a中填充导体金属而形成第2凸块52和第4凸块54(参照图10(31))，从而完成本实施方式的中继基板10。
采用以上详述的中继基板10，由于电容器20是利用第1通孔14和第2通孔16的内表面而做成各电极部22、26，因此，与未利用该内表面的情况相比，电极面积变大，相应地静电电容变大。此外，与电源连接的第1柱体40被与地线连接的第2电极部26隔有间隙地包围，因此电感降低，随之阻抗降低。其结果，IC芯片62的晶体管不易出现电源不足，可以有效地防止因高频噪声导致的误动作。另一方面，与地线连接的第2柱体42不是隔着间隙地被与地线连接的第2电极部26包围，因此不会妨碍上述的电感降低。
另外，本发明丝毫不限于上述实施方式，不言而喻，只要属于本发明的保护范围，可以以各种方式予以实施。
例如，在上述实施方式中，将第1焊盘31和第2焊盘32用作电源用焊盘，将第3焊盘33和第4焊盘34用作接地用焊盘，但也可以相反地将第1焊盘31和第2焊盘32用作接地用焊盘，将第3焊盘33和第4焊盘34用作电源用焊盘。在该情况下，也能得到与上述实施方式相同的效果。
在上述实施方式中，在封装基板64与IC芯片62之间配设中继基板10，但也可以将中继基板10内置于封装基板64内。在该情况下，也能得到与上述实施方式相同的效果。在该情况下，中继基板10的上表面优选是形成具有输出端构造的再布线层。
在上述实施方式中，电容器20的第1电极部22既可以形成在基板主体12的上表面整个区域，也可以形成在局部区域。但是，若考虑增大静电电容，则优选形成在尽可能大的区域。
在上述实施方式中，使用陶瓷烧结体作为电容器20的电介体层24，但也可以使用混有钛酸钡等无机填料的有机树脂。在该情况下，由于电容器20的不能充分提高电介体层24的介电常数的部分的电极面积较大，因此，在一定程度上也可增大静电电容。此外，也可以对中继基板10附加电阻、电感器成分。
可以取代上述实施方式的中继基板10的构成，而采用图11所示的中继基板210的构成。关于该中继基板210，对于与中继基板10相同的构成标注相同的附图标记，省略其说明。在该中继基板210中，电容器20与上述实施方式的中继基板10相同，因此，与上述实施方式相同，静电电容变大。此外，在中继基板210中，与第4凸块54电连接的第4焊盘34通过第2柱体242与第2电极部26中的位于基板主体12上表面的部位电连接。另一方面，第1柱体40不与同第1电极部22电连接的第2电极部26接触，因此，第1柱体40与隔有间隙地包围该第1柱体40的第2电极部26是不同的电位，电感降低。其结果，阻抗降低，因此，电容器20可有效除去噪声。此外，图11中的第2柱体242的长度小于图1中的第2柱体42的长度，因此，电感进一步降低，可进一步有效地除去噪声。
图12中的中继基板310中，与第2凸块52电连接的第2焊盘32通过第1柱体与第1电极部22中的位于基板主体12上表面的部位电连接，除此之外，图12中的中继基板310与图11所示的中继基板210相同。因此，对于与中继基板210相同的构成标注相同的附图标记，省略其说明。在该情况下，电容器20也是利用第1通孔14和第2通孔16的内表面，因此静电电容较大。此外，由于第1柱体340和第2柱体342的长度较短，因此，电感降低，进而可有效地除去噪声。
本发明以2007年4月10日申请的美国临时专利申请60/910,970号和2008年1月4日申请的美国专利申请11/969,606号为主张优先权的基础，通过引用将其全部内容包含于本说明书中。
工业实用性
本发明可用于组装电子部件时、例如将IC芯片安装在封装基板上时等。

Claims (22)

1.一种中继基板，包括基板主体、电容器、绝缘层、第1柱体、第2柱体，
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体第1表面的至少一部分上，
上述绝缘层是在上述第1通孔内的被上述第2电极部包围而形成的空间内填充电绝缘材料而成的，
上述第1柱体贯通上述绝缘层，该第1柱体的一端与上述第1电极部电连接，并且该第1柱体借助上述绝缘层与上述第2电极部电绝缘，
上述第2柱体填充于上述第2通孔内的被上述第2电极部包围而成的空间内，该第2柱体的外周面与上述第2电极部接触，从而使该第2柱体与该第2电极部电连接，另一方面，该第2柱体与上述第1电极部电绝缘。
2.根据权利要求1所述的中继基板，包括第1焊盘、第2焊盘、第3焊盘、第4焊盘，
上述第1焊盘形成于上述基板主体的第2表面，与上述第1柱体的一端电连接，并与上述第2电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第3焊盘形成于上述基板主体的第2表面，与上述第2柱体的一端电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成于上述基板主体的第1表面，与上述第2柱体的另一端电连接，并与上述第1电极部电绝缘。
3.根据权利要求2所述的中继基板，上述第2焊盘设于上述第1焊盘的正上方，上述第3焊盘设于上述第4焊盘的正上方。
4.根据权利要求1所述的中继基板，上述基板主体含有硅。
5.根据权利要求4所述的中继基板，在上述基板主体与上述第1电极部之间形成有绝缘膜。
6.根据权利要求1所述的中继基板，上述电介体层含有陶瓷系的高电介体材料。
7.根据权利要求1所述的中继基板，在上述基板主体中的至少第1表面形成有电感器、电阻中的至少一个。
8.根据权利要求2所述的中继基板，上述第2焊盘与上述第2柱体由同种金属形成。
9.一种中继基板，包括基板主体、电容器、绝缘层、第1柱体、第2柱体，
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体第1表面的至少一部分上，
上述绝缘层是在上述第1通孔内和上述第2通孔内的上述第2电极部包围而形成的空间内填充电绝缘材料而成的，
上述第1柱体贯通上述第1通孔内的绝缘层，该第1柱体的一端与上述第1电极部电连接，并且该第1柱体借助上述绝缘层与上述第2电极部电绝缘，
上述第2柱体的一端与上述第2电极部中的位于上述基板主体第1表面的部分电连接。
10.根据权利要求9所述的中继基板，包括第1焊盘、第2焊盘、第3焊盘、第4焊盘，
上述第1焊盘形成于上述基板主体的第2表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1柱体的另一端电连接，并与上述第2电极部电绝缘，
上述第3焊盘形成于上述基板主体的第2表面的与上述第2通孔相对的位置，与上述第2电极部电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成于上述基板主体的第1表面，与上述第2柱体的另一端电连接，并与上述第1电极部电绝缘。
11.根据权利要求9所述的中继基板，上述基板主体由硅构成。
12.根据权利要求11所述的中继基板，在上述基板主体与上述第1电极部之间形成有绝缘膜。
13.根据权利要求9所述的中继基板，上述电介体层由陶瓷系的高电介体材料构成。
14.根据权利要求9所述的中继基板，在上述基板主体的至少第1表面形成有电感器、电阻中的至少一个。
15.根据权利要求9所述的中继基板，上述第2焊盘与上述第2柱体由同种金属形成。
16.一种可安装电子部件的中继基板，包括基板主体、电容器、绝缘层、第1柱体、第2柱体，
上述基板主体具有从第1表面贯通到第2表面的第1通孔和第2通孔，
上述电容器是在第1电极部上层叠电介体层和第2电极部而成的，该第1电极部形成于上述第1通孔内表面、上述第2通孔内表面以及上述基板主体第1表面的至少一部分上，
上述绝缘层填充于上述第1通孔内和上述第2通孔内的被上述第2电极部包围而形成的空间内，并覆盖上述基板主体的第1表面，
上述第1柱体的一端与上述第1电极部中的位于上述基板主体第1表面的部分电连接，
上述第2柱体的一端与上述第2电极部中的位于上述基板主体第1表面的部分电连接。
17.根据权利要求16所述的可安装电子部件的中继基板，包括第1焊盘、第2焊盘、第3焊盘、第4焊盘，
上述第1焊盘设于上述基板主体第2表面的与上述第1通孔相对的位置，与上述第1电极部电连接，并与上述第2电极部电绝缘，
上述第2焊盘形成于上述基板主体的第1表面，与上述第1电极部中的位于上述基板主体第1表面的部分电连接，并与上述第2电极部电绝缘，
上述第3焊盘设于上述基板主体第2表面的与上述第2通孔相对的位置，与上述第2电极部电连接，并与上述第1电极部电绝缘，
上述第4焊盘形成于上述基板主体的第1表面，与上述第2电极部中的位于上述基板主体第1表面的部分电连接，并与第1电极部电绝缘。
18.根据权利要求16所述的中继基板，上述基板主体含有硅。
19.根据权利要求18所述的中继基板，在上述基板主体与上述第1电极部之间形成有绝缘膜。
20.根据权利要求16所述的中继基板，上述电介体层含有陶瓷系的高电介体材料。
21.根据权利要求16所述的中继基板，在上述基板主体中的至少第1表面形成有电感器、电阻中的至少一个。
22.根据权利要求17所述的中继基板，上述第2焊盘与上述第2柱体由同种金属形成。
CN200880000049XA 2007-04-10 2008-04-02 中继基板 Expired - Fee Related CN101542722B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US91097007P 2007-04-10 2007-04-10
US60/910,970 2007-04-10
US11/969,606 2008-01-04
US11/969,606 US7589394B2 (en) 2007-04-10 2008-01-04 Interposer
PCT/JP2008/056565 WO2008126738A1 (ja) 2007-04-10 2008-04-02 インターポーザ

Publications (2)

Publication Number Publication Date
CN101542722A CN101542722A (zh) 2009-09-23
CN101542722B true CN101542722B (zh) 2010-12-22

Family

ID=39853518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880000049XA Expired - Fee Related CN101542722B (zh) 2007-04-10 2008-04-02 中继基板

Country Status (6)

Country Link
US (1) US7589394B2 (zh)
EP (1) EP2136399A4 (zh)
JP (1) JP4695192B2 (zh)
KR (1) KR20090042753A (zh)
CN (1) CN101542722B (zh)
WO (1) WO2008126738A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
US20090189285A1 (en) * 2008-01-24 2009-07-30 Colt Jr John Zuidema On chip thermocouple and/or power supply and a design structure for same
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
US8247288B2 (en) * 2009-07-31 2012-08-21 Alpha & Omega Semiconductor Inc. Method of integrating a MOSFET with a capacitor
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
US20110089531A1 (en) * 2009-10-16 2011-04-21 Teledyne Scientific & Imaging, Llc Interposer Based Monolithic Microwave Integrate Circuit (iMMIC)
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP2012079719A (ja) * 2010-09-30 2012-04-19 Chino Corp 機能追加型基板
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
CN102610608B (zh) * 2011-01-19 2014-10-15 万国半导体股份有限公司 集成一个电容的金属氧化物半导体场效应晶体管
JP5275400B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
KR101846388B1 (ko) * 2011-11-29 2018-04-09 한국전자통신연구원 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
CN103219302B (zh) * 2012-01-19 2016-01-20 欣兴电子股份有限公司 穿孔中介板
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI497661B (zh) * 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWM459517U (zh) * 2012-12-28 2013-08-11 Unimicron Technology Corp 封裝基板
US9408313B2 (en) * 2012-12-28 2016-08-02 Unimicron Technology Corp. Packaging substrate and method of fabricating the same
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR20180058757A (ko) * 2015-09-23 2018-06-01 난양 테크놀러지컬 유니버시티 반도체 장치 및 반도체 장치 형성 방법
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US20190259696A1 (en) * 2016-08-04 2019-08-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and mounting substrate
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352017A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 電子装置実装基板及びその製造方法
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
JP2006278553A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 電子回路部品、半導体パッケージ、および電子回路部品の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232783B (zh) * 1999-09-02 2010-06-02 伊比登株式会社 印刷布线板的制造方法
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP5111745B2 (ja) 2005-08-24 2013-01-09 イビデン株式会社 コンデンサ及びその製造方法
US20080017407A1 (en) 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352017A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 電子装置実装基板及びその製造方法
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
JP2006278553A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 電子回路部品、半導体パッケージ、および電子回路部品の作製方法

Also Published As

Publication number Publication date
EP2136399A4 (en) 2011-05-25
JPWO2008126738A1 (ja) 2010-07-22
CN101542722A (zh) 2009-09-23
US7589394B2 (en) 2009-09-15
US20080253097A1 (en) 2008-10-16
EP2136399A1 (en) 2009-12-23
JP4695192B2 (ja) 2011-06-08
KR20090042753A (ko) 2009-04-30
WO2008126738A1 (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
CN101542722B (zh) 中继基板
TWI556362B (zh) 嵌入被動元件之基板
US8638542B2 (en) Capacitor containing a large number of filamentous conductors and method of manufacturing the same
KR20100076972A (ko) 전기 다층 구성요소
JP2003110095A5 (zh)
US8362369B2 (en) Wiring board
CN103379733A (zh) 印刷布线板、半导体封装件和印刷电路板
CN107689299A (zh) 薄膜陶瓷电容器
CN115997262A (zh) 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板
TW200824523A (en) Printed circuit board with embedded circuit component
IL147463A0 (en) Solid state capacitors and methods of manufacturing them
US7791896B1 (en) Providing an embedded capacitor in a circuit board
KR20150009736A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20190132012A (ko) 인덕터
JP2008537857A (ja) フィードスルーフィルタおよび多層電気素子
JP2008060214A (ja) 積層セラミック電子部品の実装構造
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
KR20150089213A (ko) 칩 인덕터
JP3718940B2 (ja) フリップチップセラミック基板
JP2014207407A (ja) 積層コンデンサアレイ
US20220122771A1 (en) Layered capacitor with two different types of electrode material
JP2001035990A (ja) 半導体装置
US20080093702A1 (en) Semiconductor device having a passive device
JP2006005309A (ja) キャパシタ装置
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20190402

CF01 Termination of patent right due to non-payment of annual fee