CN101419973B - 一种三次光刻实现的tft像素结构及其制作方法 - Google Patents
一种三次光刻实现的tft像素结构及其制作方法 Download PDFInfo
- Publication number
- CN101419973B CN101419973B CN2008102190946A CN200810219094A CN101419973B CN 101419973 B CN101419973 B CN 101419973B CN 2008102190946 A CN2008102190946 A CN 2008102190946A CN 200810219094 A CN200810219094 A CN 200810219094A CN 101419973 B CN101419973 B CN 101419973B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- gate
- pixel
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种三次光刻实现的TFT像素结构,构架于一透明基板上,依次包括栅金属层、栅绝缘层、半导体层、掺杂层、金属缓冲层、像素电极层及沟道钝化层,所述栅金属层包括栅线、栅电极及数据线,栅线与栅电极连接成一体,数据线与栅线、栅电极相分离;所述像素电极层包括源电极、漏电极及像素电极,所述漏电极与像素电极连接成一体,所述源电极与漏电极相隔离;所述通孔开设在所述栅绝缘层上,且该通孔位于所述数据线的上方,所述源电极与数据线通过所述通孔电性连接。本发明还包括该像素结构的制作方法,本发明不仅可以简化薄膜晶体管结构,而且能够降低工艺容差的要求,为薄膜晶体管液晶显示器的制造带来便利。
Description
技术领域
本发明涉及一种液晶显示器,特别涉及一种三次光刻实现的TFT像素结构,还涉及上述像素结构的制作方法。
背景技术
目前,在薄膜晶体管(TFT)液晶显示器的制造过程中,其中的阵列工艺较多的是采用五次光刻掩膜板的制作方法,也有采用四次光刻掩膜板的方法,四次光刻掩膜板的方法主要采用灰色调掩膜板技术对薄膜晶体管沟道部分的源漏金属电极和有源层部分进行刻蚀。四次光刻掩膜板工艺与五次光刻掩膜板工艺的不同点主要在于:五次光刻掩膜板工艺中的第二、三次光刻掩膜板被四次光刻掩膜板中的第二次光刻掩膜板采用灰色调掩膜板所取代。灰色调掩膜板是指:数据线、源电极和漏电极为光刻胶全部保留区域,而沟道部分是部分光刻胶保留区域,其他区域则为无光刻胶保留区域,在利用灰色调掩膜板曝光、显影后,刻蚀形成有源小岛的同时,灰化工艺也在进行,灰化工艺不仅暴露沟道部分,而且刻蚀沟道部分的金属层、掺杂层和部分有源层。
在上述工艺中存在以下缺陷:由于灰化工艺是对金属层、掺杂层和有源层进行刻蚀,因此,光刻工艺对沟道部分的光刻胶厚度控制得相当严格,而且,也同时对刻蚀的选择比和均匀性均提出了较高的要求,以致对工艺的容差要求非常高,所以给薄膜晶体管液晶显示器的制造带来了极大的困难和不便。
发明内容
本发明的目的是提供一种三次光刻实现的TFT像素结构,本发明的另一个目的是提供上述像素结构的制作方法,不仅可以简化薄膜晶体管结构,而且能够降低工艺容差的要求,为薄膜晶体管液晶显示器的制造带来便利。
本发明的技术方案可以通过以下的技术措施来实现,一种三次光刻实现的TFT像素结构,构架于一透明基板上,其特征在于依次包括:
一栅金属层,配置在所述透明基板上,所述栅金属层包括栅线、栅电极及数据线,所述栅线与栅电极连接成一体,所述数据线与栅线、栅电极相分离;
一栅绝缘层、半导体层、掺杂层及金属缓冲层,依次层叠配置在所述栅金属层上,所述半导体层、掺杂层、金属缓冲层及位于栅电极上方的栅绝缘层刻蚀为有源小岛;
一沟道,开设在所述有源小岛上,且所述沟道位于所述半导体层的上方且截断所述掺杂层;
一像素电极层,所述像素电极层包括源电极、漏电极及像素电极,所述漏电极与像素电极连接成一体,所述源电极与漏电极由所述沟道隔离;
一通孔,开设在所述栅绝缘层上,且该通孔位于所述数据线的上方,所述源电极与数据线通过所述通孔电性连接;
一沟道钝化层,配置在所述沟道的上表面上。
本发明具有以下实施方式:
所述栅线、栅电极、与数据线为采用Mo、AlNd、MoW、Cr、Ti、Ta或Cu材料的单层膜;或者为Mo、AlNd、MoW、Cr、Ti、Ta、Cu任意两种以上材料组合构成的复合膜。
所述栅绝缘层采用氧化物、氮化物或者氧氮化合物的单层膜;或者为氧化物、氮化物、氧氮化合物任意两种以上材料组合构成的复合膜。
所述氧化物采用SiOx,所述氮化物采用SiNx,所述氧氮化合物采用SiOxNy。
所述源电极、漏电极及像素电极的材质采用同一种材料。
所述金属缓冲层为采用Mo、MoW、Cr或Ti材料的单层膜;或者为Mo、MoW、Cr、Ti任意两种以上材料组合构成的复合膜;金属缓冲层还可以根据源电极、漏电极层与掺杂层的欧姆接触效果而改变自身的膜厚,在必要时也可将金属缓冲层整层去除。
一种上述像素结构的制作方法,包括以下步骤:
(1)在洗净的透明基板上沉积栅金属层;
(2)采用第一块掩膜板掩膜,进行曝光、显影和刻蚀,形成栅线、栅电极、存贮电容线和部分数据线的图案;
(3)在所述栅金属层上依次沉积栅绝缘层、半导体层、掺杂层及金属缓冲层;
(4)采用第二块掩膜板掩膜,所述第二块掩膜板为灰色调掩膜板,进行曝光、显影和刻蚀后,形成有源小岛和所述栅绝缘层上的通孔;
(5)沉积像素电极层;
(6)采用第三块掩膜板掩膜,曝光显影后进行刻蚀,形成完整的数据线、沟道、源电极、连接成一体的漏电极和像素电极;
(7)钝化所述沟道,在所述沟道的上表面上形成沟道钝化层。
本发明具有以下实施方式:
所述步骤(2)中的栅线、栅电极和部分数据线为同一层膜质,且所述栅线、栅电极、存贮电容线和部分数据线不相交。
所述步骤(3)中栅绝缘层、半导体层及掺杂层的沉积方式是连续沉积。
所述步骤(4)中的灰色调掩膜板掩膜、曝光及显影后,保留全部光刻胶区域为所述有源小岛区域,无光刻胶保留区域为所述通孔区域,所述有源小岛与通孔之外的区域为部分保留光刻胶区域。
与现有技术相比,本发明具有如下显著的效果:
(1)在现有技术中,五次光刻、四次光刻工艺造成栅金属线与数据线的交叠而产生寄生电容,由于本发明的大部分数据线与栅线是在同一金属层中完成,它们的相对位置由第一张掩膜板决定,因此能够有效地减小寄生电容,进而减小膜层之间相对位置精度的要求,即减小了曝光机套合精度方面的性能要求;而且减少了一层金属层,可大大降低制造成本。
(2)在现有的四次光刻中,既要保障有源小岛以外的掺杂层和半导体层完全被刻蚀,又要保障沟道深度达到设定要求,同时要考虑到刻蚀速率和均匀性等,对工艺的容差要求非常高,而在本发明中,有源小岛刻蚀与沟道切断刻蚀是分别在第二次刻蚀和第三次刻蚀中完成的,在第二次刻蚀中,尽管也要求既要完全刻蚀有源小岛以外区域的掺杂层和半导体层,还要完全刻蚀通孔,但因本发明的通孔下是数据线金属层,并且根据现行工艺中金属层的刻蚀速率可以是栅绝缘层、有源层和掺杂层的十分之一甚至以下,所以本发明只需要在有源小岛刻蚀完成前将通孔刻蚀完毕即可,因此,本发明一般只需要关注有源小岛的刻蚀,以致可有效扩大四次光刻工艺中的第三次刻蚀的工艺窗口。
(3)本发明的漏电极和像素电极是一体制作完成的,不需要另外通过通孔来搭接,可有效降低漏电极与像素电极之间的电阻,同时也增大了像素的开口率。
附图说明
下面结合附图对本发明做进一步详细的说明。
图1是本发明三次光刻工艺全部完成后的正视示意图;
图2是图1的侧视示意图;
图3是本发明在透明基板上沉积栅金属层,并利用第一块掩模板完成曝光、显影和刻蚀后的正视示意图;
图4是图3的侧视示意图;
图5是本发明连续沉积栅绝缘层、半导体层、掺杂层和金属缓冲层后的侧视示意图;
图6是本发明对连续沉积的栅绝缘层、半导体层、掺杂层和金属缓冲层进行多步刻蚀后的正视示意图;
图7是图6的侧视示意图;
图8是本发明沉积源电极、漏电极和像素电极层后的侧视示意图;
具体实施方式
如图1及图2所示,本发明一种TFT液晶显示器的像素结构,构架于一透明基板11上,在透明基板11上依次配置有栅金属层、栅绝缘层13、半导体层14、掺杂层15、金属缓冲层16、像素电极层及沟道钝化层,其中,栅金属层包括栅线12a、栅电极12b及数据线12c,栅线12a与栅电极12b连接成一体,数据线12c与栅线12a、栅电极12b相分离;上述半导体层14、掺杂层15、金属缓冲层16及位于栅电极12b上方的栅绝缘层13刻蚀为有源小岛,有源小岛上开设有沟道,该沟道位于半导体层14的上方且截断掺杂层15,沟道钝化层位于沟道的上表面上;像素电极层包括源电极17a、漏电极17b及像素电极17c,漏电极17b与像素电极17c连接成一体,源电极17a与漏电极17b由沟道隔离;在栅绝缘层13上开设有通孔18,且该通孔18位于数据线12c的上方,源电极17a与数据线12c通过通孔18电性连接;其中,源电极17a、漏电极17b及像素电极17c采用同一种材料。
本发明的金属缓冲层16为采用Mo、MoW、Cr或Ti材料的单层膜;或者为Mo、MoW、Cr、Ti任意两种以上材料组合构成的复合膜;金属缓冲层16还可以根据源电极17a、漏电极17b与掺杂层15的欧姆接触效果而改变自身的膜厚,在必要时也可不配置金属缓冲层16。上述栅线、栅电极、与栅电极同层的数据线12c可以采用Mo、AlNd、MoW、Cr、Ti、Ta或Cu材料的单层膜;或者也可以采用Mo、AlNd、MoW、Cr、Ti、Ta、Cu任意两种以上材料组合构成的复合膜。
上述栅绝缘层13可以采用氧化物、氮化物或者氧氮化合物的单层膜;或者为氧化物、氮化物、氧氮化合物任意两种以上材料组合构成的复合膜;该氧化物采用SiOx,氮化物采用SiNx,氧氮化合物采用SiOxNy。
如图3~图8所示,上述的像素结构的制作方法如下:
(1)在洗净的透明基板上采用溅射或热蒸发的方法沉积栅金属层,厚度为2000~4000A,栅金属层的材料可选择Mo、Cr、Cu、MoW、Al、Ti、Ta等金属和合金,也可以是由多层金属组成。
(2)采用第一块掩膜板掩膜,进行曝光、显影和刻蚀,形成栅线12a、栅电极12b、存贮电容线和部分数据线12c(参见图3及图4);
上述栅线12a、栅电极12b和部分数据线12c为同一层膜质,且栅线12a、栅电极12b、存贮电容线和部分数据线12c不相交,即本发明的大部分数据线与栅线是在同一金属层中完成,它们的相对位置由第一张掩膜板决定,因此能够有效地减小寄生电容,进而减小曝光机套合精度方面的性能要求;而且减少了一层金属层,可大大降低制造成本。
(3)在栅金属层上通过等离子增强化学气相沉积法(PECVD)依次连续沉积栅绝缘层13、半导体层14及掺杂层15,上述栅绝缘层13、半导体层14及掺杂层15的沉积厚度分别为1000~4000A、1000~2000A及300~600A;再采用溅射或热蒸发的方法沉积金属缓冲层16,沉积厚度为50~300A(参见图5);
上述栅绝缘层13的材料可以选用氧化物、氮化物或者氧氮化合物,比如氧化物采用SiOx、氮化物采用SiNx、氧氮化合物采用SiOxNy,它们所分别对应的反应气体可以为SiH,NH3,N2或者SiH2Cl2,NH3,N2;半导体层14及掺杂层15对应的反应气体可为SiH4、H2或者SiH2Cl2,H2;掺杂层15的掺杂气体对应为PH3。
金属缓冲层16要求在掺杂层15与像素电极层之间形成良好的欧姆接触,因此可选用与栅金属层中所用金属材质相同的材料。
(4)采用第二块掩膜板掩膜,该第二块掩膜板为灰色调掩膜板,在进行曝光、显影后,形成无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域,其中,无光刻胶区域为通孔18区域,保留全部光刻胶区域为有源小岛区域,其他区域全部为保留部分光刻胶区域。
使用干法刻蚀方法对金属缓冲层16进行刻蚀,刻蚀气体可选用SF6/O2,Cl2/O2或者HCl/O2;刻蚀半导体层14和掺杂层15时的刻蚀气体可选用SF6/Cl2,SF6/HCl,SF6/Cl2/O2等气体。刻蚀开始时,通孔18即开始被刻蚀,该刻蚀过程的同时也是对保留部分光刻胶区域进行灰化处理的过程,并保留全部光刻胶区域;光刻胶在整个刻蚀过程中只是被部分灰化,部分保留光刻胶区域的光刻胶被全部灰化后,除了通孔18继续被刻蚀外,部分保留光刻胶区域的金属缓冲层16、掺杂层15、半导体层14等也依次开始被刻蚀;根据工艺的要求,通孔18要先于部分保留光刻胶区域完成完全刻蚀后再进入过刻蚀阶段,完成刻蚀后,形成有源小岛和通孔18,有源小岛和通孔18之外的区域为栅电极绝缘层(参见图6及图7)。
上述只需要在有源小岛刻蚀完成前将通孔刻蚀完毕即可,因此,本发明一般只需要关注有源小岛的刻蚀,所以可有效扩大四次光刻工艺中的第三次刻蚀的工艺窗口。
(5)采用溅射或热蒸发的方法沉积像素电极层,厚度为500~2500A,此层是一层透明的导电层,一般是采用纳米铟锡金属氧化物(ITO);
(6)采用第三块掩膜板掩膜,曝光显影后进行刻蚀,形成源电极17a、连接成一体的漏电极17b和像素电极17c,同时形成沟道和完整的数据线12c,源电极17a通过通孔18与数据线12c电性连接(参见图8)。
上述漏电极和像素电极是一体制作完成,不需要另外通过通孔来搭接,可有效降低漏电极与像素电极之间的电阻,同时也增大了像素的开口率。
(7)用等离子工艺钝化TFT晶体管沟道,在沟道的上表面上形成沟道钝化层。
基于上述的TFT像素结构和制作方法,可以制作出TFT陈列面板。
本发明的实施方式不限于此,因此根据本发明的上述内容,按照本领域的普通技术知识和惯用手段来使用不同的材料和设备,在不脱离本发明上述基本技术思想前提下,还可以做出其它多种形式修改、替换,同样可以实现本发明技术方案。
Claims (10)
1.一种三次光刻实现的TFT像素结构,构架于一透明基板上,其特征在于:依次包括:
一栅金属层,配置在所述透明基板上,所述栅金属层包括栅线、栅电极及数据线,所述栅线与栅电极连接成一体,所述数据线与栅线、栅电极相分离;
一栅绝缘层、半导体层、掺杂层及金属缓冲层,依次层叠配置在所述栅金属层上,所述半导体层、掺杂层、金属缓冲层及位于栅电极上方的栅绝缘层刻蚀为有源小岛;
一沟道,开设在所述有源小岛上,且所述沟道位于所述半导体层的上方且截断所述掺杂层;
一像素电极层,所述像素电极层包括一体形成的源电极、漏电极及像素电极,所述漏电极与像素电极连接成一体,所述源电极与漏电极由所述沟道隔离;
一通孔,开设在所述栅绝缘层上,且该通孔位于所述数据线的上方,所述源电极与数据线通过所述通孔电性连接;
一沟道钝化层,配置在所述沟道的上表面上。
2.根据权利要求1所述的三次光刻实现的TFT像素结构,其特征在于:所述栅线、栅电极与数据线为采用Mo、AlNd、MoW、Cr、Ti、Ta或Cu材料的单层膜;或者为Mo、AlNd、MoW、Cr、Ti、Ta、Cu任意两种以上材料组合构成的复合膜。
3.根据权利要求1或2所述的三次光刻实现的TFT像素结构,其特征在于:所述栅绝缘层采用氧化物、氮化物或者氧氮化合物的单层膜;或者为氧化物、氮化物、氧氮化合物任意两种以上材料组合构成的复合膜。
4.根据权利要求3所述的三次光刻实现的TFT像素结构,其特征在于:所述氧化物采用SiOx,所述氮化物采用SiNx,所述氧氮化合物采用SiOxNy。
5.根据权利要求1所述的三次光刻实现的TFT像素结构,其特征在于:所述源电极、漏电极及像素电极的材质采用同一种材料。
6.根据权利要求1或5所述的三次光刻实现的TFT像素结构,其特征在于:所述金属缓冲层为采用Mo、MoW、Cr或Ti材料的单层膜;或者为Mo、MoW、Cr、Ti任意两种以上材料组合构成的复合膜。
7.一种如权利要求1所述的三次光刻实现的TFT像素结构的制作方法,包括以下步骤:
(1)在洗净的透明基板上沉积栅金属层;
(2)采用第一块掩膜板掩膜,进行曝光、显影和刻蚀,形成栅线、栅电极、存贮电容线和部分数据线的图案;
(3)在所述栅金属层上依次沉积栅绝缘层、半导体层、掺杂层及金属缓冲层;
(4)采用第二块掩膜板掩膜,所述第二块掩膜板为灰色调掩膜板,进行曝光、显影和刻蚀后,形成有源小岛和所述栅绝缘层上的通孔;
(5)沉积像素电极层;
(6)采用第三块掩膜板掩膜,曝光显影后进行刻蚀,形成完整的数据线、沟道、源电极、连接成一体的漏电极和像素电极;
(7)钝化所述沟道,在所述沟道的上表面上形成沟道钝化层。
8.根据权利要求7所述三次光刻实现的TFT像素结构的制作方法,其特征在于:步骤(3)中所述栅绝缘层、半导体层及掺杂层的沉积方式是连续沉积。
9.根据权利要求7或8所述三次光刻实现的TFT像素结构的制作方法,其特征在于:步骤(4)中的所述灰色调掩膜板掩膜、曝光及显影后,保留全部光刻胶区域为所述有源小岛区域,无光刻胶保留区域为所述通孔区域,所述有源小岛与通孔之外的区域为部分保留光刻胶区域。
10.根据权利要求7所述三次光刻实现的TFT像素结构的制作方法,其特征在于:所述步骤(2)中的栅线、栅电极和部分数据线为同一层膜质,且所述栅线、栅电极、存贮电容线和部分数据线不相交。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102190946A CN101419973B (zh) | 2008-11-13 | 2008-11-13 | 一种三次光刻实现的tft像素结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102190946A CN101419973B (zh) | 2008-11-13 | 2008-11-13 | 一种三次光刻实现的tft像素结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101419973A CN101419973A (zh) | 2009-04-29 |
CN101419973B true CN101419973B (zh) | 2011-06-08 |
Family
ID=40630680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102190946A Active CN101419973B (zh) | 2008-11-13 | 2008-11-13 | 一种三次光刻实现的tft像素结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101419973B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102244038B (zh) | 2011-07-14 | 2013-11-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法以及薄膜晶体管 |
CN102315130B (zh) * | 2011-09-21 | 2014-11-26 | 深圳市华星光电技术有限公司 | 薄膜场效应晶体管及其制作方法 |
CN103268046B (zh) * | 2012-12-24 | 2016-01-06 | 上海中航光电子有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制作方法 |
CN103824779A (zh) * | 2014-02-18 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置 |
CN105702687A (zh) * | 2016-04-13 | 2016-06-22 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
CN109801974A (zh) * | 2018-12-20 | 2019-05-24 | 华映科技(集团)股份有限公司 | 一种新式薄膜晶体管的设计方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1834790A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 利用三道掩膜制造液晶显示装置用下基板的方法 |
CN1845310A (zh) * | 2006-03-22 | 2006-10-11 | 广辉电子股份有限公司 | 像素阵列基板的制造方法 |
CN1987622A (zh) * | 2005-12-23 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
CN101013240A (zh) * | 2007-01-31 | 2007-08-08 | 友达光电股份有限公司 | 阵列基板的制作方法 |
CN101159276A (zh) * | 2007-11-19 | 2008-04-09 | 友达光电股份有限公司 | 像素结构及其制造方法 |
-
2008
- 2008-11-13 CN CN2008102190946A patent/CN101419973B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1987622A (zh) * | 2005-12-23 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
CN1845310A (zh) * | 2006-03-22 | 2006-10-11 | 广辉电子股份有限公司 | 像素阵列基板的制造方法 |
CN1834790A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 利用三道掩膜制造液晶显示装置用下基板的方法 |
CN101013240A (zh) * | 2007-01-31 | 2007-08-08 | 友达光电股份有限公司 | 阵列基板的制作方法 |
CN101159276A (zh) * | 2007-11-19 | 2008-04-09 | 友达光电股份有限公司 | 像素结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101419973A (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102034750B (zh) | 阵列基板及其制造方法 | |
US7952099B2 (en) | Thin film transistor liquid crystal display array substrate | |
US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN102646634B (zh) | Tft-lcd阵列基板制造方法 | |
CN102651342B (zh) | 阵列基板及其制造方法 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN102646717B (zh) | 阵列基板和其制造方法以及显示装置 | |
US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
US8343787B2 (en) | Method for fabricating liquid crystal display device | |
US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
CN101419973B (zh) | 一种三次光刻实现的tft像素结构及其制作方法 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
WO2013139135A1 (zh) | 阵列基板及其制作方法、显示装置 | |
KR20080063708A (ko) | 어레이 기판의 제조방법 | |
US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
CN104637872A (zh) | 氧化物半导体薄膜晶体管阵列基板的制作方法 | |
CN101452163A (zh) | Tft-lcd阵列基板结构及其制造方法 | |
CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 | |
CN100583415C (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101640189B (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101483156B (zh) | 薄膜晶体管阵列基板的制造方法 | |
US8329518B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |