[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101341655B - 具有低噪声延迟电路的电子电路 - Google Patents

具有低噪声延迟电路的电子电路 Download PDF

Info

Publication number
CN101341655B
CN101341655B CN2006800479433A CN200680047943A CN101341655B CN 101341655 B CN101341655 B CN 101341655B CN 2006800479433 A CN2006800479433 A CN 2006800479433A CN 200680047943 A CN200680047943 A CN 200680047943A CN 101341655 B CN101341655 B CN 101341655B
Authority
CN
China
Prior art keywords
current
circuit
saw tooth
delay stages
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800479433A
Other languages
English (en)
Other versions
CN101341655A (zh
Inventor
约翰内斯·P·A·弗兰巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN101341655A publication Critical patent/CN101341655A/zh
Application granted granted Critical
Publication of CN101341655B publication Critical patent/CN101341655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)
  • Details Of Television Scanning (AREA)

Abstract

一种电子电路,其包括具有锯齿波延迟级(10a-d)链的延迟电路,例如将该延迟电路耦接在回路中形成振荡器。每个级均包括积分电路(104)和与该积分电路(104)耦接的电流调制器(106)。当积分结果达到由参考电压定义的电平时,每个级均触发下一级中的转换。相关电路(102、30、32、34)具有电流输出端,以产生至电流调制器(106)的电流和用于锯齿波延迟级(10a-d)的参考电压。至少部分地从共用参考(102c)产生参考电压,从而以至少部分地消除噪声对延迟时间的影响的方式来对来自电流调制器(106)的电流中的噪声和参考电压进行相关处理。

Description

具有低噪声延迟电路的电子电路
技术领域
本发明涉及一种包括延迟电路的电路,并且优选地涉及一种包括这种延迟电路的锯齿波振荡器。 
背景技术
美国专利第6,107,894号描述了一种具有最小频率噪声的锯齿波振荡器。该锯齿波振荡器包括多个级,每个级均包括积分电流源、积分电路、参考电压源和比较电路。每个级均起延迟级的作用。当一个级处于激活状态时,积分电路对来自积分电流源的电流进行积分,比较器对参考电压和来自积分电路的结果电压进行比较。当来自积分电路的电压达到参考电压时,下一级被启动,这在该级被启动后会出现延迟。通过采用逐渐比较机制,使频率噪声最小化,这消除了对参考电压中的高频率噪声的灵敏度。 
对来自这种类型振荡器的剩余噪声的估计显示仍然存在一些噪声,主要是具有1/f噪声特性的低频噪声。 
发明内容
本发明的目的尤其是为了降低在锯齿波振荡器中引起噪声的效应。 
在本发明的电路中,相关电路保证积分电路的不可避免的波动部分和参考电压是相关的,从而基本上消除了它们对振荡器频率的影响。已经发现剩余的频率噪声的一个重要来源是积分电流和/或参考电压中的1/f噪声。这种1/f噪声不能被抑制,但是通过使这种噪声在震荡频率噪声上有相关但相反的效应,可以消除这种噪声。 
附图说明
采用以下附图,从示范性实施例的描述,这些和其它目标以及有利方面将变得明确。 
图1示出了具有振荡器的电路。 
图2-4示出了锯齿波延迟级。 
具体实施方式
图1示出了具有振荡器的电子电路,该振荡器通过缓冲器14与功能电路12耦接。振荡器包括多个被耦接在无限回路中的锯齿波延迟级10a-d。例如,功能电路12是接收机电路(为此,振荡器起本机振荡器的作用),或数字电路(为此,振荡器起时钟电路的作用)。例如,缓冲器14可包含阈值电路。每个锯齿延迟级包括复位电路100、相关电流和电压源102、积分电路104和电流调制器106。采用电容器104a来实现积分电路104。耦接复位电路100,以在随后锯齿波延迟级10a-d的控制下泄漏来自积分电路104的积分电荷。虽然未明确示出,但是如在美国6,107,894中所述的一样,一个或多个延迟级可具有起动电路。应该理解的是,在振荡器中可以使用任何数量的锯齿波延迟级。 
相关电流和电压源102的电流输出端与积分电路104耦接,积分电路104的输出端与电流调制器106的第一控制输入端耦接。相关电流和电压源102的参考电压输出端与电流调制器106的第二控制输入端耦接。以示例的方式,相关电流和电压源102可以实现为电流反射镜102a的输出端系列,在其输入端为恒流源102c,其各个输出端用作各个锯齿波延迟级10a-d的电流输出端,其另一输出端与阻抗102b耦接并且用作每个锯齿波延迟级10a-d的参考电压输出端。因此,相关电流和电压源102作为相关电路来工作,其确保了来自电流源102c的电流的波动会导致输出电流和参考电压中的相关波动。 
电流调制器106被耦接在相关电流和电压源102的电流输出端和积分电流104之间。电流调制器106具有差分控制输入端,第一控制输入端用作与前一锯齿波延迟级10a-d的积分电路104耦接的链式  输入端,第二控制输入端用作与相关电流和电压源102的参考电压输出端耦接的参考输入端。 
在工作时,当电流调制器106开始允许来自相关电流和电压源102的电流到达积分电路104时,锯齿波延迟级10a-d开始延迟周期。当产生的积分电压接近对应于提供在相关电流和电压源102的参考电压输出端的电压的电平时,下一个锯齿波延迟级的电流调制器106被激活。而且,上升的积分电压还使前级的复位电路100对该级的积分电路104进行复位。 
相关电流和电压源102保证了积分电流中的低频噪声与参考电压中的噪声(在此所用的低频噪声指的是在远远低于振荡器频率的频率下的噪声)是相关的。因此,以不影响该级的延迟时间的净效应来实现由于较低的积分电流而产生的具有按比例较小的参考电平的较慢积分。以此方式,消除了1/f噪声的影响。已经发现,晶体管形成了1/f噪声的主要来源。因此,用于振荡器工作的参考电流(来自电流源102c)(优选地,用某种温度变化补偿电路来产生)通常形成了影响振荡器频率的1/f噪声的主要来源。该电路确保了该噪声不会影响振荡频率。 
图2示出了延迟级10的实施例,其中电流调制器106是由第一和第二晶体管20,22实现的。第一和第二晶体管20,22的源极均被耦接到相关电流和电压源102的电流源输出端。第一晶体管20的栅极与相关电流和电压源102的电压源输出端耦接。第一晶体管20的漏极与积分电路104耦接。第二晶体管22的栅极与延迟级10的输入端耦接,第二晶体管22的漏极接地。在工作时,第一和第二晶体管20用作差分放大器,这确保了提供给积分电路104的电流是响应于上升的锯齿波输入电压而逐渐上升的。这产生了以下结果:如果存在的话,在相关的电流和电压源102的参考电压输出端的电压的快速波动对振荡频率不会产生重大的影响。 
图3示出了锯齿波延迟级10的实施例,其中第二晶体管22的漏极通过阻抗30接地。漏极和阻抗30之间的节点32充当参考电压输出端,并与第一晶体管20的栅极耦接。第一和第二晶体管20,22  的源极与向每个锯齿波延迟级提供电流的电流反射镜34的输出端耦接。因此,与栅极的耦接用作相关电路的一部分,这确保了来自电流反射镜34的电流的低频波动与在栅极的参考电压的波动是相关的。 
以此方式,产生了时变参考电压。因此,该电路的工作与早期电路不同。首先,通过阻抗30的电流高,因此参考电压高。当在第二晶体管22的栅极从前一锯齿波延迟级(未示出)接收到的积分电压开始接近这个高的参考电压时,电流逐渐从第二晶体管22改变路线到第一晶体管20,这引起了参考电压的下降。这个下降反过来会增加电流改变路线的速度,从而实现了到达积分电路104的电流的较小的逐步开始。 
来自电流反射镜34的电流限定了积分的速度,以及在第二晶体管22的栅极的输入电压电平,该输入电压电平导致了到达积分电路104的电流的开始。因此,抑制了来自电流反射镜34的电流中的低频波动对振荡频率的影响。而且,与图1相比,由于用于产生图1中的参考电压的反射镜34的另外输出端没有出现在图3的电路中,所以去除了由于采用这个另外输出端而产生的1/f噪声。而且,由于过程开展而产生的电流反射镜的组件之间的差异对频率具有较小的影响。 
图3的电路的一个可能不利点是由第一和第二晶体管20,22实现的放大器的增益会影响振荡频率。因此,会引起温度依赖性。在另一实施例中,可将具有电容值的电容器(未示出)放置在具有阻抗30的并联电路中,从而该电容器和阻抗30的RC时间大于(优选为远远大于)锯齿波延迟级的延迟时间。在另一实施例中,在积分期间,可采用采样电路来断开该电容器和第一晶体管20的栅极与阻抗30之间的耦接。在另一实施例中,不同级的节点32可同时耦接到一个阻抗,以产生平均参考电压。 
图4示出了锯齿波延迟级的实施例,其中锯齿波延迟级10a,b中的第二晶体管22的漏极通过阻抗30接地。级10b的漏极和阻抗30之间的节点32充当参考电压输出端。与先前附图相比,节点32与前级10a的参考电压输入端耦接。以此方式,在当积分电压接近参  考电压时的参考电压不取决于增益,也不通过增益取决于温度。因此,与栅极的耦接用作相关电路的一部份,这确保了从电流反射镜34的一个输出端到一个级的电流中的低频率波动与在另一个级的第二晶体管的栅极处的参考电压中的波动是相关的。如前述一样消除了参考电流中的噪声对振荡频率的影响,这是因为参考电压和参考电流中的波动对振荡电流具有相反影响。 
而且,还消除了来自电流反射镜34的不同输出端的噪声对振荡频率的贡献。前级的参考电压的增加(伴随着前级的延迟时间的增加)补偿了锯齿波延迟级的积分电流的任何局部增加(伴随着延迟时间的降低)。优选地,振荡器中的每个锯齿波延迟级的节点32与其各个前锯齿波延迟级耦接。因此,消除了来自每个电流输出端的噪声贡献。虽然示出了节点32与直接前一级的锯齿波延迟级的参考电压输入端的耦接,但是应该理解,节点32可与更远距离的具有相同消除影响的锯齿波延迟级的参考电压输入端耦接。实际上,对于所有的锯齿波延迟级,包含节点的锯齿波延迟级和节点电压被用作参考的锯齿波延迟级之间的距离不需要相同。即使在每个锯齿波延迟级中的节点32不被耦接到各个其它的锯齿延迟级(例如,一些节点32与多于一个级耦接,以及其它节点32不与任何级耦接,或者将类似于图1中的节点的参考电路用于其它目的),仍然能实现一定量的消除。 
虽然已经示出了特定示例,但是应该理解各种变化是可行的。例如,应该理解,在振荡器中可以使用任何数量的锯齿波延迟级。虽然在图1中示出了四个,但是可以使用6个或大于1的任何数量。而且,应该理解在级之间的连接的选择上存在相当大的自由度。级的序列是由级的输出端被耦接到链接输入端的序列确定的。例如,虽然图1示出了使用来自该序列中的前两个锯齿波延迟级的复位信号,但是应该理解,可以使用来自序列中的不同位置处的锯齿波延迟级的复位信号。而且,虽然已经示出了具有用于对积分电路104中的电容器进行分路的晶体管的简单复位电路,但是应该理解可以采用较复杂的电路,例如如在美国6,107,894中所述的电路。而且,虽然已经示出了振荡器电路的示例,但是应该理解,还可以将锯齿波延迟级而且尤其  是这种级的串联用作准确的延迟电路。类似地,可将来自节点32的参考电压施加到序列中的不同距离处的级的参考输入端。 
而且,虽然已经示出了具有固定频率的振荡器的实施例,但是应该理解,作为选择可以使用具有可控频率的振荡器。例如,这可通过采用一个可调阻抗(或多个可调阻抗)以产生参考电压的方式来实现。在一个实施例中,使用了阻抗的串联结构,其中与阻抗耦接的开关至少对一部分阻抗进行分路。因此,能够进行振荡器频率的数字调节。所述开关可能引入另外的1/f噪声,但是通过采用这些开关来仅仅对一个阻抗或一部分阻抗进行分路,可以将该噪声影响保持在低水平。在另一实施例中,在电流反射镜102a、34中可使用可选择性地开启/关闭的可切换的并联电流输出端,以将数字控制的积分电流和/或电流提供到参考电压输出端。在其它实施例中,开启/关闭可切换或连续可调的额外电流可被馈送到第一和第二晶体管20,22外部的阻抗和/或积分电路,以调节频率。应当理解的是,任何这样的电流都将使噪声影响的消除不完美,但是当使用相对较小的额外电流时,仍然能够实现相当数量的消除。在另一实施例中,任何类型的数字调节可与sigma-delta技术结合以实现可调的平均振荡频率。 
而且,虽然已经示出了优选的积分电路和电流调制器的简单示例,但是应该理解,可采用更复杂的电路。例如,如果高频噪声没问题,可采用更突变(开启/关闭)的电流调制,例如使用比较器电路来控制相关电流和电压源102的电流源输入端和积分电路104之间的开关。而且,虽然电阻器优选地被用作阻抗102b,30,但是应该理解的是,可选地,在此使用的“阻抗”可以是任何其他可以产生取决于流经电路的电流的电压的电路。类似地,虽然用阻抗产生了各种电压,但是应该明白,在不影响电路工作的情况下,可将另外的阻抗与不影响产生的电压的这些阻抗串联起来。 

Claims (2)

1.一种电子电路,其包括延迟电路,该延迟电路包括无限回路中的锯齿波延迟级(10a-d)的链和相关电路(102、30、32、34),相关电路(102、30、32、34)具有用作针对各个锯齿波延迟级(10a-d)的电流输出的输出端以及耦接到阻抗(102b)并用作锯齿波延迟级(10a-d)中的每一个的参考电压输出的另一个输出端;
每个锯齿波延迟级(10a-d)均包括积分电路(104)和耦接在积分电路(104)和相关电路(102、30、32、34)的各个电流输出端之间的电流调制器(106),每个连续的锯齿波延迟级(10a-d)的电流调制器(106)具有参考输入端和与所述链中的前一锯齿波延迟级(10a-d)的积分电路(104)的输出端耦接的链式输入端,所述相关电路(102、30、32、34)与所述锯齿波延迟级(10a-d)中的至少第一级的电流调制器(106)的参考输入端耦接,
所述相关电路(102、30、32、34)包括恒定电流源(102c)和电流反射镜(102a),所述电流反射镜(102a)被设置成响应于由恒流源(102c)提供的输入电流,在各个电流输出端处向每个锯齿波延迟级(10a-d)的电流调制器提供输出参考电流,并在锯齿波延迟级(10a-d)的第一级的电流调制器(106)的参考输入端处提供参考电压;
其中取决于由恒流源(102c)提供的共用参考输入电流,参考电压与参考电流相关。
2.根据权利要求1所述的电子电路,其中所述锯齿波延迟级(10a-d)被耦接在振荡器回路中。
CN2006800479433A 2005-12-20 2006-12-12 具有低噪声延迟电路的电子电路 Active CN101341655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05112458.4 2005-12-20
EP05112458 2005-12-20
PCT/IB2006/054784 WO2007072307A1 (en) 2005-12-20 2006-12-12 Electronic circuit with low noise delay circuit

Publications (2)

Publication Number Publication Date
CN101341655A CN101341655A (zh) 2009-01-07
CN101341655B true CN101341655B (zh) 2012-07-04

Family

ID=37989084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800479433A Active CN101341655B (zh) 2005-12-20 2006-12-12 具有低噪声延迟电路的电子电路

Country Status (6)

Country Link
US (1) US7570097B2 (zh)
EP (1) EP1966889B1 (zh)
JP (1) JP4961525B2 (zh)
CN (1) CN101341655B (zh)
AT (1) ATE532262T1 (zh)
WO (1) WO2007072307A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368379B2 (en) * 2010-03-04 2013-02-05 Maxim Integrated Products, Inc. Apparatus and method for monitoring output within a power strip
CN107681994B (zh) * 2017-09-23 2020-11-17 深圳大学 一种振荡器电路
CN108718194B (zh) * 2018-08-01 2023-11-03 灿芯半导体(上海)股份有限公司 Ddr接收器用参考电平电路
EP4346110A1 (en) * 2022-09-29 2024-04-03 Nxp B.V. A transmitter circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701831A (nl) * 1987-08-04 1989-03-01 Philips Nv Oscillator met frekwentiestabilisatiemiddelen.
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
JPH09331236A (ja) * 1996-06-12 1997-12-22 Mitsubishi Electric Corp 電圧制御発振器および電圧制御発振器を有する非接触icカード
EP1018213A2 (en) * 1998-04-09 2000-07-12 Koninklijke Philips Electronics N.V. Coupled sawtooth oscillator
JP2000013204A (ja) * 1998-06-18 2000-01-14 Fujitsu Ltd 遅延回路及び該遅延回路を用いた発振回路
JP2004356800A (ja) * 2003-05-28 2004-12-16 Rohm Co Ltd 発振回路
US6956442B2 (en) * 2003-09-11 2005-10-18 Xilinx, Inc. Ring oscillator with peaking stages

Also Published As

Publication number Publication date
JP2009520426A (ja) 2009-05-21
EP1966889A1 (en) 2008-09-10
ATE532262T1 (de) 2011-11-15
EP1966889B1 (en) 2011-11-02
US7570097B2 (en) 2009-08-04
US20090051399A1 (en) 2009-02-26
WO2007072307A1 (en) 2007-06-28
JP4961525B2 (ja) 2012-06-27
CN101341655A (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
CN101819515B (zh) 基于环型振荡器的真随机数发生电路及真随机数发生器
KR950035187A (ko) 디지탈 통신시스템의 클럭발생방법 및 그 회로
CN101341655B (zh) 具有低噪声延迟电路的电子电路
US6127898A (en) Ring oscillator using CMOS technology
ATE359687T1 (de) Audiosignalgenerierung
CN101431312A (zh) 用来产生差分振荡信号的可控振荡系统及相关方法
EP0797210A3 (en) Output buffer circuit
EP0981200A1 (en) Synchronous delay circuit
JPH10260741A (ja) 定電圧発生回路
US20070013454A1 (en) Ring oscillator with constant 50% duty cycle and ground-noise insensitive
US7061293B2 (en) Spread spectrum clock generating circuit
US20060055444A1 (en) Clock buffer circuit
KR100314165B1 (ko) 펄스 발생 장치
JP2002124857A (ja) 信号補償回路及び復調回路
US6828840B2 (en) Clock pulse generator
JP2001223569A (ja) 信号遷移検知回路及びパルス幅延長回路
JP3304926B2 (ja) 電圧補正発振装置及び発振周波数の制御方法
JP4509737B2 (ja) 差動信号生成回路および差動信号送信回路
US6856166B2 (en) Status scheme signal processing circuit
JP2012257012A (ja) パルス発生回路
KR830008560A (ko) 수평 발진기
JP2005191915A (ja) 半導体集積回路装置および差動小振幅データ送信装置
JPS62117411A (ja) パルス幅制御回路
MY133020A (en) Method and circuit arrangement for transmitting signals
JPH1117452A (ja) 発振回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CALLAHA XILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120109

Address after: American Delaware

Applicant after: NXP BV

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

C14 Grant of patent or utility model
GR01 Patent grant