CN101322357A - 千兆比特/10千兆比特以太网系统中的显式流控制 - Google Patents
千兆比特/10千兆比特以太网系统中的显式流控制 Download PDFInfo
- Publication number
- CN101322357A CN101322357A CNA2006800391259A CN200680039125A CN101322357A CN 101322357 A CN101322357 A CN 101322357A CN A2006800391259 A CNA2006800391259 A CN A2006800391259A CN 200680039125 A CN200680039125 A CN 200680039125A CN 101322357 A CN101322357 A CN 101322357A
- Authority
- CN
- China
- Prior art keywords
- controller
- grouping
- transmission
- transmit
- communication media
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/245—Traffic characterised by specific attributes, e.g. priority or QoS using preemption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
在一个实施例中,一种系统包括通信介质;耦接到通信介质的第一控制器;和耦接到通信介质的第二控制器。第一控制器被配置来在传送分组的第一部分之后中断通信介质上分组到第二控制器的传送。第一控制器被配置来响应于中断分组的传送而在通信介质上传送至少一个控制符号,并且第一控制器被配置来用分组的第二部分继续传送分组。在一些实施例中,控制器可以包括介质访问控制器和物理编码子层。
Description
技术领域
本发明涉及网络通信领域,尤其涉及以太网通信,更具体地涉及网络上的流控制。
背景技术
计算机和其他电子装置的联网已经变得普遍存在。虽然存在多种联网标准,但是以太网是最流行的一种。特别地,千兆比特以太网和10千兆比特以太网正变得广泛使用。
以太网标准目前不允许分组传送的中断。也就是说,一旦分组的第一字节在通信介质上被传送,就必须继续传送连续字节直到该分组的最后一个字节,而在通信介质(例如,双扭铜线、光纤等)上的传送中没有任何“气泡(bubble)”或等待状态。如果分组源不能提供一个分组的所有字节,则该分组被终止,并且接收机将该分组作为坏分组而丢弃。
由于网络接口的带宽已经提高,所以系统中其他因素成为传送瓶颈的可能性也已经提高了。例如,存储器等待时间(memory latency)(在读取用于传送的分组或写入已经接收的分组中)可能成为一个问题。(例如主机系统中的处理器或其他装置)对存储器访问的竞争提高了实际的存储器等待时间,从而进一步加剧了该效应。
在传送端用于从存储器读取分组的存储器等待时间可能是一个问题,因为分组不可能被足够快速地读取从而完成传送而没有任何延迟。网络控制器中的缓冲可以被用来减轻该效应,但是在某些情况中包括足够的缓冲可能不是可行的。虽然以太网标准指定了大约1500字节的最大分组大小,但是很多产品实现更大的分组大小(例如9千字节或16千字节)。传送由于源不能完成传送而必须丢弃的分组浪费了带宽。
类似地,接收端的存储器等待时间可以防止在网络控制器(或系统中其他地方)中的缓冲器溢出之前将分组数据成功地写到存储器。以太网标准(并且尤其是电气和电子工程师协会(IEEE)规范802.3)允许接收机使用流控制分组。如果接收机暂时不能接收分组,也被称为暂停分组(pause packet)的流控制分组可以被从接收机传送到发送机。流控制分组指示发送机停止传送任何分组到接收机长达分组中所指定的时间段。发送机可以多达两个更多分组,然后停止传送分组长达所请求的时间。流控制分组可以被用于避免在接收机处丢弃分组。例如,如果存储器等待时间正导致接收机不能接收分组,则流控制分组可以被用于在分组传送中插入延迟,从而存储器系统可以“跟上”。但是,发送机可以在流控制生效之前传送多达两个更多分组(其中每一个的大小例如可以达到16千字节)。如果存储器等待时间是个问题,则这些分组可以被丢弃。
服务质量(QOS)量度在网络上正变得越来越常见。用户可以为不同的服务等级付费。低带宽通信就足够并且通信等待时间(communication latency)不是太大问题的用户可以支付低优先权服务。对于其他要求更高带宽和/或专用带宽的用户,可以购买更高优选权服务(通常以更高的价格)。为了管理不同的服务等级,网络控制器为不同等级实施单独的缓冲器或队列。甚至可以根据用户、发送机、接收机等进一步细分缓冲器。为了概括各种划分,可以支持一组信道,并且可以为每个信道分配优选权。
发明内容
在一个实施例中,系统包括通信介质;耦接到通信介质的第一控制器;和耦接到通信介质的第二控制器。第一控制器被配置来在通信介质上传送分组的第一部分之后中断该分组到第二控制器的传送。第一控制器被配置来响应于中断该分组的传送而在通信介质上传送至少一个控制符号,并且其中第一控制器被配置来用该分组的第二部分继续传送该分组。
在另一实施例中,控制器被配置来在通信介质上传递分组。控制器包括被配置来将分组作为多个字节传送的介质访问控制器(MAC:media access controller),和被耦接以从MAC接收这多个字节的物理编码子层(PCS)。PCS电路被配置来将每个字节编码为相应的数据符号用于在通信介质上传送。MAC被配置来在传送这多个字节的第一部分之后中断该分组的传送。PCS电路被配置来响应于中断为第一部分的每个字节传送相应的数据符号并传送至少一个控制符号。MAC还被配置来继续传送这多个字节的第二部分,PCS电路被配置来为第二部分的每个字节传送相应的数据符号。
在其他实施例中,方法包括中断通信介质上一个分组的传送。该分组包括多个字节,并且中断是在传送这多个字节的第一部分之后。传送第一部分包括将第一部分的每个字节编码为相应的数据符号。响应于中断,方法还包括在通信介质上传送至少一个控制符号。以这多个字节的第二部分继续该分组的传送,并且传送包括将第二部分的每个字节编码为相应的数据符号。
附图说明
以下详细说明参考了附图,现在对附图进行简要说明。
图1是包括一对网络接口控制器和相应主机的一个实施例的系统的一个实施例的框图。
图2是介质访问控制器和物理编码子层之间的接口的一个实施例的框图。
图3是介质访问控制器和物理编码子层之间的接口的另一实施例的框图。
图4是图解用于传送分组的介质访问控制器的一个实施例的操作的流程图。
图5是图解用于传送分组的物理编码子层的一个实施例的操作的流程图。
图6是图解用于接收分组的物理编码子层的一个实施例的操作的流程图。
图7是图解图2中所示接口的操作的实例的时序图。
图8是图解千兆比特以太网上符号传送的实例的时序图。
图9是图解10千兆比特以太网上符号传送的实例的时序图。
图10是图解用于传送信道信息的介质访问控制器的一个实施例的流程图。
图11是图解千兆比特以太网上传送包括信道信息的符号的实例的时序图。
图12是图解10千兆比特以太网上传送包括信道信息的符号的实例的时序图。
图13是图解包括交叉插入(interleave)来自不同信道的分组的在10千兆比特以太网上传送符号的实例的时序图。
图14是图解自动协商(auto negotiation)的一个实施例的流程图。
虽然很容易想到本发明的各种修改和替换形式,但是其特定实施例通过图中示例的方式被示出,并将在这里被详细描述。但是,应当理解,附图和详细描述并不旨在将本发明限制到所公开的特定形式中,相反,目的是为了覆盖所有落入由所附权利要求书所限定的本发明精神和范围之内的所有修改、等价物和替换。
具体实施方式
现在参考图1,示出了联网系统的一个实施例。在所示实施例中,系统包括可在其上传输网络通信的通信介质10、耦接到通信介质10的网络接口控制器12A-12B、和分别耦接到网络接口控制器12A-12B的主机14A-14B。在所示实施例中,网络接口控制器12A包括物理介质相关(PMD:physical media dependent)层16A、物理介质连接(PMA:physical media attach)层18A、物理编码子层(PCS)电路20A、和介质访问控制器(MAC)22A。PMD 16A耦接到通信介质10和PMA 18A,PMA 18S又耦接到PCS 20A。PCS 20A耦接到MAC 22A。类似地,网络接口控制器12B包括MAC 22B、PCS 20B、PMA 18B和PMD 16B。主机14A包括存储器系统34A,并且还可以包括其他主机装置,诸如耦接到存储器系统34A的主机装置36A。类似地,主机14B可以包括存储器系统34B,并且还可以包括其他主机装置,诸如耦接到存储器系统34B的主机装置36B。存储器系统34A-34B可以具有多个缓冲器或其他存储器区域用于支持分组的信道(例如,图1中存储器系统34A-34B中每一个中的Ch0到ChN)。
网络接口控制器12A-12B(以下被简称为控制器12A-12B)被配置为在通信介质10上传输和接收分组。网络接口控制器12A-12B可以是通信介质10上互相的链路伙伴。链路伙伴可以包括耦接到具有给定装置的通信介质10并能够通过通信介质10与该给定装置通信的任何装置。在千兆比特/10千兆比特(G/10G)以太网中,在作为链路伙伴的一对装置之间建立每个物理链路。
控制器12A-12B可以是类似的,并且因此以类似的方式工作。控制器12A(及其各部分)将在以下更详细地介绍,并且控制器12B可以是类似的。因此,控制器12B在该例子中将是链路伙伴。
控制器12A可以被配置来将信道与给定分组相关联。在分组传送时,通过将分组存储在被分配给信道的存储器位置中,由软件指定信道。控制器12A可以选择用于传送的信道,并且可以从存储器系统34A中读取要在该信道上传送的下一分组。替换地,主机14A可以包括直接存储器存取(DMA)电路,其可以选择信道并从存储器系统34A中提取(fetch)分组到控制器12A(或控制器12A可以包括DMA电路)。为了接收分组,控制器12A可以包括可编程分组分类过滤器(未示出),其可以识别用于被接收分组的信道。被接收分组可以被写到存储器系统34A中被分配给该信道的存储器位置中。在一些实施例中,分组可以包括携带信道标识符的信道ID字段。
通常,MAC 22A可以包括用于代表主机14A传送分组、以及代表主机14A接收分组的电路。MAC 22A根据需要还可以包括多个用于实现MAC层协议和操作的其他电路。MAC 22A可以被配置来将分组作为多个字节传送以及将分组作为多个字节接收。
PCS 20A耦接到MAC 22A,并为正在被传送的分组提供线性编码/解码(line coding/decoding)。例如,G/10G以太网为通信介质上的数据传输指定8b/10b编码。因此,PCS 20A从MAC 22A接收数据用于传输(例如,分组),并将每个8比特字节转换为10比特符号。从PMA 18A接收的每个10比特符号被转换成相应的8比特字节,并提供给MAC 22A。在所示实施例中,千兆比特介质独立接口(GMII)被用于MAC和PCS 20A之间。其他实施例可以使用10千兆比特MII(XGMII)。其他实施例可以使用任何其他接口。
PMA 18A从PCS接收8b/10b符号,并将它们进行转换以用于物理通信介质10上的传输,并将所接收的信号转换成8b/10b符号。例如,符号可以在通信介质10的一条或多条线路(lane)上被串行地传输。PMD 16A包括用于在通信介质10上物理驱动和接收的电路。
通信介质10可以包括分组可以通过其在链路伙伴之间传输的任何介质。例如,在一个实施例中,可以使用双绞线铜质电缆。在另一个实施例中,可以使用光纤互连。对于千兆比特以太网,可以在每个方向上提供1路双绞线或光纤。对于10千兆比特以太网,通常可以在每个方向上提供4路光纤,但是在一些情况下双绞线也是可以的。其他通信介质可以被用于其他实施例。此外,可以使用无线通信介质(例如,空中广播)。
8b/10b符号码空间(symbo code space)可以被划分为数据符号和控制符号。数据符号是表示特殊数值的符号。1个字节的每个可能的数值被映射为这些数据符号中至少一个。在一种实现中,每个数值映射为2个数据符号。这两个符号中的一个被选择用于根据其他传输因子来传送给定数值。对于给定字节,PCS 20A可以被配置来产生相应的数据符号。控制符号可以被用于传送控制信息。例如,控制符号可以被定义为表示分组的开始和分组的结束。可以定义空闲控制符号以指示没有数据正被传送。空闲控制符号被定义为在分组之间(即在一个分组的分组结束符号和下一分组的分组开始符号之间)传送。在一些实施例中,如果分组传送被中断,则空闲控制符号也被用作为被传送的控制符号,以下将详细介绍。
MAC 22A可以被配置来在传送期间中断分组的传送。也就是说,MAC 22A将分组作为多个字节传送,并且可以在传送字节的第一部分之后(并在传送字节的第二部分之前)中断传送。每个部分包括至少一个字节,并且可以包括任意数量的字节。MAC 22A可以多次中断分组传送,并且由此可以存在附加部分(即,第三部分、第四部分等)。
响应于分组的中断,PCS 20A可以被配置来产生至少一个用于传送的控制符号。例如,在一个实施例中,空闲控制符号可以由PCS 20A产生,直到MAC 22A恢复传送分组(或在一些实施例中是另一分组)。控制器12A可以具有限定的传送带宽(例如,在所示实施例中,通信介质10上的专用传送路径)。PCS 20A可以生成空闲符号来填充传送带宽,直到MAC 22A恢复传送。在其他实施例中,其他控制符号可以被产生。例如,另一控制符号可以被定义以指示分组传送正被暂停,并将重新恢复。这样的控制符号可以由PCS 20A传送。此外,如果接收器被告知分组的实际结束稍后到来,则可以使用分组结束符号。例如,以下的一些实施例可以以分组开始符号传输信道指示和分组指示(开始、中间、或结束)。分组指示可以指示分组的哪个部分正在被传送。
MAC 22A和PCS 20之间的接口可以包括分组的开始和结束的显式信令。例如,GMII接口包括数据有效信号。数据有效信号的声明当前被理解为分组的显式开始,而数据有效信号的解除声明当前被理解为分组的显式结束。通过添加显式的分组开始和分组结束信令,数据有效信号可以在分组传输期间被解除声明以中断分组字节流,而不导致分组终止。XGMII接口包括数据传输中的控制值。附加的控制值可以被产生,或者当前控制值(诸如空闲)可以被使用。替换地,可以使用独立的显式分组开始和分组结束信令。
在各种实施例中,MAC 22A可以响应于一个或多个事件而中断分组传送。可以实现事件集合的任何组合。一个事件可以是从控制器12A的链路伙伴(例如图1实施例中的控制器12B)接收流控制分组。MAC 22A可以响应于流控制分组而中断分组的传送,并且可以在流控制分组中所指定的时间段期满之前禁止传送。另一事件可以是接下来的字节不能被传送(例如第二部分的初始字节)。例如,如果MAC22A还没有从存储器系统34A接收到要被传送的接下来的字节(例如,由于存储器等待时间或存储器竞争),字节可能不是可用的。MAC 22A可以中断分组的传送,直到接下来的字节变得可用。在一些实施例中,再一事件可以是交叉插入来自另一信道的分组。
在一些实施例中,通过中断用于流控制分组的分组传送,控制器12A可以减小由于链路伙伴中缓冲器溢出而导致的丢失分组的发生。在一些实施例中,更少的缓冲可以被实现用于处理流受控情况,因为在接收到流控制分组之后,2个附加的分组不被控制器12A传送。在一些实施例中,通过在字节暂时不可用时中断分组传送,存储器等待时间/竞争的影响可以被减轻,并且可以减少由于读取分组的存储器等待时间所导致的分组丢失的发生。在一些实施例中,交叉插入来自不同信道的分组可以允许甚至在传输优选权较低的分组期间使优选权较高的分组的优先级高于优选权较低的分组,而不导致分组丢失。此外,在一些实施例中,交叉插入分组可以简化到链路伙伴的连接,其中链路伙伴可以桥接到显式信道化接口,诸如系统分组接口,版本4(SPI-4)。
流控制分组通常可以是当在通信介质上通信的装置中被接收时被定义为使接收机禁止传送至少一些分组到流控制分组的发起者的任何分组。以太网标准所指定的流控制分组包括指定在其间要禁止分组传送的时间间隔的时间字段,并且可以是流控制分组的示例。在另一实施例中,可以支持信道化的流控制分组,其指定时间间隔,并且还指定流控制分组所应用的信道。响应于信道化的流控制分组,分组传送可以被禁止用于指定信道,而允许用于其他信道。如果分组处于其中一个指定信道中,则MAC 22A可以中断分组的传送。信道化的流控制分组可以包括信道指示字段,其可以被编码以标识信道(例如,信道号码、信道号码列表以及可选地,列表中信道的数量、对于每个信道具有可以被设置以标识该信道的一个比特的比特掩码,等等)。
主机14A-14B可以包括任何使用控制器12A-12B连接到网络的电路(例如,通信介质10可以是网络的一部分)。如图1所示,每个主机14A-14B可以包括各自的存储器系统34A-34B。存储器系统34A-34B可以包括任何半导体存储器(例如,随机存取存储器(RAM),诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率(DDR或DDR2)DRAM、RambusDARM,等等)。存储器系统34A-34B可以进一步包括一个或多个存储器控制器,其被配置来连接到存储器。此外,主机14A-14B可以包括任何其他想要的电路,诸如主机装置36A-36B。主机装置36A-36B可以包括处理器、输入/输出(I/O)装置或接口、到其他接口的桥接电路、高速缓存器等等。主机装置36A-36B可以被耦接到存储器系统34A-34B,并且可以产生使用控制器12A-12B存取存储器系统34A-34B的竞争。这样的竞争可能延长用于控制器12A-12B的有效存储器等待时间。
应当注意,除了如上所述的中断分组传送,控制器12A还可以终止分组传送(例如,由于错误、过长的预期延迟、或可能导致希望丢弃分组的其他原因)。
现在参考图2,显示了MAC 22A和PCS 20A的一个实施例的框图,其图解了对于控制器12A的一个实施例的在MAC 22A和PCS20A之间的接口。图2的实施例的接口可以与GMII接口兼容,具有扩展用于显式的分组开始和结束信令。
图2所示的接口包括传送(TX)数据(TXD)总线、TX有效(TXV)信号、TX错误(TXER)信号和作为用于传送信号的时钟基准的TX时钟(TXCLK)。TXD总线在一个实施例中可以是一个字节宽,并传送分组数据字节。TXV信号可以被声明以指示正在TXD上传送有效分组数据字节,而TXER信号可以被声明以指示传送中的错误。TXV信号也可以被称为TX使能(TXEN)。TXD、TXV、TXER和TXCLK源自MAC 22A,用于传送分组数据到PCS 20A。PCS 20A使用类似的接口来提供被接收的分组数据字节(解码自被接收的8b/10b符号),并包括接收(RX)数据(RXD)总线、RX有效(RXV)信号、RX错误(RXER)信号和RX时钟(RXCLK)信号。此外,载波侦听(CRS)和冲突检测(COL)信号被提供,如GMII接口中所指定那样,用于半双工操作。
分组开始(SOP)信号和分组结束(EOP)信号也被提供以显式地信号通知分组的开始和结束。MAC 22A可以与用于被传送分组的初始字节的TXV信号一起声明SOP信号,并且可以与用于被传送分组的最后一个字节的TXV信号一起声明EOP信号。因此,TXV信号可以在分组传送期间被解除声明,以中断分组的传送。PCS 20A可以类似地使用SOP和EOP信号来信号通知被接收分组的开始和结束,并且可以解除声明RXV信号以指示正被接收的分组已经被中断。MAC 22A可以具有来自PCS 20A的单独的SOP和EOP信号。
因为在G/10G以太网中不使用半双工操作,因此不使用CRS和COL信号。在该实施例中,携带CRS和COL信号的信号线可以被重新使用作为SOP和EOP信号中的一个。
图3是MAC 22A和PCS 20A的另一实施例的框图,从而图解对于控制器12A的另一实施例在MAC 22A和PCS 20A之间的接口。图3的实施例的接口可以与XGMII接口兼容,具有可选的扩展用于分组开始和结束的显式信令。
XGMII接口指定32比特TX和RX数据总线(图3中的TXD和RXD总线)和相应的控制比特(TXC和RXC总线)用于相应数据总线的每个字节(也就是说,每个数据总线有4个比特控制)。接口还在任一方向上包括时钟(TXCLK和RXCLK)。控制比特被置位以指示相应字节是控制字节,并被清零以指示相应字节是数据字节。控制字节包括开始(分组的开始)、终止(分组的结束)、空闲和错误。
因此,MAC 22A可以使用开始和终止字节作为显式的分组开始和结束指示。替换地,可以包括SOP和EOP控制信号(图3中的虚线)。MAC 22A可以使用空闲控制字节来中断分组传送。PCS 20A可以类似地使用开始和终止控制字节来信号通知被接收分组的开始和结束,并且可以使用空闲控制字节来信号通知分组传输中的中断。
应当注意,虽然显式的分组开始和分组结束指示被包括在图2和3的接口中,但是如果需要的话,其他实施例可以只包括显式的分组结束指示。分组开始指示可以被隐含在分组结束指示之后的数据有效信号的声明中。
现在参考图4,显示了流程图,其图解了用于使用图2中所示接口的分组传送的MAC 22A的一个实施例的操作。虽然图中的块为了易于理解而以特定顺序示出,但是也可以使用其他顺序。块可以在MAC 22A内在组合逻辑中并行执行。对于流程图整体来说,块、块组合可以在多个时钟周期上流水线执行。
如果MAC 22A正发起分组传送(判决块40,“是”分支),则MAC 22A可以声明SOP控制信号(块42)。类似地,如果MAC 22A已经到达分组传送的结束或由于其他原因正在终止(判决块44,“是”分支),则MAC 22A可以声明EOP控制信号(块46)。如果MAC22A接收流控制(FC)分组或者具有来自之前接收的FC分组的正在进行中的流控制(判决块48,“是”分支),则MAC 22A可以解除声明数据有效(TXV)信号,即使MAC 22A有数据要传送(块50)。以这种方式,分组传送可以在FC分组所请求的时间间隔期间被中断和禁止。如果没有FC分组已经被接收或者正在进行中,并且MAC22A没有数据要传送(判决块52,“否”分支),则MAC 22A也可以解除声明数据有效(TXV)信号(块50)。因此,如果没有数据准备被传送,则分组传送可以被中断。如果没有FC分组被接收到或者在进行中并且有数据准备要被传送,则MAC 22A可以声明数据有效(TXV)信号并传送数据(块54)。
现在参考图5,显示了流程图,其图解了用于使用图2中所示接口的分组传送的PCS 20A的一个实施例的操作。虽然图中的块为了易于理解而以特定顺序被示出,但是也可以使用其他顺序。块可以在PCS 20A内在组合逻辑中被并行执行。对于流程图整体来说,块、块的组合可以在多个时钟周期上流水线执行。
如果SOP信号被MAC 22A声明(判决块60,“是”分支),则PCS 20A可以传送SOP控制符号到用于通信介质10上传送的PMA18A(块62)。类似地,如果EOP信号被声明(判决块64,“是”分支),则PCS 20A可以将EOP控制符号传送到PMA 18A(块66)。如果数据有效(TXV)信号被MAC 22A声明(判决块68,“是”分支),则PCS 20A可以生成数据的8b/10b编码(也就是说,相应的数据符号),并将数据符号传送到PMA 18A(块70)。如果数据有效信号没有被MAC 22A声明(判决块60,“否”分支),则PCS 20A可以传送空闲控制符号(块72)。因此,在这个实施例中,空闲控制符号可以在分组被中断的时间期间以及在分组之间被传送。
现在参考图6,显示了流程图,其图解了用于使用图2中所示接口接收分组的PCS 20A的一个实施例的操作。虽然图中的块为了易于理解而以特定顺序示出,但是也可以使用其他顺序。块可以在PCS20A内在组合逻辑中并行执行。对于流程图整体来说,块、块的组合可以在多个时钟周期上流水线执行。
如果PCS 20A从PMA 18A接收到SOP控制符号(判决块80,“是”分支),则PCS 20A可以声明SOP控制信号到MAC 22A(块82)。类似地,如果PCS 20A从PMA 18A接收到EOP控制符号(判决块84,“是”分支),则PCS 20A可以声明EOP控制信号到MAC 22A(块86)。如果从PMA 18A接收到空闲符号(判决块88,“是”分支),则PCS 20A可以解除声明数据有效(RXV)信号到MAC 22A(块92)。MAC 22A可以忽略RXD总线上的数据,并等待数据有效(RXD)信号的下一个声明。否则,PCS 20A可以解码数据符号,并在RXD总线上提供数据,从而声明数据有效(RXD)信号(块90)。
注意,图4-6的流程图和图7-9的时序图使用了图2的实施例的扩展GMII接口。其他实施例可以使用图3的接口。在这样的情况下,可以用传送开始/终止控制字节来替换声明SOP/EOP控制信号。附加地,对于实施XAUI 10G接口的实施例,4条并行符号线路被同时传送。图4-6的流程图的操作可以独立地应用于每个字节/符号。
接下来参考图7,显示了时序图,其图解了使用图2的实施例的接口传送分组的实例。TXCLK与SOP和EOP控制信号、TXV信号和正被传送的分组数据一起被示出。虽然因为图中空间和简洁的原因,图7中只显示了10个字节,但是应当注意,在分组中可以包括附加的字节。以太网分组的前11个字节可以包括被MAC 22A添加到存储于存储器中的分组数据的前置码(10个字节)和帧开始分隔符(start of frame delimiter)(1个字节)。
在传输分组的初始字节(PI)的同时声明SOP信号,然后SOP信号被解除声明。TXV信号也被声明,并且保持被声明用于传输两个附加字节(P2和P3)。TXV信号被解除声明4个TXCLK周期,然后被重新声明用于传输5个字节(P4到P8)。TXV信号再次被解除声明2个周期,然后被重新声明用于传输2个附加字节(P9到P10)。EOP信号在与P10的传送同时被声明,从而信号通知分组的结束。
图8是示出了图7中所示分组在千兆比特以太网上的传送的例子的时序图。图8中的时间比例并不与图7的相同,并且图8也不必与图7的时间对准。响应于SOP控制信号的声明,SOP符号被传送,然后是对应于字节P1到P3的数据符号。在接下来的字节可用于传送之前传输空闲控制符号(I)(例如,在该例子中4个空闲符号传送)对应于字节P4到P8的数据符号然后被传送,然后是空闲控制符号、用于字节P9和P10的数据符号、和EOP控制符号。
图9是示出图7中所示分组在10千兆比特以太网上的传送的例子的时序图。图9的时间比例并不和图7的相同,并且图9也不必和图7的时间对准。响应于SOP控制信号的声明,SOP符号在线路0上被传送。对应于字节P1到P3的数据符号同时在线路1到3上被传送。空闲控制符号(I)在所有线路上被传送,直到接下来的字节可用于传送(例如,在本例中,在所有线路上5个空闲符号的传送)。对应于字节P4到P7的数据符号被并行传送,然后是线路0上的字节P8的数据符号。与对应于字节P8的数据符号的传送同时的是线路1到3上的空闲符号。也就是说,在一些实施例中,分组中断不必发生在任何特定边界上。接下来是所有线路上空闲符号的附加传送,直到线路0和1上字节P9-P10以及线路2上EOP控制符号的传送。
如上所述,在一些实施例中,MAC 22A也可以被配置来交叉插入来自不同信道的分组。在这样的实施例中,MAC 22A可以传送为在互连上传送的每组字节标识信道号码的字节。控制器12A可以传送SOP控制符号以指示分组的字节正被传送。另一用于将字节标识为相应分组的开始、中间或结束的符号也可以被传送。
图10是图解用于交叉插入来自不同信道的分组的MAC22A/PCS 20A的一个实施例的附加操作的流程图。虽然图中的块为了易于理解而以特定顺序被示出,但是也可以使用其他顺序。块可以在MAC 22A内在组合逻辑中并行执行。对于流程图整体来说,块、块的组合可以在多个时钟周期上流水线执行。
如果传输是分组的开始或者是中断之后分组的恢复(判决块100,“是”分支),则PCS 20A可以传送SOP控制符号,并且MAC 22A可以预先挂起(prepend)具有信道号码和关于字节是否包括分组的开始、中间或结束的指示的分组数据(块102)。如果字节包括分组的初始字节,则其可以是分组的开始。如果字节不包括分组的初始字节或最后一个字节,则其可以是分组的中间。如果字节包括分组的最后一个字节,则其可以是分组的结束。
图11是在千兆比特以太网上传送具有信道信息的分组的一个实施例的示例,其中分组与图7所示的分组类似。例子包括SOP控制符号,然后是表示2字节信道号码的2个符号,然后是指示接下来的字节是分组开始的符号(图11中的S)。然后是对应于3个字节(P1到P3)的数据符号。在用于字节P3的符号之后是两个空闲控制符号,因为分组被中断。然后利用另一SOP控制符号,分组被恢复,然后是信道号码符号和指示分组中间的符号(图11中的M)。对应于字节P4到P8的5个附加数据符号然后被传送。图11中没有示出可能在信道符号后包括分组结束的指示的字节的至少一个附加传输。
图12是在10千兆比特以太网上传送具有信道信息的分组的一个实施例的实例,其中分组与图7所示的分组相似。在该例子中,SOP控制符号在线路0上传送。与SOP控制符号同时地,线路1和2是信道符号,与SOP控制符号同时地,线路3是关于字节是分组开始的指示(图12中的S)。字节P1到P3的数据符号在线路0到2上传送,然后是空闲控制符号,直到分组的下一部分准备好被传送。另一SOP控制符号与信道符号和分组中间指示(图12中的M)一起被传送。字节P4到P8的数据符号被传送,然后是附加的空闲控制符号。最后,SOP控制符号与信道符号和分组结束指示(图12中的E)一起被传送。对应于字节P9和P10的剩余数据符号以及EOP控制符号被传送。
图13是示出在10千兆比特以太网上交叉插入来自不同信道的分组的实例的时序图。在图13的例子中,第一信道(Ch1)上的分组被启动。SOP控制符号与表示Ch1的信道符号和分组开始指示(S)一起被传送。在该实例中,用于Ch1分组的8个数据符号被传送(P1到P8)。然后,分组被中断,以从不同信道(Ch2)传送数据。SOP符号再次被传送(附图标记110),然后是表示Ch2的信道符号和分组开始指示(S)。Ch2分组的8个数据符号被传送(P1到P8)。Ch2分组被中断,并且SOP控制符号再次被传送(附图标记112)。表示Ch1的信道符号和分组结束指示(E)与SOP控制符号同时被传送。Ch1的字节P9到P10的数据符号被传送,并且EOP控制符号结束Ch1分组。在该实例中,接下来是空闲控制符号,然后SOP控制符号被传送(附图标记114)。与SOP控制符号同时,信道符号标识Ch2,并且分组指示表示分组中间正被传送(图13中的M)。Ch2的字节P9到P12的数据符号被传送。在另一分组中断的附加空闲控制符号之后,SOP控制符号被传送(附图标记116)。与SOP控制符号同时,信道符号标识Ch2,并且分组指示表示分组结束正被传送(图13中的E)。Ch2的字节P13到P15的数据符号与终止分组的EOP控制符号一起被传送。
在一些实施例中,每个被中断的分组传送可以包括EOP控制符号以及SOP控制符号。这样的传送可以与在通信介质10上不实现信道信息和/或分组流控制的链路伙伴兼容。虽然在示出的实施例中2个字节/符号被用于信道号码,但是其他实施例可以使用1个字节/符号或不止两个字节/符号用于信道号码。此外,如果期望的话,分组的开始/中间/结束的指示可以在信道符号之前被传送(例如,在线路1上,而不是在线路3上)。
在一个实施例中,信道号码符号以及开始/中间/结束符号可以替换分组的前置码的前三个字节。在G/10G以太网中,实际上不需要前置码,因此替换这些字节不会影响功能。
在一些实施例中,可以根据链路伙伴是否支持这些特征而使能或禁止使用分组的显式流控制(和/或具有分组数据的信道信息的传输)。例如,在以太网网络上,自动协商协议在加电时被用于链路伙伴,以确定互相的性能。在标准的自动协商之后,链路伙伴可以交换关于其他性能的消息。
图14是示出控制器12A(以及类似地控制器12B)加电的一个实施例的操作的流程图。虽然图中的块为了易于理解而以特定顺序示出,但是也可以使用任意顺序。此外,块可以在控制器12A内在组合逻辑中并行执行。对于流程图整体来说,块、块的组合可以在多个时钟周期上流水线执行。
控制器12A可以执行标准自动协商(块120),然后执行对于显式流控制的协商(块122)。如果链路伙伴支持显式流控制(判决块124,“是”分支),则控制器12A可以使能显式流控制(块126)。否则,控制器12A可以禁止显式流控制(块128)。控制器12A还可以协商信道信息传送(块130)。如果链路伙伴支持信道信息传送(判决块132,“是”分支),则控制器12A可以使能信道信息传送(块134)。否则,控制器12A可以禁止信道信息传送(块136)。
在完全理解上述公开内容的情况下,各种变形和修改对于本领域技术人员来说将显而易见。以下的权利要求被理解为涵盖了所有这样的变形和修改。
Claims (18)
1.一种被配置为在通信介质上传递分组的控制器,其中所述控制器被配置为将分组作为多个数据符号在通信介质上传送,所述控制器被配置为在传送分组的第一部分之后中断所述分组的传送,并且所述控制器被配置为响应于所述中断而传送至少一个控制符号,并且所述控制器被配置为继续传送所述分组的第二部分。
2.根据权利要求1的控制器,包括:
介质访问控制器(MAC),被配置为将分组作为多个字节传送;和
物理编码子层(PCS)电路,被耦接以从MAC接收所述多个字节,并且被配置为将每个字节编码为相应的数据符号用于在通信介质上传送;
其中MAC被配置为在传送所述多个字节的第一部分之后中断所述分组的传送,并且PCS电路被配置为响应于所述中断传送所述第一部分的每个字节的相应数据符号并传送所述至少一个控制符号,并且MAC被配置为继续传送所述多个字节的第二部分,并且PCS电路被配置为传送所述第二部分的每个字节的相应数据符号。
3.根据前述任一权利要求的控制器,进一步被配置为传送包括所述至少一个控制符号的多个控制符号,其中所述多个控制符号填充对应于第一部分的最后一个数据符号和对应于第二部分的初始数据符号之间的通信介质上控制器的传送带宽。
4.根据前述任一权利要求的控制器,其中所述至少一个控制符号包括空闲控制符号,所述空闲控制符号也被用于通信介质上一个分组的结束和另一分组开始之间。
5.根据前述任一权利要求的控制器,其中所述控制器被配置为响应于所述控制器从通信介质接收到流控制分组而中断分组的传送,并且所述控制器被配置为当在所述流控制分组所指定的时间段中禁止传送之后,继续传送第二部分。
6.根据权利要求1到4中任一项的控制器,其中所述控制器被配置为响应于第二部分不可用于传送而中断所述分组的传送。
7.根据权利要求6的控制器,其中如果还没有从所述控制器在使用期间所耦接到的存储器系统提供第二部分到所述控制器,则所述第二部分是不可用的。
8.根据权利要求1到4中任一项的控制器,其中所述控制器被配置为中断分组的传送,以交叉插入来自不同信道的第二分组的传送。
9.根据权利要求2的控制器,其中MAC和PCS电路之间的接口包括分组结束的显式指示,并且在没有显式指示的情况下在所述接口上没有数据传输就导致PCS电路传送所述至少一个控制符号。
10.根据权利要求9的控制器,其中显式指示包括控制信号,并且所述控制器还包括第二控制信号以指示分组的开始,并且所述控制信号和所述第二控制信号在半双工模式中也被用作载波侦听信号和冲突检测信号。
11.一种系统,包括:
通信介质;
耦接到所述通信介质的如前述任一权利要求所述的控制器;和
耦接到所述通信介质的第二控制器。
12.根据权利要求11的系统,其中所述控制器被配置为响应于所述控制器从所述通信介质接收到由所述第二控制器所传送的流控制分组而中断分组的传送,并且所述控制器被配置为当在由所述流控制分组所指定的时间段中禁止传送之后,继续传送第二部分。
13.一种方法,包括:
中断通信介质上分组的传送,其中所述分组包括多个字节,所述中断发生在传送所述多个字节的第一部分之后,其中所述传送包括将第一部分的每个字节编码为相应的数据符号;
响应于所述中断,在通信介质上传送至少一个控制符号;和
以所述多个字节的第二部分继续传送所述分组,其中所述传送包括将第二部分的每个字节编码为相应的数据符号。
14.根据权利要求13的方法,其中传送至少一个控制符号包括传送多个控制符号,所述多个控制符号填充对应于第一部分的最后一个数据符号和对应于第二部分的初始数据符号之间的通信介质上控制器的传送带宽。
15.根据前述任一权利要求所述的方法,其中所述至少一个控制符号包括空闲控制符号,所述空闲控制符号也被用于通信介质上一个分组的结束与另一分组的开始之间。
16.根据前述任一权利要求所述的方法,其中响应于从通信介质接收到流控制分组而中断分组的传送,并且当在所述流控制分组所指定的时间段中禁止传送之后继续传送第二部分。
17.根据权利要求13到15中任一项的方法,其中响应于第二部分不可用于传送而中断分组的传送。
18.根据权利要求13到15中任一项的方法,其中中断分组的传送,以交叉插入来自不同信道的第二分组。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/211,259 US20070047572A1 (en) | 2005-08-25 | 2005-08-25 | Explicit flow control in Gigabit/10 Gigabit Ethernet system |
US11/211,259 | 2005-08-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101322357A true CN101322357A (zh) | 2008-12-10 |
Family
ID=37547077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800391259A Pending CN101322357A (zh) | 2005-08-25 | 2006-08-24 | 千兆比特/10千兆比特以太网系统中的显式流控制 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20070047572A1 (zh) |
EP (1) | EP1938526A1 (zh) |
JP (1) | JP2009506682A (zh) |
CN (1) | CN101322357A (zh) |
TW (1) | TW200718140A (zh) |
WO (1) | WO2007025192A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112887059A (zh) * | 2021-01-26 | 2021-06-01 | 芯河半导体科技(无锡)有限公司 | 一种扩展mac帧格式带内传输流控数据的方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7627023B1 (en) | 2005-11-01 | 2009-12-01 | Marvell International Ltd. | 64/66 encoder |
US7729389B1 (en) | 2005-11-18 | 2010-06-01 | Marvell International Ltd. | 8/10 and 64/66 aggregation |
US8259748B2 (en) | 2006-07-22 | 2012-09-04 | Cisco Technologies, Inc. | Multiple channels and flow control over a 10 Gigabit/second interface |
US8854986B1 (en) | 2007-03-12 | 2014-10-07 | Aquantia Corporation | Energy efficiency ethernet (EEE) with 10GBASE-T structures |
DE102007061986A1 (de) * | 2007-12-21 | 2009-06-25 | Bayerische Motoren Werke Aktiengesellschaft | Kommunikationssystem |
US7995621B2 (en) * | 2008-10-01 | 2011-08-09 | Nortel Netwoeks Limited | Techniques for time transfer via signal encoding |
US8804798B2 (en) | 2011-09-16 | 2014-08-12 | Aquantia Corporation | Transceiver spectrum control for cross-talk mitigation |
CN102497302B (zh) * | 2011-11-28 | 2014-05-21 | 曙光信息产业(北京)有限公司 | 一种混合网络接入系统 |
CN102684955B (zh) * | 2011-11-28 | 2015-04-29 | 曙光信息产业(北京)有限公司 | 1G Ethernet与OC48网络自适应接入系统和方法 |
CN102684956B (zh) * | 2011-11-28 | 2015-03-25 | 曙光信息产业(北京)有限公司 | 一种自适应10Gbps网络接入系统和方法 |
US9130695B1 (en) | 2012-03-06 | 2015-09-08 | Aquantia Corp. | Adaptive rate control of 10GBASE-T data transport system |
US8908510B2 (en) * | 2012-03-22 | 2014-12-09 | Mellanox Technologies Ltd. | Communication link with intra-packet flow control |
US9634800B1 (en) | 2012-08-13 | 2017-04-25 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
US9485335B1 (en) | 2012-08-13 | 2016-11-01 | Aquantia Corp. | Sub-rate codes within the 10GBASE-T frame structure |
US9363039B1 (en) | 2012-11-07 | 2016-06-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
US9001872B1 (en) | 2012-11-07 | 2015-04-07 | Aquantia Corp. | Flexible data transmission scheme adaptive to communication channel quality |
US9160604B2 (en) | 2013-03-12 | 2015-10-13 | Cisco Technology, Inc. | Systems and methods to explicitly realign packets |
US9531843B1 (en) * | 2014-04-14 | 2016-12-27 | Aoptix Technologies, Inc. | Channel coding optimized for low-latency data |
US9756154B1 (en) * | 2014-10-13 | 2017-09-05 | Xilinx, Inc. | High throughput packet state processing |
US10999124B1 (en) | 2014-12-05 | 2021-05-04 | Marvell Asia Pte, Ltd. | Rapid rate adaptation in NBASE-T ethernet |
US9774420B1 (en) | 2015-01-13 | 2017-09-26 | Aquantia Corp. | Reed-solomon coding for 40GBASE-T ethernet |
US10069521B1 (en) | 2015-01-29 | 2018-09-04 | Aquantia Corp. | Intelligent power balancing for NBASE-T ethernet |
US10200151B1 (en) | 2015-03-06 | 2019-02-05 | Aquantia Corp. | Methods and apparatus to improve SNR for signaling across multi-channel cables |
US9853769B1 (en) | 2015-03-09 | 2017-12-26 | Aquantia Corporation | High-speed Ethernet coding |
US11228465B1 (en) | 2019-03-22 | 2022-01-18 | Marvell Asia Pte, Ltd. | Rapid training method for high-speed ethernet |
US10771100B1 (en) | 2019-03-22 | 2020-09-08 | Marvell Asia Pte., Ltd. | Method and apparatus for efficient fast retraining of ethernet transceivers |
US11115151B1 (en) | 2019-03-22 | 2021-09-07 | Marvell Asia Pte, Ltd. | Method and apparatus for fast retraining of ethernet transceivers based on trickling error |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343473A (en) | 1992-08-07 | 1994-08-30 | International Business Machines Corporation | Method of determining whether to use preempt/resume or alternate protocol for data transmission |
US6574211B2 (en) * | 1997-11-03 | 2003-06-03 | Qualcomm Incorporated | Method and apparatus for high rate packet data transmission |
US6456590B1 (en) * | 1998-02-13 | 2002-09-24 | Texas Instruments Incorporated | Static and dynamic flow control using virtual input queueing for shared memory ethernet switches |
GB2344029A (en) * | 1998-10-02 | 2000-05-24 | Gen Datacomm Adv Res | Transmission of data packets of different size and priority |
US6631132B1 (en) * | 1999-10-04 | 2003-10-07 | Veraz Networks Ltd. | Urgent packet transmission |
US6687247B1 (en) * | 1999-10-27 | 2004-02-03 | Cisco Technology, Inc. | Architecture for high speed class of service enabled linecard |
US7031258B1 (en) * | 2000-01-13 | 2006-04-18 | Mercury Computer Systems, Inc. | Digital data system with link level message flow control |
US6771601B1 (en) * | 2000-01-31 | 2004-08-03 | International Business Machines Corporation | Network switch having source port queuing and methods, systems and computer program products for flow level congestion control suitable for use with a network switch having source port queuing |
US6697983B1 (en) * | 2000-10-24 | 2004-02-24 | At&T Wireless Services, Inc. | Data link layer tunneling technique for high-speed data in a noisy wireless environment |
US7039121B2 (en) * | 2000-11-22 | 2006-05-02 | Silicon Image | Method and system for transition-controlled selective block inversion communications |
US6985441B1 (en) * | 2001-03-05 | 2006-01-10 | Advanced Micro Devices, Inc. | Intelligent embedded processor enabled mechanism to implement RSVP function |
US20020129159A1 (en) * | 2001-03-09 | 2002-09-12 | Michael Luby | Multi-output packet server with independent streams |
US8145787B1 (en) * | 2001-10-16 | 2012-03-27 | Cisco Technology, Inc. | Adaptive bandwidth utilization over fabric links |
US7062568B1 (en) * | 2002-01-31 | 2006-06-13 | Forcelo Networks, Inc. | Point-to-point protocol flow control extension |
US7126957B1 (en) * | 2002-03-07 | 2006-10-24 | Utstarcom, Inc. | Media flow method for transferring real-time data between asynchronous and synchronous networks |
US7719970B1 (en) * | 2004-08-20 | 2010-05-18 | Altera Corporation | Serial communications system with optional data path and control plane features |
US20080071924A1 (en) * | 2005-04-21 | 2008-03-20 | Chilukoor Murali S | Interrupting Transmission Of Low Priority Ethernet Packets |
-
2005
- 2005-08-25 US US11/211,259 patent/US20070047572A1/en not_active Abandoned
-
2006
- 2006-08-24 EP EP06802373A patent/EP1938526A1/en not_active Withdrawn
- 2006-08-24 JP JP2008528224A patent/JP2009506682A/ja not_active Withdrawn
- 2006-08-24 CN CNA2006800391259A patent/CN101322357A/zh active Pending
- 2006-08-24 WO PCT/US2006/033329 patent/WO2007025192A1/en active Application Filing
- 2006-08-25 TW TW095131403A patent/TW200718140A/zh unknown
-
2010
- 2010-04-02 US US12/753,466 patent/US20100188980A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112887059A (zh) * | 2021-01-26 | 2021-06-01 | 芯河半导体科技(无锡)有限公司 | 一种扩展mac帧格式带内传输流控数据的方法 |
CN112887059B (zh) * | 2021-01-26 | 2023-04-07 | 芯河半导体科技(无锡)有限公司 | 一种扩展mac帧格式带内传输流控数据的方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1938526A1 (en) | 2008-07-02 |
JP2009506682A (ja) | 2009-02-12 |
US20070047572A1 (en) | 2007-03-01 |
US20100188980A1 (en) | 2010-07-29 |
TW200718140A (en) | 2007-05-01 |
WO2007025192A1 (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101322357A (zh) | 千兆比特/10千兆比特以太网系统中的显式流控制 | |
US9992130B2 (en) | Systems and methods for flow control and quality of service | |
US6839345B2 (en) | MAC/PHY interface | |
US6192422B1 (en) | Repeater with flow control device transmitting congestion indication data from output port buffer to associated network node upon port input buffer crossing threshold level | |
US5633870A (en) | Method and apparatus for controlling data flow through an ATM interface | |
US6295281B1 (en) | Symmetric flow control for ethernet full duplex buffered repeater | |
EP0879518B1 (en) | Automatic speed switching repeater | |
EP0459753A2 (en) | Network access controller having logical FIFO buffer | |
US8310934B2 (en) | Method and device for controlling information channel flow | |
GB2332128A (en) | Arrangement for transmitting packet data segments from a media access controller across multiple physical links | |
WO2006026438A2 (en) | Device and method for managing oversubscription in a network | |
US20050138238A1 (en) | Flow control interface | |
US9438537B2 (en) | Method for cut through forwarding data packets between electronic communication devices | |
US20070047443A1 (en) | Channelized flow control | |
US5812554A (en) | Efficiency of a network having a minimum data transmission time | |
CN113051204A (zh) | 串行背板总线通信方法及系统 | |
Mohor | Ethernet IP Core Specification | |
CN115955441A (zh) | 一种基于tsn队列的管理调度方法、装置 | |
EP0459756A2 (en) | Fiber distributed data interface network | |
JP3753622B2 (ja) | パケット送受信装置 | |
US7164681B2 (en) | Mechanism to strip LARQ header and preserve LARQ header in status frame | |
KR100367138B1 (ko) | 네트웍인터페이스제어기 | |
US20020085525A1 (en) | Wireless transmission system | |
CN108255770B (zh) | 基于1394总线事件消息响应机制的处理方法 | |
JPH09205431A (ja) | 無線データ通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: APPLE Free format text: FORMER OWNER: P.A.SEMI CO.,LTD. Effective date: 20090626 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20090626 Address after: American California Applicant after: Apple Computer, Inc. Address before: American California Applicant before: P. A. SEMI Inc. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081210 |