CN101320706A - 形成多层半导体结构与其双层镶嵌凹陷的方法 - Google Patents
形成多层半导体结构与其双层镶嵌凹陷的方法 Download PDFInfo
- Publication number
- CN101320706A CN101320706A CNA200710199048XA CN200710199048A CN101320706A CN 101320706 A CN101320706 A CN 101320706A CN A200710199048X A CNA200710199048X A CN A200710199048XA CN 200710199048 A CN200710199048 A CN 200710199048A CN 101320706 A CN101320706 A CN 101320706A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- ashing
- etching
- removable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000009977 dual effect Effects 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 105
- 238000004380 ashing Methods 0.000 claims abstract description 103
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 94
- 239000007789 gas Substances 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 68
- 239000006117 anti-reflective coating Substances 0.000 claims description 53
- 238000000059 patterning Methods 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000000376 reactant Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 abstract description 7
- 239000003795 chemical substances by application Substances 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 27
- 238000001312 dry etching Methods 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000004020 conductor Substances 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 208000005189 Embolism Diseases 0.000 description 14
- 239000003989 dielectric material Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种在半导体装置中形成双层镶嵌结构的方法。在一实施例中，此方法至少包括：在底终止层上形成中间介电层；在中间介电层上形成灰化可移除介电层；在半导体结构中的灰化可移除介电层的上方形成图案化光刻胶层；以及在具有开口的灰化可移除介电层中定义一原位硬掩膜，其中此开口的外形是选自由过孔轮廓、沟槽轮廓及其组合所组成的组中。此方法优选地能够通过刻蚀来将此原位硬掩膜的外形转移至中间介电层。
Description
技术领域
本发明大体上涉及半导体，特别是涉及制造半导体微芯片的系统和方法。
技术背景
现代的半导体装置是由多个材料层所形成的，该多个材料层可包括有多个主动组件(active components)，这些主动组件是通过金属导体内连接而连接在一起。虽然过去已使用铝导体和设置在该内连接之间的二氧化硅，但现在制作高速半导体组件的实际情况已进展至使用铜内连接与合适的介电材料或薄膜(如低介电常数的电介质)的结合，以利用铜的比铝优越的导电性、和导体间的低寄生电容。
后段(Back end-of-line；BEOL)工艺用于每一个材料层中和多个材料层之间，以产生错综复杂的导体内连接网络，其中铜被放置在介电材料中。称为“双层镶嵌(Dual Damascene)”的附加的图案化工艺是一种后段工艺，用以形成内连接各种主动组件(如电阻、晶体管等)的图案化的铜导体电路，这些主动组件被放置在遍及整个微芯片的单一和多个材料层中。这些内连接电路结构中的一些包括有被铜导体所填充的沟槽(trench)；实质上被金属电镀的过孔(Vias)；或在半导体装置中的材料层间电性连接导体的被填满的洞。
这些开放的沟槽和过孔结构通过如干式等离子体刻蚀的各种工艺形成在介电材料中。干法刻蚀是在刻蚀机台中进行的，通过向包含有合适的化学反应元素的气体施加电磁能量源(如射频源)而实现，其中该合适的化学反应元素与要被刻蚀或去除的材料产生反应。该气体等离子体发射出撞击并溶化介电材料的正电荷离子。通过在介电材料层的上方设置具有多个开口的硬掩膜，由于硬掩膜下方的介电材料层不会被溶化，而在介电材料中形成沟槽和过孔开口的各种图案，其中硬掩膜的开口被设置成要形成的电路的形状。因为离子是以基本垂直于介电材料表面的方式来撞击介电材料的，故可产生垂直的沟槽和过孔轮廓而几乎不会底切(Undercut)到硬掩膜的下方。
在以干法刻蚀形成沟槽和过孔后，可使用如化学气相沉积(CVD)、物理气相沉积(PVD)、电化学电镀(ECP)、无电电镀(Electroless Plating)等任何合适的技术来将铜沉积到介电材料中。如化学机械抛光(CMP)或刻蚀的后续工艺可在需要对介电材料层的顶表面进行抛光和刨平的一些例子中使用，以留下基本平坦的表面，其中在基本平坦的表面上，可建构具有内连接的后续的介电材料层。
请参照图1，其以如工艺方向箭头所示的顺序步骤示出了公知的后段双层镶嵌工艺。半导体装置的组成有：底刻蚀终止层；形成在底刻蚀终止层上的介电层；形成于介电层之上，以在光刻和光刻胶灰化期间保护介电层的介电抗反射涂层(DARC)；以及，形成在介电抗反射涂层上、并具有过孔轮廓的图案化的光刻胶层。如图1所示，该公知的双层镶嵌的后段工艺需至少两个硬掩膜，以在半导体材料层中分开地形成过孔和沟槽。由于一般需要分开的过孔掩膜和沟槽掩膜，因而在这种情况下，在半导体材料层中分开形成过孔和沟槽的工艺，必定是在两个干法刻蚀反应室中完成的(参见刻蚀反应室#1和#3)。过孔在刻蚀反应室#1内完全地形成于半导体材料层中，典型地通过干法等离子体刻蚀实现。在过孔形成之后，位于过孔下的暴露出的底刻蚀终止层被光刻胶栓塞涂层(photoresist plug coating)所保护，以在沟槽后续地在刻蚀反应室#3内被刻蚀至介电材料时避免底层被开口。在沟槽在又一第三刻蚀反应室#2中被形成后，需要进行称为栓塞回蚀(Plug Etch Back；PEB)的其它处理，以从介电抗反射涂层的顶表面去除栓塞材料，而使具有沟槽轮廓的第二图案化光刻胶层可被加入至其上。然后，使用该第二图案化光刻胶层来在半导体材料层中完全地形成沟槽。因而在分开的刻蚀反应室中形成过孔和沟槽。
因此，为完成公知的半导体后段工艺的前述步骤，使用了至少三个刻蚀反应室，来完成分开的刻蚀步骤，这些分开的刻蚀步骤分别为形成过孔、形成沟槽和栓塞回蚀。此种做法垄断了可供利用的刻蚀反应室的产能，并造成费时且昂贵的复杂工艺。因而在减少每小时可处理的晶片的数目的同时，增加了半导体装置的制作成本。
因此，需要改进的半导体双层镶嵌工艺。
发明内容
本发明的目的在于提供一种形成多层半导体结构与其双层镶嵌凹陷的方法，以改善上述的问题。
本发明提供了一种双层镶嵌工艺，其中，在半导体材料层中一层中产生暂时性的原位(In-situ)硬掩膜，以在介电层中图案化过孔和沟槽。在一实施例中，该原位硬掩膜形成于如具光刻胶材料特性的介电层的可抛弃的灰化可移除材料中。针对各种半导体层、刻蚀气体化学性和工艺步骤的特定材料的进一步选择，可提供半导体装置具有选择性地去除材料和刻蚀其中的开放双层镶嵌结构的能力。有利地，在一优选实施例中，前述方法可使过孔和沟槽在商用干法刻蚀机的单一的刻蚀反应室中形成。
在一实施例中，形成多层半导体结构的方法至少包括：在底终止层上形成中间介电层；在中间介电层上形成灰化可移除介电层；在半导体结构中的灰化可移除介电层的上方形成图案化光刻胶层；以及，在具有一开口的灰化可移除介电层中定义原位硬掩膜，其中该开口的外形选自由过孔轮廓、沟槽轮廓及其组合所组成的组中。优选地，可使用刻蚀来将此原位硬掩膜的外形转移至中间介电层。
在又一实施例中，形成多层半导体结构的方法至少包括：在底终止层上形成中间介电层；在中间介电层上形成灰化可移除介电层；在中间介电层上形成介电抗反射涂层；在介电抗反射涂层上形成第一图案化光刻胶层；在具有一开口的灰化可移除介电层中定义原位硬掩膜，其中该开口的外形选自由过孔轮廓、沟槽轮廓及其组合所组成的组中；以及使用原位硬掩膜来刻蚀中间介电层，并在单一的刻蚀反应室中在中间介电层中形成过孔和沟槽。
在又一实施例中，在多层半导体结构中形成双层镶嵌凹陷的方法至少包括：形成半导体结构，该半导体结构至少包括：底终止层、形成于底终止层上的中间介电层、形成于中间介电层上的灰化可移除介电层、形成于灰化可移除介电层上的介电抗反射涂层、及形成于介电抗反射涂层上的具有一图案的图案化光刻胶层，其中灰化可移除介电层至少包括定义出一开口的原位硬掩膜，该开口的外形选自由过孔、沟槽及其组合所组成的组中，而前述的图案可定义出具有该外形的开口；将图案化光刻胶层或原位硬掩膜的外形部分地转移至中间介电层，以形成在中间介电层中一凹陷，其中该凹陷并未接触到该底终止层；以及，在将前述外形部分地转移至中间介电层后，去除图案化光刻胶层。在一实施例中，此方法还至少包括：在去除光刻胶后，完全去除介电抗反射涂层。
因此，应用本发明的实施例，可让过孔和沟槽在单一的刻蚀反应室中产生；可有利地减少刻蚀半导体所需的处理步骤的数目并简化这些处理步骤；不必进行栓塞涂覆和栓塞回蚀。
附图说明
本发明的优选实施例的特征是参照下列附图来阐述，其中相似的组件是以类似的方式标示。
图1是示出了在公知后段工艺中的公知半导体装置和整个半导体的顺序剖视图。
图2至图11是示出根据本发明的一优选实施例在示例性的后段工艺中的示例性的半导体装置和整个半导体的顺序剖视图。
图12至图21是示出根据本发明的第二优选实施例在示例性的后段工艺中的示例性的半导体装置和整个半导体的循序剖视图。
以上所有附图均为示意图，而未按比例绘制。
主要组件符号说明：
10：半导体 20：底终止层
30：中间介电层 32：过孔
34：沟槽 40：灰化可移除介电层
42、44、46：开口 50：介电抗反射涂层
52、54：开口 60：光刻胶层
62：开口 70：光刻胶层
80：铜导体 90：光刻胶层
94：开口 100：光刻胶层
102：开口
AG：灰化气体 EG：刻蚀气体
具体实施方式
以下所述的实施例的说明是要与所附的附图一起解读，其中这些附图在此处所揭示的实施例的描述中被视为整个文字说明的一部分，任何提及方向或方位仅是为了描述方便，并非意在限制本发明的范围。如“较低”、“较高”、“水平”、“垂直”、“上方”、“下方”、“上”、“下”、“顶”、“底”、及其衍生词(如“水平地”、“向下地”、“向上地”等)的相对用语应被理解为参照如所讨论的附图所示的方位。这些相对用语仅是为了描述方便，并未要求装置必须按特定方位设置或操作。除非有特别地另外叙述，否则如“依附”、“固定”、“连接”和“内连接”的用语是指一结构直接至或透过中间结构而间接固定或依附至其它结构的关系，以及两个可移动或刚性的附件或关系。再者，本发明的特征与优点是参照优选实施例来描述。因此，本发明特别不应受限于描述一些可能不具限制性的特征组合的优选实施例，其中这些特征可单独存在或存在于其它特征组合中；及本发明不应受限于由附加的申请专利范围所定义的发明范围。
图2至图11是示出示例性的双层镶嵌工艺的实施例，其示出了在半导体工艺中的整个半导体的顺序剖视图。在此实施例中，原位硬掩膜是在图2至图5所示的一系列的初始步骤中，由半导体材料层中的一层所形成的。如在此进一步所述的，相对于公知方法，原位硬掩膜与由材料、刻蚀气体化学性质及制造步骤的顺序所组成的一种新组合的结合(用以选择性地去除部分材料)，可有利地减少刻蚀半导体所需的处理步骤的数目，并简化这些处理步骤。有利的是，此处进一步描述的由前述方式所形成的半导体10，可让过孔与沟槽的制作在公知刻蚀机台的单一刻蚀反应室中完成。当双层镶嵌工艺中的每小时可处理的晶片的产能提高时，可有利地实现生产成本的减少。
图2至图11中的实施例描述一种可能的双层镶嵌工艺，其中原位硬掩膜首先针对过孔而被图案化。在此处所述的其它实施例中，原位硬掩膜首先针对沟槽而被图案化。
应注意的是，此处所述的双层镶嵌工艺优选地使用干法气体等离子体刻蚀或灰化，这是制作铜/低介电常数半导体的优选的材料去除方法。刻蚀和灰化工艺一般是指选择性地去除不同类型的材料。由于材料的化学组成不同，公知技术皆知不同类型的材料需使用不同类型的气体与某些反应剂来去除。因此，若未使用适当的刻蚀或灰化气体，某些材料将部分或完全地抵制去除。如将要在此进一步描述的，通过选择各种材料组合并使用不同的刻蚀或灰化气体与制造步骤的顺序，可制作出各种双层镶嵌结构。
刻蚀气体等离子体典型地被用于从介电层中去除材料(例如：以形成过孔与沟槽)。使用刻蚀气体等离子体的刻蚀工艺通常是在比灰化工艺的压力与温度低的条件下进行。灰化气体等离子体典型地被用于选择性地去除如光刻胶和具有类似化学性质的材料。灰化气体等离子体通常比刻蚀气体等离子体较不具侵蚀性。灰化气体等离子体的灰化工艺通常在比刻蚀工艺的压力与温度高的条件下进行。此处所用的“刻蚀”与“灰化”与前述各工艺的描述一致。
此处所述的半导体刻蚀和灰化工艺可在商用刻蚀机台的一个刻蚀反应室中进行，如美商应用材料公司所提供的机器。相对于湿法刻蚀工艺，非等向性的干法等离子体刻蚀和灰化可使要进行的垂直刻蚀为过孔和沟槽的外形而产生基本均匀且笔直的垂直侧壁。请参照图2来开始，通过从底部向上依次形成底终止层20、中间介电层(IDL)30、如灰化可移除介电层(ARD)40的灰化可移除层、和介电抗反射涂层(DARC)50，来产生多层的半导体10。
相对于如图1所示的公知技术的晶片，可注意到的是，在新的晶片构造中，已将灰化可移除介电层40插入在介电抗反射涂层50与中间介电层30之间。在优选实施例中的灰化可移除介电层40是一种类似光刻胶的材料，该类似光刻胶的材料通常具有光刻胶的特性，并可承受和光刻胶一样的刻蚀和图案化。因此，在如下面进一步描述的优选实施例中，选定为光刻胶层60和灰化可移除介电层40的材料优选是易于被干法等离子体刻蚀所去除的。优选地的是，灰化可移除介电层40不会对中间介电层30的特性产生不利地影响。在一可能的典型实施例中，灰化可移除介电层40可为如美商应用材料公司的先进图膜(Advanced Patterning Film；APF)的可剥离的化学气相沉积硬掩膜薄膜，其中该先进图膜为可产生较高分辨率定义图案的无定形碳材料。在一优选实施例中，灰化可移除介电层40是可抛弃式的，其暂时用在工艺中做为原位硬掩膜，以图案化中间介电层30。在过孔与沟槽完全地形成在中间介电层30中后，从最终半导体装置中完全地去除灰化可移除介电层40。
请继续参照图2，在将半导体10放入第一干法刻蚀反应室之前，在介电抗反射涂层50的顶面沉积光刻胶层60。通过在实施例中使用光刻方法，在定义出第一个开口62的光刻胶层60中形成光刻胶图案，其中在一实施例中，开口62被按尺寸制成过孔形状的外形。过孔形状的开口62将被用于在灰化可移除介电层40中产生原位掩膜，如下面进一步所述，其依次将被用于最终地图案化中间介电层30，此中间介电层30具有预设的尺寸与结构的过孔。
中间介电层30可为任何合适的材料。优选地，中间介电层30为适于制作高速铜导体/低介电常数半导体装置的低介电常数材料，且优选是(但不受限于)如美商应用材料公司的黑钻石(Black Diamond)材料的氧化薄膜。其它合适的公知介电材料亦可使用于此处所述的优选工艺中，其包括有(但不受限于)氟硅玻璃(Flourinated Silicon Glass；FSG)或未掺杂的硅玻璃(UndopedSilicon Glass；USG)。在一优选实施例中，选定为中间介电层30的材料可抵抗用于刻蚀灰化可移除介电层40的干法等离子体灰化工艺的刻蚀，以在形成硬掩膜于灰化可移除介电层40中时，使得中间介电层30可做为终止层，如下所述。可基于半导体装置的需求，选定中间介电层30的适当厚度。
在光刻胶层60被图案化后，将半导体10放置到如图2所示的第一干法刻蚀反应室中。在如图3所示的下一步骤中，通过利用合适的刻蚀气体EG并使用光刻胶层60作为掩膜的干法刻蚀，在介电抗反射涂层50中形成开口52。此步骤暴露出过孔形状的开口52下方的灰化可移除介电层40。在一些实施例中，刻蚀气体EG可为(但不限于)包含有例如元素氟、CF4、C4F8、CHF3、CH2F2和C5F8的氟化气体。所使用的刻蚀气体EG的种类将根据所选定作为介电抗反射涂层50和中间介电层30的材料而定，此二者优选是易于用相同的刻蚀气体EG的刻蚀所影响。
在一实施例中，介电抗反射涂层50可为氧化薄膜、氮化硅、氧氮化硅、无氮抗反射涂层或其它合适的材料，只要介电抗反射涂层50优选是不会被用于从灰化可移除介电层40或光刻胶层60中去除材料的相同的灰化气体AG等离子体化学所刻蚀即可，理由如下所述。优选地，选定为介电抗反射涂层50的材料可承受的起使用优选实施例中的前述刻蚀气体EG中的一个来刻蚀。介电抗反射涂层50可通过任何合适的公知方法，如化学气相沉积等，被沉积到灰化可移除介电层40上。有利地，当通过光刻方法来图案化介电抗反射涂层50，以保护位于其下的灰化可移除介电层40时，介电抗反射涂层50可减少光反射；并且介电抗反射涂层50可在各种工艺步骤中，保护部分的灰化可移除介电层40，使其不被灰化气体AG或刻蚀气体EG所去除，如在此进一步所述。介电抗反射涂层50的厚度可根据产生刻蚀灰化可移除介电层40和中间介电层30的最佳条件来选定。
在如图4所示的下一步骤中，以过孔形状的开口42的形状，将预设的过孔硬掩膜的外形图案化到灰化可移除介电层40中。在一优选实施例中，过孔硬掩膜通过使用灰化气体AG来从灰化可移除介电层40中选择性地去除材料，以形成过孔形状的开口62而制成。优选地，灰化气体AG至少包括：含有如氧气、氮气、氢气或其它合适气体的单原子反应物。在一优选实施例中，灰化气体AG是使用氧气。灰化可移除介电层40由此定义出原位硬掩膜，该原位硬掩膜稍后将被应用于形成的主过孔-沟槽工艺中，以在中间介电层30中产生预设的过孔外形，如图7至图11所示。然而，在一些实施例中，光刻胶层60的厚度可如下所述：在沟槽形状的开口42形成于灰化可移除介电层40后(参见图4)，会余留一些光刻胶(亦参见图4)，而需要如图5的步骤所示的额外的灰化，以完全地去除光刻胶。在其它实施例中，光刻胶层60的厚度可如下所述：在沟槽形状的开口42形成于灰化可移除介电层40后，无光刻胶残留，因而不需要额外的灰化。
在如图5所示的下一步骤中，从半导体10中完全地去除光刻胶层60，而留下具有过孔形状的开口42的灰化可移除介电层40和介电抗反射涂层50。在一优选实施例中，光刻胶层60由可被与形成灰化可移除介电层40的外形相同的灰化气体AG所去除的材料所组成。从而，优选地，相同的灰化气体AG可应用于去除光刻胶层60的步骤。应注意的是：介电抗反射涂层50，优选由不被灰化气体AG所影响的材料所组成，其在从半导体10中去除光刻胶层60时，用于保护位于介电抗反射涂层50下方的灰化可移除介电层40的未暴露的部分，如图5所示。
应注意的是：在完成图5所示的工艺步骤时，中间介电层30亦完全未被刻蚀到，这是由于该材料层优选地可抵抗用来去除光刻胶层60的灰化气体AG的缘故。相对于如图1所示的公知工艺，其中的过孔是完全在刻蚀反应室#1内形成在半导体材料层中的。因此，需要进行栓塞涂覆和栓塞回蚀，以避免伤害到底层下方的铜导体。有利地，在此处所公开的优选实施例中，不必进行栓塞涂覆和栓塞回蚀，且也无需在额外的刻蚀反应室中处理如图1所示的栓塞回蚀。
在光刻胶层60被去除后，从第一刻蚀反应室中将半导体10移出，以在光刻机器进行额外的光刻工艺。请参照图6所示的半导体10，新的光刻胶层70被覆盖在介电抗反射涂层50上。通过在一实施例中使用光刻方法，接着在光刻胶层70中形成光刻胶图案，以定义出开口72，其在此时被按尺寸制成具有沟槽形状的外形。沟槽形状的开口72将被用来进一步定义灰化可移除介电层40，以产生所需的沟槽和过孔的外形相结合的原位掩膜，其接着将被转移至中间介电层30，如以下进一步所述。
在光刻胶层70已被图案化后，半导体10被送回到图2至图5所示的步骤所使用的同一刻蚀反应室中，或者可被放置在不同的干法刻蚀反应室中。图7至图10示出了在中间介电层30中形成过孔和沟槽的主工艺步骤，其使用了在如上所述的图2至图5所示的从属步骤中形成在灰化可移除介电层40中的过孔形状的原位掩膜。在一优选实施例中，过孔和沟槽有利地在如此处所述的同一刻蚀反应室中，通过过孔形状的原位硬掩膜来被基本同时地形成在中间介电层30中。
请参照图7，通过使用刻蚀气体EG的干法刻蚀来去除未被光刻胶层70所保护的介电抗反射涂层50的暴露部分，以在介电抗反射涂层50中形成沟槽形状的开口54。该步骤可暴露出沟槽形状的开口54下方的灰化可移除介电层40。在一优选实施例中，中间介电层30、光刻胶层70和灰化可移除介电层40易于采用相同的刻蚀气体EG来进行刻蚀和材料去除。然而，光刻胶层70和灰化可移除介电层40比中间介电层30较不易敏感于或更可抵抗利用相同刻蚀气体EG的刻蚀，使得光刻胶层70可被用来保护介电抗反射涂层50的未暴露部分，以形成开口54。在一优选实施例中，刻蚀气体EG以低于去除中间介电层30的速率去除光刻胶层70的材料(比较：例如在图6和图7中减少光刻胶层70的厚度，其在图7所示的厚度是小于图6所示的厚度)。出现在刻蚀气体EG中的氟会消耗一些光刻胶和灰化可移除介电质的材料。
请继续参照图7，通过使用刻蚀气体EG来进一步干法刻蚀半导体10，以至少部分地在灰化可移除介电层40中形成具有沟槽外形的沟槽形状的开口44，并进一步至少部分地将过孔的外形延伸和转移至中间介电层30中，以至少部分地形成过孔32于其中。优选地，过孔32被刻蚀至小于中间介电层30的厚度的深度，以使过孔32不会接触到底终止层20。将注意到的是，此步骤在具有开口46的灰化可移除介电层40中产生一完成的原位掩膜，开口46在一实施例中具有由开口42和44所定义的过孔与沟槽相结合的外形。在一优选实施例中，部分形成的过孔32基本上与灰化可移除介电层40中沟槽形状的开口44的部分形成同时形成。
在如图8所示的下一步骤中，通过选定使用的材料与刻蚀工艺，可有利地完成两个工艺目标。首先，以灰化气体AG来选择性地干法刻蚀灰化可移除介电层40，来使得沟槽形状的开口44向下完全地形成并延伸至中间介电层30；由于中间介电层30优选地不易被灰化气体AG所刻蚀，故可做为刻蚀终止层。在一实施例中，因此，在此步骤中使用相同的灰化气体AG，该步骤亦被用于定义如图3所示步骤中的过孔形状的开口42。在如图3所示的步骤中，可完成第二个工艺目标，在一实施例中，所述第二个工艺目标为：使用相同的灰化气体AG来将光刻胶层70从半导体10中完全去除。
图9示出了在中间介电层30中完全地形成过孔32和沟槽34的下一步骤。利用由灰化可移除介电层40制成的原位硬掩膜，沟槽和过孔的外形被使用刻蚀气体EG的干法刻蚀转移到中间介电层30。过孔32和沟槽34定义出一双层镶嵌凹陷或结构，其尺寸和结构被设置为容纳金属内连接导体材料，如在一实施例中的铜。有利地，可以在使用灰化可移除介电层40中的原位硬掩膜的单一刻蚀反应室中进行相同顺序的步骤时，形成过孔32和沟槽34。过孔32优选地接触到但不会完全地穿过底终止层20。在过孔32形成时，底终止层20作为刻蚀终止层，以保护位于过孔下方的基材中的铜导体80(参见图9)。在进行图10中的完全去除灰化可移除介电层40的后续步骤时，底终止层20亦可保护铜导体80不被灰化气体AG的氧化作用所伤害。相对于如图1所示的公知工艺，过孔32不需被形成栓塞和进行栓塞回蚀以去除栓塞，以保护位于其下方的铜导体80。应注意的是，底终止层20还可避免铜离子进入而可能会污染然其上方的中间介电层30。
由于介电抗反射涂层50不再被光刻胶层70所保护，光刻胶层70已在图8的步骤中被完全地去除，故在如图9所示的此步骤进行时，介电抗反射涂层50亦可被刻蚀气体EG完全去除。有利地，过孔32和沟槽34已在相同的干法刻蚀反应室中形成，该相同的干法刻蚀反应室使用在灰化可移除介电层40中形成的原位硬掩膜。应进一步注意的是，在一些实施例中，当介电抗反射涂层50被刻蚀气体EG完全去除时，若过孔32和沟槽34尚未完全形成，则灰化可移除介电层40的厚度可被减少到如图9所示的厚度，此是由于灰化可移除介电层40因刻蚀气体EG中的氟的缘故，因而无法完全抵抗刻蚀气体EG。优选地，灰化可移除介电层40的厚度足够大到可至少在过孔32和沟槽34完全形成之前不会被完全去除。
在如图10所示的下一步骤中，以灰化气体AG来完全去除灰化可移除介电层40的其余部分。由于中间介电层30和底终止层20优选地不易被优选实施例中的灰化气体AG所刻蚀，故这些材料层未受到影响。
在如图11所示的最终步骤中，通过使用刻蚀气体EG的干法刻蚀来打开过孔32下方的底终止层20的部分，以让过孔32连通至可能位于底终止层20下方的其它半导体层的铜导体80。在一些实施例中，底终止层20可为氮化硅、氮氧化硅或氧化硅。然而，可使用任何合适的终止材料，只要其优选是不易被灰化气体AG所刻蚀即可。底终止层20的适当的厚度的选定，可基于确保在形成沟槽与过孔的步骤完成后、底终止层20要被打开开口前，底终止层下方的沉积在半导体装置的金属导体不会被暴露出来(参见图11和图21)。
在后续的工艺步骤中，接着，可使用如以上所述的公知技术所知的合适的材料沉积工艺，来沉积铜以填充过孔32和沟槽34。可通过如以上所述和图2至图11所示的相同方式，在中间介电层30上形成具有预设的过孔和沟槽的额外中间介电层。
图12至图21示出了示例性的双层镶嵌工艺的又一实施例，其中灰化可移除介电层40中的原位硬掩膜是先针对沟槽而被图案化。图12至图21是示出了在过孔和沟槽的工艺进行时的整个半导体的顺序剖视图。在此实施例中，在图2至图15所示的一系列的初始辅助步骤中，先由灰化可移除介电层40形成原位沟槽掩膜。在图2至图11所述的工艺所使用的刻蚀气体EG和灰化气体AG，则可被应用于此可选的工艺实施例中。
请参照图12，类似于图1所示，提供半导体10，其通常包括有(从底部向上)底终止层20、中间介电层(IDL)30、灰化可移除介电层(ARD)40和介电抗反射涂层(DARC)50。在置放半导体10于第一刻蚀反应室之前，如图1的类似步骤所示，在介电抗反射涂层50的顶面再次沉积光刻胶层90。然而，此时光刻胶层已被具有沟槽形状的图案的光刻方法所图案化，其中此沟槽形状的图案是具有沟槽形状的外形的开口型式。
在图案化光刻胶层90后，接着将半导体10置放入图12所示的第一刻蚀反应室中，以开始进行刻蚀工艺。请参照图13，首先，通过使用此处所述的刻蚀气体EG的干法刻蚀、或根据所选定的作为介电抗反射涂层50的材料而确定的其它合适的气体，来在介电抗反射涂层50中形成开口54。
在如图14所示的刻蚀步骤中，通过使用灰化气体AG的干法刻蚀，来在灰化可移除介电层40中形成沟槽形状的开口44，以定义出预设的沟槽外形。优选地，制作灰化可移除介电层40的材料可被使用灰化气体AG的干法刻蚀所刻蚀，该灰化气体AG与用于刻蚀光刻胶层90的相同。具有开口44的灰化可移除介电层40定义出稍后用于形成主过孔-沟槽工艺的原位硬掩膜，以在中间介电层30中产生沟槽34，如图18所示。
在如图15所示的下一步骤中，使用灰化气体AG来刻蚀光刻胶层90，并从半导体10中完全去除光刻胶层90，而留下介电抗反射涂层50的被刻蚀的材料层、和残留在未被刻蚀的介电抗反射涂层50上方的灰化可移除介电层40。在一优选实施例中，形成光刻胶层90的材料可被与用来刻蚀灰化可移除介电层40相同的灰化气体AG所刻蚀和去除。因而，优选地，在此步骤中可使用相同的灰化气体AG来去除光刻胶层90。应注意的是：介电抗反射涂层50，优选地由不被灰化气体AG影响的材料所组成，其在从半导体10中去除光刻胶层90时，用来保护灰化可移除介电层40的未暴露部分，如图15所示。
应注意的是：在可选的实施例中，可将图14和图15所示的工艺步骤结合成单一步骤，以便可以同时形成沟槽形状的开口44和去除光刻胶层90。因为光刻胶层90和灰化可移除介电层40都易于被优选实施例中的灰化气体AG所刻蚀，故前述方式是可能的。然而，在一些实施例中，光刻胶层90的厚度可如下所述：在沟槽形状的开口44形成于灰化可移除介电层40后(参见图14)，余留一些光刻胶(亦参见图14)，而需要如图15的步骤中所示的额外的灰化，以完全去除光刻胶。在其它实施例中，光刻胶层90的厚度可被设置成：在形成开口44于灰化可移除介电层40后，无光刻胶残留着，因而不需要额外的灰化。
在沟槽形状的原位硬掩膜已被形成于图15后，将半导体10从第一刻蚀反应室中移出。接着，将新的光刻胶层100沉积到半导体10上并位于介电抗反射涂层50的顶面。然后，使用光刻方法图案化光刻胶层100，以形成过孔形状的开口102，而形成如图16所示的半导体。过孔形状的开口102窄于光刻胶层90中的沟槽形状的开口94(参见例如：图14)。可注意的是：使用光刻胶层100的一部分，沿着开口44的侧壁来部分地填充灰化可移除介电层40中的沟槽形状的开口44，从而定义出过孔形状的开口102。
在光刻胶层100已被图案化后，将半导体10送回到同一刻蚀反应室中，或可置放至新的刻蚀反应室中，以进行其余的刻蚀步骤。请参照图17，通过向下转移光刻胶层100中的过孔形状的开口102，刻蚀气体EG被用来干法刻蚀并至少部分地在光刻胶层100中形成过孔32。优选地，过孔32被刻蚀至小于中间介电层30的厚度的深度，以使过孔32不会接触到底终止层20。在一优选实施例中，中间介电层30和灰化可移除介电层40易于利用相同的刻蚀气体EG来进行刻蚀和去除材料。然而，光刻胶层100优选地不易被刻蚀气体EG所刻蚀，使得光刻胶层100在此步骤中可用来保护介电抗反射涂层50的未暴露部分，其接下来可让介电抗反射涂层50在后续如图18所示的去除光刻胶层100的步骤中，保护灰化可移除介电层40。
在如图18所示的下一步骤中，使用灰化气体AG来干法刻蚀并完全去除光刻胶层100，以再暴露出灰化可移除介电层40中的沟槽形状的开口44，其中灰化可移除介电层40作为原位硬掩膜，以刻蚀中间介电层30。由于中间介电层30优选地不被灰化气体AG所影响，故在此步骤中所部分形成的过孔32不会被加深。
在如图19所示的下一步骤中，使用刻蚀气体EG和沟槽形状的原位硬掩膜来形成全部的沟槽和过孔，其中所述原位硬掩膜由灰化可移除介电层40所形成。此步骤因而将部分形成的过孔32完全地向下延伸到至少部分地接触到底终止层20，但优选地不会穿过底终止层20。使用灰化可移除介电层40中的沟槽形状的开口44来完全地形成沟槽34。过孔32和沟槽34定义出开放的双层镶嵌凹陷或结构，其尺寸和结构被设置成容纳金属内连接导体材料，如一实施例中的铜。有利地，当使用灰化可移除介电层40的原位硬掩膜在单一刻蚀反应室中进行相同顺序的步骤时，可形成过孔32和沟槽34。在此步骤进行期间，也可通过使用刻蚀气体EG的干法刻蚀来完全去除介电抗反射涂层50，以暴露出灰化可移除介电层40的顶面。应注意的是，因为保护用的光刻胶层100已先在图18所示的步骤中被去除，现可在图19中去除介电抗反射涂层50。应进一步注意的是，在一些实施例中，当介电抗反射涂层50已被刻蚀气体EG完全去除时，若过孔32和沟槽34尚未完全形成，则灰化可移除介电层40的厚度可被减少到如图19所示的厚度，这是由于灰化可移除介电层40会因刻蚀气体EG中的氟的缘故，而无法完全抵抗刻蚀气体EG。优选地，灰化可移除介电层40的厚度足够大到可至少在过孔32和沟槽34完全形成之前，不会被完全去除。
在如图20所示的下一步骤中，由于介电抗反射涂层50已在先前步骤中被完全去除，而不可再被用来保护灰化可移除介电层40不被灰化，故暴露出的灰化可移除介电层40会被灰化气体AG完全去除。
在如图21所示的最终步骤中，过孔32下方的底终止层20的部分被使用刻蚀气体EG的干法刻蚀所打开，以让过孔32连通至可能位于底终止层20下方的其它半导体层的铜导体80。
在可选的实施例中，会考虑到中间刻蚀终止层，在一些实施例中，中间刻蚀终止层的材料与厚度是类似于底终止层20。
在用前面的描述与附图代表本发明的优选的或示例性的实施例的同时，可理解的是此处可以作出各种的更动、替代与润饰，而不会脱离如权利要求书所等同的精神和范围。特别是，本领域的技术人员将清楚本发明的技术可被实施为其它的形式、结构、排列、比例、大小、并具有其它的组件、材料与构件，而不会脱离本发明的精神或基本特征。另外，在不脱离本发明的精神的情况下，可以对这里所述的可应用的方法/工艺和/或控制逻辑的作出多种变化。本领域的技术人员还应当知道本发明可与结构、排列、比例、大小、材料与构件、及其它方面的许多修正一起使用；可用于本发明的实务，其特别地调适至特定的环境与操作需求，而不会脱离本发明的原则。目前所揭示的实施例因而可被视为全方面的叙述而非限制，由所附的申请专利范围与其等效者所定义的本发明的范围并不受限于先前的叙述或实施例。当然，所附的权利要求应被广泛地解释，以包括本发明的其它变化与实施例，其可为本领域的技术人员做出，而不会脱离本发明的等效者的范围。
Claims (15)
1、一种形成多层半导体结构的方法，至少包括：
在底终止层上形成中间介电层；
在所述中间介电层上形成灰化可移除介电层；
在所述灰化可移除介电层的上方形成图案化光刻胶层；以及
在具有一开口的所述灰化可移除介电层中定义原位硬掩膜，其中所述开口的外形选自由过孔轮廓、沟槽轮廓及其组合所组成的组中，所述原位硬掩膜的外形能够通过刻蚀而被转移到所述中间介电层。
2、根据权利要求1所述的方法，其特征在于，所述定义原位硬掩膜的步骤至少包括：
以灰化气体从所述灰化可移除介电层中选择性地去除材料。
3、根据权利要求2所述的方法，其特征在于，所述灰化气体包含一反应物，所述反应物选自由氧气、氮气和氢气所组成的组。
4、根据权利要求1所述的方法，其特征在于，还至少包括：
从所述原位硬掩膜转移所述外形至所述中间介电层。
5、根据权利要求4所述的方法，其特征在于，所述从原位硬掩膜转移所述外形至所述中间介电层的步骤通过使用刻蚀气体的干法等离子体刻蚀来进行。
6、根据权利要求5所述的方法，其特征在于，所述刻蚀气体选自由元素氟、CF4、C4F8、CHF3、CH2F2和C5F8所组成的组。
7、根据权利要求1所述的方法，其特征在于，还至少包括：
在所述灰化可移除介电层与所述图案化光刻胶层之间形成介电抗反射涂层。
8、一种形成多层半导体结构的方法，至少包括：
在底终止层上形成中间介电层；
在所述中间介电层上形成灰化可移除介电层；
在所述中间介电层上形成介电抗反射涂层；
在于所述介电抗反射涂层上形成第一图案化光刻胶层；
在具有一开口的所述灰化可移除介电层中定义原位硬掩膜，其中，所述开口的外形选自由过孔轮廓、沟槽轮廓及其组合所组成的组；以及
使用所述原位硬掩膜来刻蚀所述中间介电层，而在单一的刻蚀反应室中在所述中间介电层中形成过孔和沟槽。
9、根据权利要求8所述的方法，其特征在于，至少包括：
在所述介电抗反射涂层上形成第二图案化光刻胶层，其中，所述第二图案化光刻胶层具有与所述第一图案化光刻胶层不同的图案。
10、根据权利要求8所述的方法，其特征在于，所述定义所述原位硬掩膜的步骤至少包括：
以灰化气体从所述灰化可移除介电层中选择性地去除材料，而定义出所述原位硬掩膜。
11、根据权利要求10所述的方法，其特征在于，所述中间介电层不易被所述灰化气体所刻蚀。
12、一种在多层半导体结构中形成双层镶嵌凹陷的方法，至少包括：
形成半导体结构，所述半导体结构至少包括：
底终止层；
中间介电层，形成于所述底终止层上；
灰化可移除介电层，形成于所述中间介电层上，其中，所述灰化可移除介电层至少包括定义出一开口的原位硬掩膜，所述开口的外形选自由过孔、沟槽和其组合所组成的组；
介电抗反射涂层，形成于所述灰化可移除介电层上；以及
具有图案的图案化光刻胶层，形成于所述介电抗反射涂层上，其中，所述图案定义出具有所述外形的所述开口；
将所述图案化光刻胶层或所述原位硬掩膜的所述外形部分地转移至所述中间介电层，以在所述中间介电层中形成一凹陷，其中，所述凹陷未接触到所述底终止层；以及
在将所述外形部分地转移至所述中间介电层后，去除所述图案化光刻胶层。
13、根据权利要求12所述的方法，其特征在于，还至少包括：
在去除所述图案化光刻胶层后，完全去除所述介电抗反射涂层。
14、根据权利要求13所述的方法，其特征在于，所述介电抗反射涂层被使用刻蚀气体的干法等离子体刻蚀所去除，而所述图案化光刻胶层被使用灰化气体的干法等离子体刻蚀所去除，所述灰化气体不同于所述刻蚀气体。
15、根据权利要求12所述的方法，其特征在于，所述方法在单一的刻蚀反应室中完成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/759,631 US8017517B2 (en) | 2007-06-07 | 2007-06-07 | Dual damascene process |
| US11/759,631 | 2007-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101320706A true CN101320706A (zh) | 2008-12-10 |
| CN101320706B CN101320706B (zh) | 2011-08-10 |
Family
ID=40096276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710199048XA Expired - Fee Related CN101320706B (zh) | 2007-06-07 | 2007-12-07 | 形成多层半导体结构与其双层镶嵌凹陷的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8017517B2 (zh) |
| CN (1) | CN101320706B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194686A (zh) * | 2010-03-12 | 2011-09-21 | 东京毅力科创株式会社 | 等离子体蚀刻方法和等离子体蚀刻装置 |
| CN102386324A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
| CN103199058A (zh) * | 2013-04-19 | 2013-07-10 | 中微半导体设备(上海)有限公司 | 一种通孔的刻蚀方法 |
| CN103345130A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 光刻返工刻蚀工艺 |
| CN103887165A (zh) * | 2014-03-07 | 2014-06-25 | 京东方科技集团股份有限公司 | 一种膜层的干法刻蚀方法 |
| CN111063655A (zh) * | 2018-10-17 | 2020-04-24 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN113611602A (zh) * | 2021-07-29 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 一种刻蚀方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090246713A1 (en) * | 2008-03-31 | 2009-10-01 | Tokyo Electron Limited | Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias |
| GB2495256B (en) | 2010-06-25 | 2014-07-23 | Anastasios J Tousimis | Integrated processing and critical point drying systems for semiconductor and mems devices |
| CN102902169A (zh) * | 2011-07-29 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 去除光刻胶层的方法 |
| US9425094B2 (en) * | 2014-12-26 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd | Mechanisms for forming semiconductor device structure with feature opening |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2666768B2 (ja) | 1995-04-27 | 1997-10-22 | 日本電気株式会社 | ドライエッチング方法及び装置 |
| TW505984B (en) * | 1997-12-12 | 2002-10-11 | Applied Materials Inc | Method of etching patterned layers useful as masking during subsequent etching or for damascene structures |
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| US5968847A (en) | 1998-03-13 | 1999-10-19 | Applied Materials, Inc. | Process for copper etch back |
| US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6329118B1 (en) * | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| US6551924B1 (en) | 1999-11-02 | 2003-04-22 | International Business Machines Corporation | Post metalization chem-mech polishing dielectric etch |
| JP2001176965A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| US6197681B1 (en) * | 1999-12-31 | 2001-03-06 | United Microelectronics Corp. | Forming copper interconnects in dielectric materials with low constant dielectrics |
| US6355568B1 (en) | 2000-05-26 | 2002-03-12 | United Microelectronics Corp. | Cleaning method for copper dual damascene process |
| US6797633B2 (en) * | 2000-11-09 | 2004-09-28 | Texas Instruments Incorporated | In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning |
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
| JP2002270735A (ja) | 2001-03-13 | 2002-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6723654B2 (en) | 2001-03-30 | 2004-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and apparatus for in-situ descum/hot bake/dry etch photoresist/polyimide layer |
| US6486059B2 (en) | 2001-04-19 | 2002-11-26 | Silicon Intergrated Systems Corp. | Dual damascene process using an oxide liner for a dielectric barrier layer |
| US6680252B2 (en) * | 2001-05-15 | 2004-01-20 | United Microelectronics Corp. | Method for planarizing barc layer in dual damascene process |
| JP2003045964A (ja) * | 2001-07-30 | 2003-02-14 | Nec Corp | 半導体装置及びその製造方法 |
| TWI300969B (zh) | 2002-05-03 | 2008-09-11 | Nanya Plastics Corp | |
| US6951709B2 (en) * | 2002-05-03 | 2005-10-04 | Micron Technology, Inc. | Method of fabricating a semiconductor multilevel interconnect structure |
| US6495448B1 (en) | 2002-06-07 | 2002-12-17 | Silicon Integrated Systems Corp. | Dual damascene process |
| US6767825B1 (en) * | 2003-02-03 | 2004-07-27 | United Microelectronics Corporation | Etching process for forming damascene structure of the semiconductor |
| US7205228B2 (en) * | 2003-06-03 | 2007-04-17 | Applied Materials, Inc. | Selective metal encapsulation schemes |
| US6936539B2 (en) | 2003-09-24 | 2005-08-30 | Micron Technology, Inc. | Antireflective coating for use during the manufacture of a semiconductor device |
| KR100510558B1 (ko) * | 2003-12-13 | 2005-08-26 | 삼성전자주식회사 | 패턴 형성 방법 |
| KR100580794B1 (ko) * | 2003-12-31 | 2006-05-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 홀 형성 방법 |
| US7078350B2 (en) * | 2004-03-19 | 2006-07-18 | Lam Research Corporation | Methods for the optimization of substrate etching in a plasma processing system |
| KR100632473B1 (ko) * | 2004-08-03 | 2006-10-09 | 삼성전자주식회사 | 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법 |
| US7129159B2 (en) * | 2004-08-17 | 2006-10-31 | International Business Machines Corporation | Integrated dual damascene RIE process with organic patterning layer |
| US20060148243A1 (en) * | 2004-12-30 | 2006-07-06 | Jeng-Ho Wang | Method for fabricating a dual damascene and polymer removal |
| US7695632B2 (en) * | 2005-05-31 | 2010-04-13 | Lam Research Corporation | Critical dimension reduction and roughness control |
| US7776516B2 (en) * | 2006-07-18 | 2010-08-17 | Applied Materials, Inc. | Graded ARC for high NA and immersion lithography |
-
2007
- 2007-06-07 US US11/759,631 patent/US8017517B2/en not_active Expired - Fee Related
- 2007-12-07 CN CN200710199048XA patent/CN101320706B/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194686A (zh) * | 2010-03-12 | 2011-09-21 | 东京毅力科创株式会社 | 等离子体蚀刻方法和等离子体蚀刻装置 |
| US8609549B2 (en) | 2010-03-12 | 2013-12-17 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus, and computer-readable storage medium |
| CN102194686B (zh) * | 2010-03-12 | 2014-05-28 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| CN102386324A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
| CN102386324B (zh) * | 2010-09-03 | 2014-03-19 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
| CN103199058B (zh) * | 2013-04-19 | 2015-04-08 | 中微半导体设备(上海)有限公司 | 一种通孔的刻蚀方法 |
| CN103199058A (zh) * | 2013-04-19 | 2013-07-10 | 中微半导体设备(上海)有限公司 | 一种通孔的刻蚀方法 |
| CN103345130A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 光刻返工刻蚀工艺 |
| CN103345130B (zh) * | 2013-06-27 | 2016-01-27 | 上海华力微电子有限公司 | 光刻返工刻蚀工艺 |
| CN103887165A (zh) * | 2014-03-07 | 2014-06-25 | 京东方科技集团股份有限公司 | 一种膜层的干法刻蚀方法 |
| CN111063655A (zh) * | 2018-10-17 | 2020-04-24 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN113611602A (zh) * | 2021-07-29 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 一种刻蚀方法 |
| CN113611602B (zh) * | 2021-07-29 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 一种刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101320706B (zh) | 2011-08-10 |
| US8017517B2 (en) | 2011-09-13 |
| US20080305639A1 (en) | 2008-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101320706B (zh) | 形成多层半导体结构与其双层镶嵌凹陷的方法 | |
| US6951709B2 (en) | Method of fabricating a semiconductor multilevel interconnect structure | |
| US4879257A (en) | Planarization process | |
| EP1101247B1 (en) | Method of producing an interconnect structure for an integrated circuit | |
| CN1997771B (zh) | 等离子体处理系统中基片蚀刻的方法 | |
| US6235633B1 (en) | Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process | |
| US6503830B2 (en) | Method of manufacturing a semiconductor device | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20100108293A (ko) | 비아 구조 및 그것을 형성하는 비아에칭 방법 | |
| JP2001156170A (ja) | 多層配線の製造方法 | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| KR20150068920A (ko) | 고 모서리 선택도로 자가-정렬된 컨택트들/비아들을 형성하기 위한 방법 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| US6767825B1 (en) | Etching process for forming damascene structure of the semiconductor | |
| US7183188B2 (en) | Method for fabricating contact-making connections | |
| JP2004289155A (ja) | 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング | |
| US7297629B2 (en) | Ultra-thick metal-copper dual damascene process | |
| JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
| US6780778B2 (en) | Method for fabricating semiconductor device | |
| US6511916B1 (en) | Method for removing the photoresist layer in the damascene process | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| US6995085B2 (en) | Underlayer protection for the dual damascene etching | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US11756790B2 (en) | Method for patterning a dielectric layer | |
| KR100322887B1 (ko) | 반도체장치의 다층 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110810 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |