[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101261296B - 半导体元件测试结构 - Google Patents

半导体元件测试结构 Download PDF

Info

Publication number
CN101261296B
CN101261296B CN2007101886518A CN200710188651A CN101261296B CN 101261296 B CN101261296 B CN 101261296B CN 2007101886518 A CN2007101886518 A CN 2007101886518A CN 200710188651 A CN200710188651 A CN 200710188651A CN 101261296 B CN101261296 B CN 101261296B
Authority
CN
China
Prior art keywords
metal
spacing
substrate
space conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101886518A
Other languages
English (en)
Other versions
CN101261296A (zh
Inventor
许明正
黄胜熙
赵智杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101261296A publication Critical patent/CN101261296A/zh
Application granted granted Critical
Publication of CN101261296B publication Critical patent/CN101261296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体元件测试结构。一实施例包括多个金属探针，这些探针连接至重分布层而将具有较小间距的探针向外侧连线至位于基底中具有较大间距的金属插塞。金属探针可使用半导体工艺来形成，可将较小金属层加到较大金属层或从探针移除小部分的金属。金属插塞连接至空间转换层。空间转换层则例如使用附载有弹簧的连接器电性连接至印刷电路板，例如是弹簧针。通过一系列的引导装置(例如平稳固定装置)来将空间转换层对准至印刷电路板上，且通过调整一系列的螺丝来调整探针的共平面度。

Description

半导体元件测试结构
技术领域
本发明涉及半导体元件的测试系统，特别涉及用以形成具有超细间距(ultra-fine pitch)探针卡(probe card)的系统及方法。
背景技术
在集成电路及其它半导体元件的制造中，必须测试电路及元件以确保元件已顺利制成。这些测试的执行通常是通过将测试探针卡(test probe card)接触半导体芯片的相关区域，并执行一个或多个功能性测试。目前有两种主要的探针卡被用来完成这些连接以测试元件。
图1显示一种探针卡100的平面图，探针卡100用以测试半导体芯片(未显示)。此种探针卡100使用了一系列的悬臂连接器101，且这些悬壁连接器101从探针卡100的边缘而朝内辐射状排列。当降低探针卡100至将被测试的半导体元件上时，悬臂连接器101连接至半导体元件上的相应的接垫以形成测试所需的电性连接。不幸地，这种探针卡100受限于只能测试位于半导体元件边缘的接垫而无法测试位于元件中心区域的接垫。
图2显示另一种探针卡200的部分剖面图，这种探针卡200使用电性连接201的阵列以连接至半导体元件(未显示)的边缘以外的区域。在这种探针卡200中，电性连接201彼此很靠近地排列在一阵列中，且电性连接201的形状经设计而可吸收一些当探针卡200降低至将被测试的半导体元件上时所造成的冲击震荡。然而，这种探针卡200的最小间距(即电性连接201间的距离)受限于电性连接201的结构及形状，且目前这种探针卡200可达到的最小间距仅约175微米。
然而，当半导体元件的尺寸不断地缩小，这些形式的探针卡将无法充分地测试需要较小探针间距的半导体元件。因此，业界急需一种具有较小间距的探针卡。
发明内容
本发明的目的在于提出一种半导体元件的测试结构，其具有较小间距的探针卡。
本发明提供一种半导体元件测试结构，包括具有第一侧边及第二侧边的基底，且第一侧边及第二侧边位于基底的相反侧，以第一间距设置在基底中的多个金属插塞，并从第一侧边穿过基底而延伸至第二侧边，电性连接至基底的第一侧边上的多个金属插塞的第一电性连接器，位于基底及基底的第二侧边上的多个金属插塞上的第一介电层，位于第一介电层上的第一金属层，第一金属层具有第一多个分隔部分，每个第一多个分隔部分具有一部分延伸穿过第一介电层并电性连接至相应的多个金属插塞，以及多个探针，以不同于第一间距的第二间距设置在相应的第一多个分隔部分上，探针具有较高部分及较低部分，且较高部分小于较低部分。
如上所述的半导体元件测试结构，其中所述多个金属插塞的该第一间距大于所述多个探针的该第二间距。
如上所述的半导体元件测试结构，其中该第二间距小于约50微米。
如上所述的半导体元件测试结构，其中所述多个探针包括一镍/钴合金。
如上所述的半导体元件测试结构，还包括：
一空间转换层，该空间转换层具有一第一组接垫，位于该空间转换层的一第一侧边上，该第一组接垫连接至对应的该第一电性连接器，且该空间转换层具有一第二组接垫，位于该空间转换层上的与该第一组接垫相反的一侧边上；以及
一底胶材料，形成于该基底与该空间转换层之间。
如上所述的半导体元件测试结构，还包括：
一印刷电路板，具有一第三组接垫；以及
可压缩连接器，位于该第三组接垫与该空间转换层之间，且该可压缩连接器将该第三组接垫电性连接至对应的该第二组接垫。
本发明还提供一种半导体元件测试结构，包括印刷电路板，具有位于印刷电路板上的空间转换层的第一组接垫，且空间转换层包括位于空间转换层的第一表面上且面向印刷电路板空间转换层的第二组接垫，位于空间转换层的第二表面上且背对印刷电路板的第三组接垫，第三组接垫具有第一间距，以及电性连接第二组接垫与第三组接垫的导电线路。印刷电路板还包括位于第一组接垫与第二组接垫之间的第一多个连接器，第一多个连接器以第二间距排列，其中第二间距大于第一间距，位于空间转换层上的基底，位于基底中且延伸穿过整个基底的多个金属插塞，电性连接至基底的侧边上的金属插塞且电性连接至第三组接垫的第二多个连接器，电性连接至相应的多个金属插塞且具有第三间距的多个探针，其中第三间距小于第一间距，且多个探针具有较高部分及较低部分，其中较高部分小于较低部分，以及位于多个探针与多个金属插塞之间的一层或多层金属层，一层或多层金属层将多个探针电性连接至相应的多个金属插塞。
如上所述的半导体元件测试结构，还包括一金属护盖于每个所述多个探针上。
如上所述的半导体元件测试结构，其中所述多个探针包括镍/钴合金。
如上所述的半导体元件测试结构，其中所述第一多个连接器包括弹簧针。
如上所述的半导体元件测试结构，还包括：
一底部固定装置，位于该印刷电路板上；
一顶部固定装置，位于该底部固定装置上，且该顶部固定装置具有一延伸部分，该延伸部分延伸超过该空间转换层的至少一部分；以及
多个螺丝，连接该顶部固定装置与该底部固定装置。
如上所述的半导体元件测试结构，还包括一引导机构，该引导机构用以确保所述第一多个连接器能适当地排列。
本发明还提供一种半导体元件测试结构，包括具有第一组多个接垫的印刷电路板，位于印刷电路板上的空间转换层，其中空间转换层具有第二组多个接垫于空间转换层的第一主要表面上并面向印刷电路板，及空间转换层具有第三组多个接垫于空间转换层的第二主要表面上且背对印刷电路板，每个第三组多个接垫的接垫均电性连接至第二组多个接垫的接垫，其中第二组多个接垫具有第一间距而第三组多个接垫第二间距，且第二间距小于第一间距，连接第一组多个接垫与第二组多个接垫的第一多个电性连接，位于空间转换层上的基底，延伸穿过基底的多个金属插塞，位于相应的多个金属插塞与第三组多个接垫之间的第二多个电性连接，位于该基底上的一相反侧边的第一介电层，且相反侧边与第二多个电性连接是在基底的相反侧边，以及位于该第一介电层上的多个探针，并通过一层或多层金属层电性连接至相应的多个金属插塞，多个探针具有第三间距，第三间距小于第二间距，多个探针具有较高部分及较低部分，且较高部分小于较低部分。
因此，本发明实施例的优点包括可提供较小的接垫间距以测试较小的结构。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：
图1显示已知技术中的一种悬臂式探针卡。
图2显示已知技术中的一种阵列式探针卡的部分结构。
图3-21显示本发明实施例的测试结构的制造流程。
并且，上述附图中的各附图标记说明如下：
100、200探针卡
101悬臂连接器
201电性连接
301基底
303第一介电层
305第二介电层
401第一开口
403第三介电层
501第一金属层
601第二金属层
801第四介电层
901第三金属层
1001第一光致抗蚀剂层
1003第二光致抗蚀剂层
1201金属插塞
1401第五介电层
1501第一连接器
1601第四金属层
1603保护晶片
1701第三光致抗蚀剂层
1703第五金属层
1805接触探针
1803第四光致抗蚀剂层
1804第三开口
1801第六金属层
1901第五光致抗蚀剂层
2001空间转换层
2101印刷电路板
2103第二连接器
2105平稳固定装置
2107顶部安装架
2109底部安装架
2113延伸部分
2111螺丝
具体实施方式
本发明将以探针卡的特定实施例来作描述。然而，本发明也可应用在其它的非永久电性连接。
现请参照图3，基底301具有第一介电层303及第二介电层305，分别位于基底301的相反侧。基底301包括半导体材料，例如硅、锗、硅锗、或前述的组合，且优选是n型半导体材料。起初基底301的厚度介于约50微米至约800微米之间，优选厚度为约500微米。
第一介电层303及第二介电层305优选是位于基底301的相反侧，且优选地包括热氧化层(thermal oxide)。第一介电层303及第二介电层305优选地通过氧化工艺来形成，例如在包括氧化物、H2O、NO、前述的组合、或其相似物的气氛中，以湿式或干式热氧化来形成。第一介电层303及第二介电层305的优选厚度约0.5微米至约3微米之间，优选厚度为约2微米。
图4显示穿过第一介电层303及第二介电层305的第一开口401的形成。在形成第一开口401的过程中，部分的第二介电层305的移除通过形成及图案化一光致抗蚀剂层，并接着蚀刻第二介电层305来移除不需要的部分。
可使用传统的蚀刻剂(例如C2HF3或全氟碳化合物如C5F12)来移除部分的第二介电层305。然而，此技术人员当可了解许多其它的蚀刻剂及工艺(例如CxFy或CxFyHz)也可用来移除第二介电层305的不需要部分。上述的例子仅用以描述本发明的实施例，并不受限于所列的蚀刻剂。
一旦移除了第二介电层305的不需要部分，便可形成第一开口401于基底301中。第一开口401优选大概一路延伸至第一介电层303，以此大概露出部分的第一介电层303。优选使用感应耦合等离子体(inductively coupled plasma，ICP)来移除所露出的基底301以形成第一开口401。然而，其它适合的材料与工艺也可用以于基底301中形成第一开口401。
一旦形成了第一开口401于基底301中，便可形成第三介电层403，优选是形成在第一开口401的侧壁上以覆盖现在所露出的基底301。第三介电层403可具有相似于上述的第一介电层303及第二介电层305的形式及尺寸。
图5显示于第一开口401中并于第二介电层305上形成第一金属层501。第一金属层501优选地包括铜，并通过适合的工艺来形成，例如电化学电镀铜工艺(electrochemical copper plating，ECP)。然而，其它材料例如铝、镍、钨、或前述的组合及其它适合的形成方法也可用以形成第一金属层501。第一金属层501优选具有厚度约1微米至约500微米之间，其优选厚度约为20微米。
图6显示于第一介电层303上形成第二金属层601并将第二金属层601连接至第一金属层501。在形成第二金属层601之前，移除部分的第一介电层303以大概露出部分的第一金属层501。这些部分的第一介电层303的移除优选是通过形成及图案化一光致抗蚀剂层(未显示)，并接着蚀刻第一介电层303所露出的区域，例如使用反应性离子蚀刻工艺。可以相似于显示于图4中的部分第二介电层305的移除方式来蚀刻第一介电层303。
一旦露出了部分的第一金属层501之后，优选形成第二金属层601来填充由移除部分的第一介电层303所造成的开口，以形成第一金属层501与第二金属层601间的电性连接。第二金属层601优选包括铜，且可通过例如溅镀或电镀工艺来形成，虽然也可使用其它适合的材料或形成方法来取代。第二金属层601优选具有厚度约1微米至30微米之间，优选为约5微米。
图7显示第二金属层601的图案化。可于第二金属层601上形成光致抗蚀剂层(未显示)并将之图案化，接着湿式蚀刻第二金属层601所露出的部分以将第二金属层601塑造成内连线。
每个部分的第二金属层601(内连线)优选均连线至相应的第一开口401。第二金属层601优选具有厚度约1微米至约30微米之间，优选为约5微米。此外，连接至第一金属层501的第二金属层601的较高部分应覆盖且展开超出位于穿过第一介电层303的开口中的第二金属层601的较低部分。
图8显示位于第二金属层601上的第四介电层801的形成及图案化。第四介电层801可包括介电材料，例如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、前述的组合、或其相似物，优选包括氮化物，虽然也可使用其它适合的材料来取代。第四介电层801可通过化学气相沉积来形成，虽然也可使用其它适合的工艺来取代。第四介电层801优选具有厚度约0.5微米至约3微米之间，优选厚度为约1微米。
在形成第四介电层801之后，第四介电层801优选通过移除部分的第四介电层801来图案化，并大概露出直至第二金属层601的开口。部分的第四介电层801可以相似于图6所示的部分的第一介电层303的形式来移除。然而，也可使用其它适合的方法来图案化第四介电层801。
图9显示于第四介电层801上形成第三金属层901。第三金属层901优选包括铜，且可通过例如溅镀工艺来形成。第三金属层901优选通过图案化的第四介电层801而与第二金属层601形成电性连接。然而，其它的材料(例如钨及铝)及其它形成方法(例如化学气相沉积)也可用来形成第三金属层901。第三金属层901优选具有厚度约0.5微米至约3微米之间，优选的厚度约为1微米。
图10显示于第三金属层901上形成第一光致抗蚀剂层1001及第二光致抗蚀剂层1003。优选将第一光致抗蚀剂层1001形成在第三金属层901上以保护第三金属层901免受后续工艺步骤影响。优选将第二光致抗蚀剂层1003形成在第一金属层501上而位于基底301上的相反侧(与第一光致抗蚀剂层相反)。随后优选将第二光致抗蚀剂层1003图案化以大概露出第一开口401以外的第一金属层501。
图11显示在蚀刻移除了第一金属层501所露出的部分后的结构。在一实施例中，第一金属层501是铜，第一金属层501可以任何适合的蚀刻剂来蚀刻，例如ASP100(一种含有约15-20％(NH4)2S2O8+H2O的溶液)。蚀刻工艺大概将位于第一开口401外的第二介电层305下方的第一金属层501移除，且蚀刻工艺还继续过蚀刻以移除第一金属层501所余留的部分，使得第一金属层501的余留的部分与第二介电层305大概不共平面。
图12显示第一光致抗蚀剂层1001及第二光致抗蚀剂层1003的移除，且于第一开口401中形成金属插塞1201。在一实施例中，第一金属层501是铜，一旦移除了第一光致抗蚀剂层1001及第二光致抗蚀剂层1003，可通过例如以第一金属层501为晶种层的电镀工艺来形成金属插塞1201。然而，也可使用其它材料及工艺来形成金属插塞1201。金属插塞1201优选具有厚度约5微米至约300微米间，优选厚度为约20微米，且具有约250微米的间距(两金属插塞1201间的距离)。
图13显示在将第三金属层901图案化后的结构。可执行相似于上述图7所示的第二金属层601的图案化的形式来将第三金属层901图案化。第三金属层901优选用作重分布层(redistribution layer)以改变金属插塞1201与接触探针(将于下文中配合图18a-b及图19a-c来描述)间的间距。
图14显示于第三金属层901上形成第五介电层1401并将之图案化。可以相似于第四介电层801的材料及方式来形成第五介电层1401。然而，一旦形成了第五介电层1401，优选将第五介电层1401图案化以大概露出第三金属层901的至少一部分。
图15显示于金属插塞1201上形成第一连接器1501，第一连接器1501将用以连接所完成的探针(将于下文中配合图18a-b及图19a-c来描述)与测试结构的其余部分。在一实施例中，这些第一连接器1501可为焊料凸块，可包括的材料例如是锡或其它适合的材料，如银或铜。在一实施例中，第一连接器1501是锡焊料凸块，第一连接器1501的形成可于一开始先通过常用的方法(例如蒸镀、电镀、印刷、焊料转移、焊球放置等)来形成锡层，可将锡层形成为具有约100微米的优选厚度。一旦于基底上形成了锡层，可优选执行回焊(reflow)工艺以将焊料塑造成所需的凸块形状。
图16显示第四金属层1601的形成，第四金属层1601电镀在第三金属层901所露出的表面。在形成第四金属层1601之前，先放置保护晶片1603(优选包括玻璃成份)于第一连接器1501上以作为保护覆盖。一旦第一连接器1501受到保护，第四金属层1601可通过例如溅镀工艺来形成，虽然也可使用其它工艺来取代。第四金属层1601优选包括金，但也可使用其它材料，例如镍、铜、钨、或前述的组合。第四金属层1601优选具有厚度约0.1微米至约10微米，优选厚度约为0.5微米。
一旦形成了第四金属层1601且使之与第五介电层1401的开口中的第三金属层901接触，优选移除位于第五介电层1401中的开口外的第四金属层1601。第四金属层1601的不需要部分的移除可通过首先于第四金属层1601上形成光致抗蚀剂层(未显示)并将之图案化，在将光致抗蚀剂层图案化后，优选蚀刻移除第四金属层1601所露出的部分，而仅留下开口中的材料。
此领域技术人员当可了解，形成上述三种不同的金属层(第二金属层601、第三金属层901、及第四金属层1601)以形成电性连接至金属插塞1201仅为本发明的一特定实施例，不应用以限制本发明的范围。可使用任何层数的金属层来形成电性连接至金属插塞1201，而这些可能的变化全都在本发明的范围内。
图17显示于第五介电层1401上形成第三光致抗蚀剂层并将之图案化。第三光致抗蚀剂层1701优选具有厚度约10微米至约100微米之间，优选厚度约为50微米。可接着将第三光致抗蚀剂层1701图案化以于第四金属层1601上形成第二开口。第二开口优选具有宽度约10微米至约100微米之间，优选宽度约为30微米。
接着形成第五金属层1703于第三光致抗蚀剂层1701的第二开口之内。第五金属层1703优选由镍及钴的合金所形成，虽然也可使用任何适合的金属或合金来取代，例如镍磷、钨、铜、或前述的组合。在一实施例中，第五金属层1703是镍-钴合金，首先形成镍-钴合金层于第三光致抗蚀剂层1701上，且完全填满超出第三光致抗蚀剂层1701的第二开口，并与第四金属层1601的露出部分形成电性接触。可通过例如电镀工艺来形成第五金属层1703，虽然也可使用其它适合的方法来取代。
一旦第三光致抗蚀剂层1701的第二开口被第五金属层1703填满，接着对第五金属层1703进行平坦化工艺以使第五金属层1703与第三光致抗蚀剂层1701大概共平面。平坦化工艺可通过任何适合的研磨技术来执行，而使没有位于开口中的部分的第五金属层1703大概从第三光致抗蚀剂层1701的表面移除。
图18a-18b及图19a-19c显示在形成第五金属层1703后形成接触探针1805的两种不同的方法。图18a-18b显示的方法是将接触探针1805加到第五金属层1703。而图19a-19b显示的方法是从已经存在的第五金属层1703中形成出接触探针1805。以下将于分开的段落中讨论这些形成方式，应注意的是不同方式所产生的接触探针都将仍然使用标号1805以便于描述。
如上所述，图18a-18b显示接触探针1805的形成。为了形成接触探针1805，首先于第三光致抗蚀剂层1701及第五金属层1703上形成第四光致抗蚀剂层1803。第四光致抗蚀剂层1803优选具有厚度约5微米至约50微米之间，优选厚度约为10微米。
接着优选使用适合的图案化技术将第四光致抗蚀剂层1803图案化以于第四光致抗蚀剂层1803中形成第三开口1804。所形成的第三开口1804可露出部分的第五金属层1703。所形成的第三开口1804优选具有厚度约5微米至约30微米之间，优选厚度约为15微米。
一旦于第四光致抗蚀剂层1803中形成了第三开口1804，可形成第六金属层1801以大概填充第四光致抗蚀剂层1803中的第三开口1804。第六金属层1801是以相似于第五金属层1703的材料及形式来形成，然而，也可使用其它材料及方法来取代，取决于工艺或设计的需要。
或者，可以第七金属层(未显示)来覆盖第六金属层1801。第七金属层优选包括铑，且优选通过电镀工艺来形成，虽然也可使用其它的材料(例如金)及工艺来取代。第七金属层是被形成来盖在第六金属层1801上以增加探针的硬度。
图18b显示形成接触探针1805后的最后结构。如图所示，在形成第六金属层1801后，将第四光致抗蚀剂层1803及第三光致抗蚀剂层1801从结构中移除。光致抗蚀剂移除后留下了完成的接触探针1805。完成的接触探针1805优选具有间距约50微米。
图19a显示另一种形成完成的接触探针1805的工艺，可用来取代上述工艺(图18a-18b的工艺)。在图19a-19b所述的工艺中，先形成第五光致抗蚀剂层1901于第三光致抗蚀剂层1701及第五金属层1703上。接着将第五光致抗蚀剂层1901图案化及移除而留下剩余部分以覆盖并保护部分的第五金属层1703。第五光致抗蚀剂层1901的剩余部分优选具有宽度约5微米至约30微米，优选宽度约为15微米。
图19b显示移除第五金属层1703的较高部分以完成接触探针1805的制作。可使用适合的蚀刻剂(例如HNO3或HCLO4)来蚀刻移除第五金属层1703的较高部分。然而，也可使用其它材料及方法来取代以移除第五金属层1703的较高部分。蚀刻工艺是在第五金属层1703的较高部分执行，但并不是指完全地蚀刻穿过至第四金属层1601。因此，形成了接触探针1805，其较高部分的尺寸小于底部部分。
或者，接触探针1805可通过覆盖第七金属层(未显示)于第五金属层1703上来完成，如图18b所述。第七金属层优选以上述相同的形式及材料来形成。
图19c显示第五光致抗蚀剂层1901及第三光致抗蚀剂层1701的移除。第五光致抗蚀剂层1901及第三光致抗蚀剂层1701的移除完成了接触探针1805。
此领域技术人员将可了解，虽然图标可能显示接触探针1805是直接位于金属插塞1201上，但接触探针1805也可实际上不位于金属插塞1201上。例如，接触探针1805可位于远离相应的金属插塞1201的位置，以便达到比金属插塞1201间距还小的间距。如上所述对应到显示于图13中的第三金属901，第三金属层901及第四金属层1601被用来将接触探针1805连接至其相应的金属插塞1201并也将间距由接触探针1805向四周展开(即将较小间距的金属探针1805连接至间距较大的相应的金属插塞1201)。
图20显示通过第一连接器1501将接触探针1805连接至较大的空间转换层2001。将第一接触器1501放置在空间转换层2001上，并使其对齐空间转换层2001上的接垫。通常，会将底胶材料2003注入或形成于结构(图18b或图19c的结构)与空间转换层2001间的空间。底胶材料2003一般以流体状态形成并接着将之固化变硬。
空间转换层2001优选由多层陶瓷层所形成，虽然也可使用其它的结构(例如多层有机层)来取代。此多层陶瓷层包括交替的导电材料层与绝缘材料层(未显示)。导电材料的通路经设计而可承接第一连接器1501的间距并将间距扩展至空间转换层2001相反侧上的另一组接垫。
图21显示本发明的一实施例，其中多个接触探针1805通过空间转换层2001电性连接至印刷电路板2101。空间转换层2001通过一组第二连接器2103电性连接至印刷电路板2101。第二连接器2103间的间距与空间转换层2001上的接垫相同(在第一连接器1501的相反侧)。第二连接器2103除了提供半导体元件测试所需的电性连接外，也可吸收来自所使用的坚硬探针的探测力道，因此所测试的半导体元件在放置此测试结构于其上的期间可免于受到伤害。
第二连接器2103优选是弹簧针(pogo pins)。这些弹簧针提供接触于针的每一侧上，并包括弹簧(springs)而可吸收一些接触时所造成的冲击。优选的弹簧针包括圆柱形式圆筒(cylinder-type barrel)，在圆筒一端的第一接触针，连接至圆筒内一活塞的弹簧，以及连接至活塞的第二接触针。
为了确保第二连接器2103与空间转换层2001间的对准正确，使用了一系统，具有位于印刷电路板2101上的高精准度的平稳固定装置2105(smooth fixtures 2105)。在此系统中，顶部安装架2107(top mounting fixtures 2107)被放置在底部安装架2109上，且顶部安装架2107的延伸部分2113自顶部安装架2107延伸出来并位于至少部分的空间转换层2001上。平稳固定装置2105位于顶部固定架2107与空间转换层2001之间，并可用以确保空间转换层2001可仅垂直于印刷电路板2101的主平面移动。
一种可使用的固定装置例如是一圆柱(cylinder)。在一实施例中，此圆柱将被连接至底部安装架2109并将位于顶部安装架2107的延伸部分之下，且位于空间转换层2001与顶部安装架2107的剩下部分之间。圆柱将允许空间转换层2001垂直于印刷电路板2101的主平面移动，而使弹簧针可变形并吸收在与测试晶片(未显示)接触期间所产生的力道，但圆柱不允许空间转换层2001(与接触探针1805)从一边移动到另一边而失去对准。
此领域技术人员将可了解，空间转换层2001可以许多不同的方式而与印刷电路板2101对准，且上述的平稳固定装置2105并非用来限制本发明。相反地，本发明还可包括任何其它可形成高精准度的固定装置，例如导引针(guidance pin)，其也可用来限制空间转换层2001的移动，使其仅垂直于印电路板2101的主要平面移动。
优选使用螺丝2111(screws 2111)系统来微调接触探针1805的共平面性。因为接触探针1805具有很小的间距，所以接触探针1805的共平面性变得非常重要，因为即使仅在共平面性上的微小的不规则，都可能造成一些接触探针1805无法成功地连接至需要测试的元件。因此，一组螺丝2111可延伸穿过顶部固定架2107并进入底部固定架2109。通过调整这些螺丝2111可调整顶部固定架2107、空间转换层2001(透过延伸部分2113)、及接触探针1805的共平面度。在一实施例中，三个螺丝2111延伸穿过顶部安装架2107并进入底部安装架2109，但也可使用较多或较少的螺丝2111来取代。通过调整螺丝2111，可达到接触探针1805所需的精准共平面度。
使用本发明的实施例，可大幅地缩小间距。在测试时，测试探测间距(test probing pitch)可实际上被缩小至小于约50微米。因此，较小尺寸的半导体芯片可以本发明实施例来测试。
虽然本发明已以数个优选实施例公开如上，但其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，例如形成结构时，材料的沉积可有许多种方法。任何可达到与上述实施例大概相似结构的沉积方法均可依照本发明来使用。因此本发明的保护范围当视后附的权利要求范围所界定的范围为准。

Claims (11)

1.一种半导体元件测试结构，包括：
一基底，该基底具有一第一侧边及一第二侧边，且该第一侧边及该第二侧边位于该基底的相反侧；
多个金属插塞，以一第一间距设置在该基底中，并从该第一侧边穿过该基底而延伸至该第二侧边；
第一电性连接器，电性连接至该基底的第一侧边上的所述多个金属插塞；
一第一介电层，位于该基底及该基底的第二侧边上的所述多个金属插塞上；
一第一金属层，位于该第一介电层上，该第一金属层具有一第一多个分隔部分，每个所述第一多个分隔部分具有一部分延伸穿过该第一介电层并电性连接至相应的所述多个金属插塞；以及
多个探针，以不同于该第一间距的一第二间距设置在相应的所述第一多个分隔部分上，该些探针具有一较高部分及一较低部分，且该较高部分小于该较低部分。
2.如权利要求1所述的半导体元件测试结构，其中所述多个金属插塞的该第一间距大于所述多个探针的该第二间距。
3.如权利要求1所述的半导体元件测试结构，其中该第二间距小于50微米。
4.如权利要求1所述的半导体元件测试结构，其中所述多个探针包括一镍/钴合金。
5.如权利要求1所述的半导体元件测试结构，还包括：
一空间转换层，该空间转换层具有一第一组接垫，位于该空间转换层的一第一侧边上，该第一组接垫连接至对应的该第一电性连接器，且该空间转换层具有一第二组接垫，位于该空间转换层上的与该第一组接垫相反的一侧边上；以及
一底胶材料，形成于该基底与该空间转换层之间。
6.如权利要求5所述的半导体元件测试结构，还包括：
一印刷电路板，具有一第三组接垫；以及
可压缩连接器，位于该第三组接垫与该空间转换层之间，且该可压缩连接器将该第三组接垫电性连接至对应的该第二组接垫。
7.一种半导体元件测试结构，包括：
一印刷电路板，具有一第一组接垫；
一空间转换层，位于该印刷电路板上，且该空间转换层包括：
一第二组接垫，位于该空间转换层的一第一表面上且面向该印刷电路板；
一第三组接垫，位于该空间转换层的一第二表面上且背对该印刷电路板，该第三组接垫具有一第一间距；以及
导电线路，电性连接该第二组接垫与该第三组接垫；
第一多个连接器，位于该第一组接垫与该第二组接垫之间，所述第一多个连接器以一第二间距排列，其中该第二间距大于该第一间距；
一基底，位于该空间转换层上；
多个金属插塞，位于该基底中且延伸穿过整个该基底；
第二多个连接器，电性连接至该基底的一侧边上之该金属插塞，且电性连接至该第三组接垫；
多个探针，电性连接至相应的所述多个金属插塞且具有一第三间距，该第三间距小于该第一间距，且所述多个探针具有一较高部分及一较低部分，其中该较高部分小于该较低部分；以及
一层或多层金属层，位于所述多个探针与所述多个金属插塞之间，该一层或多层金属层将所述多个探针电性连接至相应的所述多个金属插塞。
8.如权利要求7所述的半导体元件测试结构，还包括一金属护盖于每个所述多个探针上。
9.如权利要求7所述的半导体元件测试结构，其中所述多个探针包括镍/钴合金。
10.如权利要求7所述的半导体元件测试结构，其中所述第一多个连接器包括弹簧针。
11.如权利要求7所述的半导体元件测试结构，还包括：
一底部固定装置，位于该印刷电路板上；
一顶部固定装置，位于该底部固定装置上，且该顶部固定装置具有一延伸部分，该延伸部分延伸超过该空间转换层的至少一部分；以及
多个螺丝，连接该顶部固定装置与该底部固定装置。
CN2007101886518A 2006-11-22 2007-11-21 半导体元件测试结构 Expired - Fee Related CN101261296B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US86055906P 2006-11-22 2006-11-22
US60/860,559 2006-11-22
US11/768,087 2007-06-25
US11/768,087 US7642793B2 (en) 2006-11-22 2007-06-25 Ultra-fine pitch probe card structure

Publications (2)

Publication Number Publication Date
CN101261296A CN101261296A (zh) 2008-09-10
CN101261296B true CN101261296B (zh) 2011-04-27

Family

ID=39416309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101886518A Expired - Fee Related CN101261296B (zh) 2006-11-22 2007-11-21 半导体元件测试结构

Country Status (3)

Country Link
US (1) US7642793B2 (zh)
CN (1) CN101261296B (zh)
TW (1) TWI356905B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696766B2 (en) * 2007-01-31 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine pitch probe card structure
US7733102B2 (en) * 2007-07-10 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine area array pitch probe card
US8221635B2 (en) * 2009-03-03 2012-07-17 Raytheon Company Process for multiple platings and fine etch accuracy on the same printed wiring board
US20110098733A1 (en) * 2009-10-26 2011-04-28 Ky Huynh Medical device assembly having freedom of rotation
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
TWI458985B (zh) * 2011-02-23 2014-11-01 King Yuan Electronics Co Ltd 高硬度耐磨探針與其製作方法
TWI428608B (zh) * 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
CN103187403B (zh) * 2011-12-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体失效分析结构及形成方法、检测失效时间的方法
CN102928150B (zh) * 2012-10-26 2014-11-19 中国电子科技集团公司第四十八研究所 一种无引线封装的金属薄膜压力传感器及其制备方法
CN103063887A (zh) * 2012-12-31 2013-04-24 福建合顺微电子有限公司 一种探针自动对准电极测试方法、工具及其装置
CN108459255B (zh) * 2017-02-16 2021-10-22 豪威科技股份有限公司 用于细间距封装测试的测试座
CN113035731A (zh) * 2019-04-17 2021-06-25 彭鸿琦 一种弹簧针测试连接器及使用方法
US12085589B2 (en) * 2019-06-17 2024-09-10 Xallent Inc. Fine pitch probe card
CN112002684A (zh) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) 基于重布线路层的空间转换基体及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603023A (en) * 1983-12-01 1986-07-29 International Business Machines Corporation Method of making a hybrid dielectric probe interposer
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
CN2804876Y (zh) * 2005-04-30 2006-08-09 董玟昌 一种微机电探针电路薄膜

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5974662A (en) 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6328938B1 (en) * 1996-06-03 2001-12-11 Timothy L. Taylor Manufacture of titanium dioxide with recycle of waste metal chloride stream
US6292003B1 (en) 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6676438B2 (en) * 2000-02-14 2004-01-13 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US6661244B2 (en) 2000-03-06 2003-12-09 Wentworth Laboratories, Inc. Nickel alloy probe card frame laminate
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6906540B2 (en) 2001-09-20 2005-06-14 Wentworth Laboratories, Inc. Method for chemically etching photo-defined micro electrical contacts
JP2003107105A (ja) 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
WO2004034068A2 (en) * 2002-10-10 2004-04-22 Advantest Corporation Contact structure and production method thereof and probe contact assembly using same
US20060033515A1 (en) * 2004-08-13 2006-02-16 Tessera, Inc. Test fixture with movable pin contacts
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US7145354B2 (en) * 2005-03-28 2006-12-05 Texas Instruments Incorporated Resilient probes for electrical testing
US7372286B2 (en) * 2006-01-03 2008-05-13 Chipmos Technologies (Bermuda) Ltd. Modular probe card
TWI271525B (en) * 2006-01-17 2007-01-21 Chipmos Technologies Inc Probe head with vertical probes, method for manufacturing the probe head, and probe card using the probe head
US20080048685A1 (en) 2006-08-28 2008-02-28 Corad Technology Inc. Probe card having vertical probes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603023A (en) * 1983-12-01 1986-07-29 International Business Machines Corporation Method of making a hybrid dielectric probe interposer
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
CN2804876Y (zh) * 2005-04-30 2006-08-09 董玟昌 一种微机电探针电路薄膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6－347481A 1994.12.22

Also Published As

Publication number Publication date
TW200823463A (en) 2008-06-01
US20080116923A1 (en) 2008-05-22
US7642793B2 (en) 2010-01-05
TWI356905B (en) 2012-01-21
CN101261296A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
CN101261296B (zh) 半导体元件测试结构
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US6452407B2 (en) Probe contactor and production method thereof
US6579804B1 (en) Contact structure and production method thereof and probe contact assembly using same
KR100508419B1 (ko) 마이크로 제조 프로세스에 의해 형성된 접점 구조물
US6676438B2 (en) Contact structure and production method thereof and probe contact assembly using same
JP4560292B2 (ja) シリコンフィンガーコンタクタを有するコンタクトストラクチャ
US6641430B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6608385B2 (en) Contact structure and production method thereof and probe contact assembly using same
US7696766B2 (en) Ultra-fine pitch probe card structure
US20090079455A1 (en) Reduced scrub contact element
WO2003048788A1 (en) Contact structure and production method thereof and probe contact assembly using same
KR100745861B1 (ko) 재치대의 정전기 제거 기구 및 검사 장치
US20020048973A1 (en) Contact structure and production method thereof and probe contact assembly using same
WO2013134561A1 (en) Fine pitch probe array from bulk material
US20090289646A1 (en) Test probe
US20030176066A1 (en) Contact structure and production method thereof and probe contact assemly using same
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
WO2002015260A1 (en) Probe, probe card and probe manufacturing method
TW201027087A (en) Process for manufacturing contact elements for probe card assemblies
JP2003133375A (ja) 半導体装置の製造方法及び半導体装置
KR101420170B1 (ko) 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법
KR100291940B1 (ko) 중공형 프로브팁을 수직으로 배치한 프로브카드
KR100259060B1 (ko) 반도체 칩 테스트 소켓 및 콘텍터 제조방법
US20240118315A1 (en) Cryogenic probe card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110427