CN101135718B

CN101135718B - 一种驱动器电路

Info

Publication number: CN101135718B
Application number: CN2007101456539A
Authority: CN
Inventors: 陈志坤; 聂绍龙; 高雪平
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-09-10
Filing date: 2007-09-10
Publication date: 2010-06-02
Anticipated expiration: 2027-09-10
Also published as: CN101135718A

Abstract

本发明提出了一种驱动器电路，包括一传统驱动器D1，与传统驱动器D1的输出端相连的待测器件Rx，还包括：一反馈回路，所述反馈回路的反馈输出端和第一输入端与所述传统驱动器D1输入端相连，其第二输入端与待测器件Rx的电压输入端相连，所述反馈回路用于通过反馈使待测器件Rx的电压输入端的电压为期望加在待测器件Rx上的电压即系统设定电压Vexp。本发明驱动器电路具有高输出精度，低内阻，参考驱动电流与最大驱动时间可以设置，以及具有过流保护的功能。

Description

一种驱动器电路

技术领域

本发明涉及测试领域，尤其涉及一种驱动器电路。

背景技术

在线测试仪ICT(In-Circuit Test)是一种通用的PCBA(Printed CircuitBoard Assemble，线路板集成)测试仪器。ICT对数字器件进行加电的矢量测试时，经常用到一种反驱动技术。所谓反驱动技术，就是对被测器件的输出管脚进行瞬时饱和驱动、促使输出管脚到达其相反逻辑状态。

随着制造技术的进步，越来越多的低电压芯片被采用，2.5V，1.8V，1.5V，1.0V系列芯片越来越多。在反驱动时低电压芯片管脚的等效内阻很小，只有十几欧姆，甚至几欧姆。低电压芯片的管脚对测试电压，测试电流和反驱动时间有着越来越严格的要求。过电压和过电流可能造成器件栅氧化层击穿、ESD(electron-static discharge，静电放电)二极管过应力和CMOS(Complementary Metal-Oxide Semiconductor，互补金属氧化物半导体)锁闭等现象。反驱动时间过长会导致器件输出接点和接合引线的温度升高，超过熔点会引发引线失效或疲劳，从而产生潜在故障并缩短元件寿命。

传统ICT的驱动器不能满足低电压芯片的测试需求。传统ICT的驱动器设计不够精密，输出阻抗通常约为5Ω，无负载驱动误差约为150mV，不能精确提供被测器件管脚所需的逻辑高/低电平，特别是在负载内阻很小的情况下。如图1所示，假如驱动器内阻5Ω，反驱动时器件等效输出内阻Rx为5Ω，驱动器激励1.2V，则实际加到Rx的电压只有0.6V。

传统驱动器内阻大，输出电压不精确，输出电流不可监测，传统的驱动器在低电压芯片测试时面临很多局限，甚至不能正常工作。

发明内容

本发明要解决的技术问题是提出一种驱动器装置，解决现有驱动器装置内阻大的问题。

为解决上述问题，本发明提出了一种驱动器电路，包括一传统驱动器，与传统驱动器的输出端相连的待测器件，还包括：

一反馈回路，所述反馈回路的反馈输出端和第一输入端与所述传统驱动器输入端相连，其第二输入端与待测器件的电压输入端相连，所述反馈回路用于通过反馈使待测器件的电压输入端的电压为期望加在待测器件Rx上的电压；

其中，所述反馈回路包括一加法器和一减法器(U2)，加法器的输出端为所述反馈回路的反馈输出端，减法器(U2)的第一输入端和第二输入端分别为所述反馈回路的第一输入端和第二输入端，加法器的第一输入端与所述期望加在待测器件上的电压相连，第二输入端与减法器(U2)的输出端相连，减法器(U2)的输出端输出电压为传统驱动器输入端电压与待测器件的电压输入端的电压之差，加法器的输出端电压为所述期望加在待测器件上的电压和减法器(U2)输出端输出电压之和。

进一步地，上述驱动器电路还可具有以下特点，还包括，一监测电路，用于监测待测器件进入反驱动状态的时间，当待测器件进入反驱动状态的时间超过系统设定的最大驱动电流时间时，断开待测器件与所述驱动器电路的连接，保护待测器件。

进一步地，上述驱动器电路还可具有以下特点，所述监测电路包括采样电阻、电压采样模块和监控模块，以及继电器，其中，

采样电阻与继电器串联在所述传统驱动器输出端和待测器件的电压输入端之间，采样电阻与继电器输出端相连，继电器与待测器件相连；

所述电压采样模块连接在采样电阻的两端，用于获取采样电阻两端的电压；

所述监控模块的与电压采样模块的输出端和系统设定的电压(Vref)相连、还与一系统设定的最大驱动电流时间信号相连，所述电压(Vref)等于系统设定的参考驱动电流值乘以采样电阻的值，监控模块的输出端的控制信号端与继电器S1相连，当所述电压采样模块的输出大于所述电压(Vref)时，所述待测器件进入反驱动状态，所述待测器件进入反驱动状态的时间超过所述最大驱动电流时间时，监控模块的输出的控制信号断开继电器。

进一步地，上述驱动器电路还可具有以下特点，所述监控模块输出的控制信号断开继电器时，还输出报警信号至系统，提示测试失败。

进一步地，上述驱动器电路还可具有以下特点，所述电压采样模块为一减法器(U3)，所述减法器(U3)一端连接在采样电阻与传统驱动器相连的一端，另一端连接在采样电阻的另一端，所述减法器(U3)输出采样电阻两端电压差。

进一步地，上述驱动器电路还可具有以下特点，所述监控模块包含一电压比较模块和一复杂可编程逻辑器件(CPLD)，所述电压比较模块的输入端与所述电压采样模块的输出端和系统设定的电压(Vref)相连，其输出端与所述CPLD相连，当所述电压采样模块的输出大于所述电压(Vref)时，输出告警信号至所述CPLD，所述CPLD开始计时，当所述计时时间大于最大驱动电流时间时，监控模块的输出控制信号断开继电器。

本发明驱动器电路具有高输出精度，低内阻，参考驱动电流与最大驱动时间可以设置，以及具有过流保护的功能。

附图说明

图1传统驱动器电路模型。

图2是本发明一实施例驱动器电路的电路原理图。

图3是加法器电路。

图4是减法器电路。

图5是本发明驱动器电路监控模块内部的电路原理图。

图6是本发明另一实施例驱动器电路的电路原理图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

如图2所示，本发明电路主要包括三部分，第一部分为传统的驱动器电路，包括驱动器D1，D1通过本发明第三部分监测电路中的采样电阻R1和继电器S1与待测器件Rx相连。

第二部分为反馈回路，包括一个加法器U1和一个减法器U2，U1的输出端与驱动器D1的输入端及U2的第一输入端相连，U1的第一输入端与系统设定电压Vexp相连，第二输入端与U2的输出端相连，U2的第二输入端与R1和S1的接点c相连。

加法器U1的输出端电压即a点电压为系统设定电压Vexp和U2的输出电压Vfd之和，减法器U2的输出端电压Vfd为a点电压减去c点电压的值。

Rx为待测器件在反驱动时的等效电阻，Vexp为系统设定电压，该电压为期望加在器件Rx上的电压，比如Vexp为3V，则希望d点的电压也为3V。根据电路来推算，假如d点的稳定电压为Vexp，则a点的电压应该为Vexp+Vfd，Vfd为a点的电压减去c点的电压值。这样就采用减法器U2得到Vfd，然后利用加法器U1将Vfd和Vexp相加得到a点的所需要的电压Vexp+Vfd。这是一个闭环反馈的过程，d点的电压将稳定在Vexp值。

本部分电路为闭环反馈电路，能够迅速将期望值Vexp加到负载Rx上，而不需要考虑传统驱动器的内阻(5Ω左右)的分压对测试的影响。加法器U1可通过图3所示的电路来实现，其中V3＝V1+V2；减法器U2可通过图4所示的电路来实现，其中V3＝V1-V2。

图3所示的加法器电路包括一比较器P1及电阻R1，R2，R3，R4，加法器的第一输入端经电阻R1接至比较器P1的同向输入端，加法器的第二输入端经电阻R2接至P1的同向输入端，P1的反向输入端经电阻R4接地，电阻R3跨接于比较器P1的输出端和反向输入端之间。

图4所示的减法器电路包括一比较器P2及电阻R1，R2，R3，R4，减法器的第一输入端经电阻R2接至比较器P2的同向输入端，减法器的第二输入端经电阻R4接至P2的反向输入端，P2的同向输入端经电阻R1接地，电阻R3跨接于比较器P2的输出端和反向输入端之间。

第三部分为监测电路，包括采样电阻R1、继电器S1、减法器U3和监控模块U4，R1与S 1串联在驱动器D1输出端和待测器件Rx之间，R1与D1输出端相连，S1与Rx相连，U3的第一输入端和第二输入端分别与R1的两端b和c相连，其输出端Vtest与U4的第一输入端相连，U4的第二、第三输入端分别与系统设定的最大反驱动电流时间Tmax及系统设定的电压Vref相连，其输出端S_control信号端与继电器S1相连，其另一输出端用于输出Warn报警信号。

减法器U3的输出电压Vtest为b点电压减去c点电压的值，监测模块接受测量电压Vtest和来自系统设定的最大驱动电流转化过来的电压值Vref和最大的反驱动电流时间Tmax，输出继电器S1的控制信号S_control和Warn报警信号。

如图2所示，Vtest为采样电阻R1的b端电压减去c端电压得到，可通过减法器U3来实现，Vtest/R1可以得到流过负载Rx的电流，减法器U3可通过图4所示的电路来实现，其中V3＝V1-V2。

监控模块可由图5所示电路实现。如图5所示，所述监控模块包括一比较器P3和一CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)器件，比较器P3的同向输入端接Vtest电压信号，反向输入端接Vref电压信号，Warn信号从P3输出端引出，同时P3输出端接至CPLD器件的第一输入端，Tmax信号接至CPLD器件的第二输入端，S_control信号从CPLD器件的输出端引出。

Vref为系统设定的电压，为设定的参考驱动电流值乘以采样电阻R1的值，Vtest＞Vref的时候，测试进入反驱动状态，此时给CPLD和系统Warn信号表明测试进入反驱动状态。

Tmax为系统设定的最大反驱动电流时间，此时间内反驱动测试是安全的，超过这个时间，则可能损坏器件，这个时间一般是ms级别的。CPLD在接收到Warn信号的时候开始计时，如果Warn信号的持续时间超过设定的Tmax时间，则S_control信号断开继电器S1，保护器件，同时S_control信号被系统监测到，提示测试失败，测试失败后由系统进行后续的处理。

对不同的待测器件，可以调整本发明驱动器电路中的Vexp或Vref，适应不同待测器件的测试需求。

在图2的基础上，也可以去掉监测电路部分，如图6所示，只包含一传统驱动器D1，与传统驱动器D1的输出端相连的待测器件Rx，和反馈回路。该电路同样可以消除了驱动器内阻、采样电阻在测试时的影响，具有输出电压精度高与内阻小的特点。

本发明所述驱动器电路，通过第二部分闭环反馈电路，消除了驱动器内阻、采样电阻在测试时的影响，具有输出电压精度高与内阻小的特点；第三部分电路通过采样电阻得到采样电流，对测试进行监控与保护。

这样，驱动器电路就具有高输出精度，低内阻，参考驱动电流与最大驱动时间可以设置，具有过流保护的功能。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种驱动器电路，包括一传统驱动器，与传统驱动器的输出端相连的待测器件，其特征在于，还包括：

一反馈回路，所述反馈回路的反馈输出端和第一输入端与所述传统驱动器输入端相连，其第二输入端与待测器件的电压输入端相连，所述反馈回路用于通过反馈使待测器件的电压输入端的电压为期望加在待测器件上的电压；

2.如权利要求1所述的驱动器电路，其特征在于，还包括，一监测电路，用于监测待测器件进入反驱动状态的时间，当待测器件进入反驱动状态的时间超过系统设定的最大驱动电流时间时，断开待测器件与所述驱动器电路的连接，保护待测器件。

3.如权利要求2所述的驱动器电路，其特征在于，所述监测电路包括采样电阻、电压采样模块和监控模块，以及继电器，其中，

采样电阻与继电器串联在所述传统驱动器输出端和待测器件的电压输入端之间，采样电阻与所述传统驱动器输出端相连，继电器与待测器件相连；

监控模块的与电压采样模块的输出端和系统设定的电压(Vref)相连、还与一系统设定的最大驱动电流时间信号相连，所述电压(Vref)等于系统设定的参考驱动电流值乘以采样电阻的值，监控模块的输出端S_control信号端与继电器相连，当电压采样模块的输出大于所述电压(Vref)时，所述待测器件进入反驱动状态，所述待测器件进入反驱动状态的时间超过所述最大驱动电流时间时，监控模块的输出控制信号断开继电器。

4.如权利要求3所述的驱动器电路，其特征在于：所述监控模块输出控制信号断开继电器时，还输出报警信号至系统，提示测试失败。

5.如权利要求3所述的驱动器电路，其特征在于，所述电压采样模块为一减法器(U3)，所述减法器(U3)一端连接在采样电阻与传统驱动器相连的一端，另一端连接在采样电阻的另一端，所述减法器(U3)输出采样电阻两端电压差。

6.如权利要求3所述的驱动器电路，其特征在于，所述监控模块包含一电压比较模块和一复杂可编程逻辑器件(CPLD)，所述电压比较模块的输入端与所述电压采样模块的输出端和系统设定的电压(Vref)相连，其输出端与所述复杂可编程逻辑器件(CPLD)相连，当电压采样模块的输出大于所述电压(Vref)时，输出告警信号至所述复杂可编程逻辑器件(CPLD)，所述复杂可编程逻辑器件(CPLD)开始计时，当所述计时时间大于最大驱动电流时间时，监控模块的输出控制信号断开继电器。