[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101119171B - 一种先进电信计算机体系的时钟同步系统及方法 - Google Patents

一种先进电信计算机体系的时钟同步系统及方法 Download PDF

Info

Publication number
CN101119171B
CN101119171B CN2007100771377A CN200710077137A CN101119171B CN 101119171 B CN101119171 B CN 101119171B CN 2007100771377 A CN2007100771377 A CN 2007100771377A CN 200710077137 A CN200710077137 A CN 200710077137A CN 101119171 B CN101119171 B CN 101119171B
Authority
CN
China
Prior art keywords
clock
module
gusset plate
daughter card
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100771377A
Other languages
English (en)
Other versions
CN101119171A (zh
Inventor
孙国华
王云
田俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2007100771377A priority Critical patent/CN101119171B/zh
Priority to BRPI0722011A priority patent/BRPI0722011B1/pt
Priority to PCT/CN2007/003767 priority patent/WO2009033342A1/zh
Publication of CN101119171A publication Critical patent/CN101119171A/zh
Application granted granted Critical
Publication of CN101119171B publication Critical patent/CN101119171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种先进电信计算机体系的时钟同步系统及方法,该系统位于机箱内,机箱包括节点板和背板,该系统包括时钟子卡、时钟后插模块、中间层小背板模块;时钟后插模块用于接入外部时钟基准,通过中间层小背板模块传给时钟子卡;接收级联时钟信号,提供输出接口;时钟子卡用于接收处理外部时钟基准,选择基准时钟,处理成三种时钟后分别发到背板上的三个时钟总线;输出级联同步时钟,通过中间层小背板模块发给时钟后插模块;中间层小背板模块用于将各时钟子卡的时钟基准接入接口互连、级联时钟输出接口互连。本发明节省了时钟资源,降低了成本;时钟后插卡只需一块;级联同步时钟输出只有一个线缆,降低了复杂性,提高了系统的可靠性。

Description

一种先进电信计算机体系的时钟同步系统及方法
技术领域
本发明涉及ATCA(先进电信计算机体系)平台领域,尤其涉及该体系的时钟同步系统及方法。
背景技术
现代通讯领域,信息的传输和交换是通过时分复用完成的,为了获得准确的频率和定时信号,都需要依赖时钟同步技术才能正确解复用出有用信息,使得输出数据码率与输入的数据码率一致,从而避免数据在传输和交换过程中因不同步而产生数据的滑动损伤,导致数据误码率增大,通信效率和质量下降甚至通信中断。当ATCA平台应用在电路域时,同样需要保证整个机箱,以及级联机箱时钟处于同步状态。PICMG(PCI工业计算机厂商组织)制定的3.0规范规定了同步时钟的电气特性,分发方式,及智能管理方式。同步时钟接口采用MLVDS(多节点低电压差分信号)的总线结构,确保时钟的可靠传输。ATCA支持三对时钟总线:CLK1A/B、CLK2A/B、CLK3A/B,规范分别定义CLK1A/B、CLK2A/B为8K、19.44M,CLK3A/B为自定义的时钟线,每一种时钟都有一组备份时钟,共六对差分线,全部位于Zone2插座上。主/备两套时钟源各驱动一套总线,对于两套时钟的选择,ATCA规范规定,对于接收单板而言,采用分布式处理方式,接收单板自己监控时钟总线A、B的有效性,并自己决定取哪套总线,如果当前选择的时钟故障或指标变差,会根据切换策略选择另外一路时钟,主备时钟没有严格区分。另外ATCA规范并未规定驱动端和接收端固定槽位,完全由各个节点板通过IPMC(智能平台管理控制器)和机箱管理模块协商,确定哪个节点板驱动哪套时钟,以防止同一个时钟多点驱动产生冲突。
为了实现ATCA系统的时钟同步,现有技术中有以下两个方案:
方案一:将ATCA系统的时钟功能合入交换板,采用AMC(先进夹层子卡)子卡方式,或者采用非标准的子卡来实现同步时钟功能,交换板作为其承载母板,成为ATCA时钟总线的驱动源,如附图3所示,一块交换板输出到背板时钟总线A,另外一块交换板输出到背板时钟总线B,两个交换板后插卡各出一个级联时钟电缆。与传统产品不同的是,该时钟板不存在主备关系,与交换板一样组成一个双星平面的拓扑结构。系统同步时钟除输出到背板总线A、B外,还可以在Zone3后插卡面板输出多路时钟信号,供时钟测试用或者同步级联机箱。ATCA背板上每种时钟的两条总线A和B,分别对应一块时钟板的输出,节点板上时钟基准的切换由各节点板自己判断。当ATCA平台使用在电路域场合时,节点板上可以插带线路接口的AMC子卡,来提取8K线路同步时钟,分为两路在节点板Zone3区的后插卡上输出,通过线缆分别接到两块交换单板的Zone3时钟后插卡上。交换板的Zone3后插卡除支持2路线路时钟输入外,还支持2Mbps、2Mbits、5MHz等常规时钟基准输入。当ATCA平台需要多框级联时,系统内设定某框为根节点,此框所在交换板配置时钟子卡,接受线路提取时钟或2Mbps、2Mbits等时钟基准输入,输出的系统同步时钟通过线缆分发到其他框的交换板的后插卡输入端,再由交换板通过时钟总线分发到框内各节点板,其余框的交换板可以不插时钟子卡。
方案二:单独设立时钟节点板及时钟后插模块来完成方案一所述的所有时钟方面的功能。如附图4所示,一块时钟节点板同时输出时钟到背板时钟总线A、B,两个时钟节点板后插卡各出一个级联时钟电缆。两个时钟节点板位于相邻槽位,使用ATCA定义的UPDATE通道来主备用。
结合ATCA架构特点,可以看出,方案二可以利用ATCA的UPDATE通道实现主备时钟节点板,可以防止出现时钟节点板的单点故障,但是必须使用相邻两个槽位,显然浪费了宝贵的槽位资源,降低了系统的处理能力。而且对于两个时钟节点板的后插模块输出的级联时钟,难以做到一个电缆输出,不易实现级联机箱的时钟同步。方案一的缺点也很明显,见附图,级联的时钟电缆有两路,必须与对端ATCA机箱交换板的后插卡点对点连接,增加了板上倒换策略复杂性,难以保证两块交换板使用同一路的时钟基准,而且影响了交换板输出到后插模块的对外接口数量。对于这两种方案,同一种类的外部时钟基准必须至少提供两路来平均分配到两块时钟节点板,浪费运营商宝贵的基准时钟资源。
发明内容
本发明所要解决的技术问题是提供一种先进电信计算机体系的时钟同步系统及方法,使得外部时钟基准接入时只需一路,同时在时钟后插卡模块上提供唯一的ATCA机箱级联的电缆或光纤出口。
为解决上述技术问题,本发明是通过以下技术方案实现的:
一种先进电信计算机体系的时钟同步系统,该系统位于机箱内,所述机箱包括节点板和背板,所述系统包括:时钟子卡、时钟后插模块、中间层小背板模块;
所述时钟后插模块用于接入外部时钟基准,将其通过中间层小背板模块传送给时钟子卡;接收来自时钟子卡的级联时钟信号,对其处理,并提供级联时钟信号输出接口;
所述时钟子卡位于所述节点板上,用于接收、处理外部时钟基准,按照优先级选择一路基准时钟,处理成系统需要的三种时钟后,将其分别发送到所述背板上的三个时钟总线;输出级联同步时钟,通过中间层小背板模块发送给时钟后插模块;
所述中间层小背板模块位于节点板的Zone3区,用于将各槽位节点板上时钟子卡的时钟基准接入接口互连,级联时钟输出接口互连。
其中,所述中间层小背板模块的正反面均有两排插座:一排为Zone3插座1,用于连接时钟子卡的时钟基准接入接口和时钟后插模块的时钟基准输出接口;另一排为Zone3插座2,用于连接时钟子卡的级联时钟输出接口和时钟后插模块的级联时钟接入接口;所有Zone3插座1互连,所有Zone3插座2互连。
其中,所述时钟同步系统还包括机箱管理模块,该模块用于配置外部时钟基准,提供给时钟子卡,并向网管报告当前基准选择情况以及时钟同步情况。
其中,所述时钟同步系统还包括智能平台管理控制器子卡模块,该模块位于所述节点板上,用于实现单板管理功能,测量、监控节点板状态,记录异常事件日志,并在异常时向所述机箱管理模块上报告警或者状态信息。
其中,所述时钟子卡以先进夹层子卡方式独立位于节点板上,所述时钟后插模块以后插卡模块形式位于机箱的后部。
一种先进电信计算机体系的时钟同步方法,包括以下步骤:
a:将两个时钟子卡分别插入两个节点板,两个时钟子卡主备用,并将时钟后插卡通过中间层小背板模块与各节点板相连;
b:机箱上电,机箱管理模块正常启动,获取时钟总线驱动端的物理槽位号,该时钟总线驱动端即为插有时钟子卡的节点板;
c:根据上述物理槽位号,机箱管理模块设置上述两个节点板使用同一个时钟基准;
d:时钟后插模块将外部时钟基准通过中间层小背板模块发送给上述两个节点板,其中健康情况最好的节点板处理所述外部时钟基准,按照优先级选择一路基准时钟,处理成系统需要的三种频率的时钟后,将其发送到所述背板上的三个时钟总线,并获得级联时钟信号,将其发送给时钟后插模块。
其中,所述步骤b中获取时钟总线驱动端的物理槽位号的方法为:机箱管理模块与各节点板上的智能平台管理控制器子卡模块通讯,获取节点板上的时钟子卡在位情况,根据节点板的硬件地址获取时钟总线驱动端的物理槽位号。
其中,所述步骤d之后还包括:
e:机箱管理模块实时监控上述两个节点板的健康状况,根据健康状况或网管强制选择命令,选择输出时钟信号的节点板,由节点板的硬件控制两个节点板的时钟输出切换以及切换的时间点。
f:级联机箱根据接入级联时钟的节点板对级联输入时钟的监控情况,选择合适的级联过来的时钟。
其中,所述步骤d还包括:所述两个节点板的另一节点板只对输入基准进行处理,不允许输出到背板时钟总线和后插模块。
其中,所述方法中各节点板的槽位随机选择,不需要相邻。
本发明具有以下有益效果:
(1)最低要求只需要运营商提供一路时钟基准即可,节省运营商的时钟资源,降低了成本。
(2)时钟后插卡只需要一块,可以位于任意槽位,比如插在不需要功能后插卡的槽位,节省下来的后插槽位可以用于其他需要外接或者外出端口的节点板。
(3)级联的同步时钟输出只有一个线缆,不需要各个机箱之间交互信息,降低了管理软件选择时钟基准策略的复杂性,提高了系统的可靠性。
附图说明
图1中1.1与1.2分别为机箱管理模块功能示意图和硬件原理图;
图2为IPMC子卡结构示意图;
图3为现有技术方案一的方法示意图;
图4为现有技术方案二的方法示意图;
图5为时钟子卡原理图;
图6为时钟后插模块示意图;
图7为本发明的中间层小背板示意图;
图8为本发明的时钟同步系统结构示意图。
具体实施方式
本发明所述时钟同步系统包括机箱管理模块、IPMC(智能平台管理控制器)子卡模块;还包括:时钟子卡、时钟后插模块、中间层小背板模块。
下面对各个模块分别介绍,其中IPMC子卡是独立位于各个ATCA的节点板上的,实现PICMG3.0规范规定的单板管理功能,测量、监控节点板状态,记录异常事件日志,并在异常时通过IPMB(智能平台管理总线)接口向机箱管理模块上报告警或者状态信息。网管可以通过机箱管理模块,配置查询外部时钟基准,以及机箱管理模块向网管上报当前基准选择情况,时钟是否同步等。
时钟子卡以AMC方式,或者以非标准的子卡形式独立位于各个ATCA的节点板上,用来满足时钟同步网的要求,接收、处理外部同步时钟信号,包括时钟基准提取和接收电路,分频电路,数字鉴相电路,时钟再生电路,时钟质量循环监测电路。
时钟后插模块以RTM(后插卡模块)形式位于ATCA机箱的后部,不同于其他双星平面情况,仅仅使用一块后插卡模块来完成外部时钟基准的接入、阻抗匹配,级联时钟的电平转换、驱动、分配、监测,以及级联时钟以电缆或者光纤输出。
中间层小背板装置位于单板的Zone3区,可以连接所有槽位的Zone3区,根据产品具体情况,也可以简化为单独连接两个相邻槽位的Zone3区,实现单路外部输入时钟基准在多个ATCA节点板的互连分配,线路提取时钟、各个槽位级联时钟的输出互连。
上述时钟同步系统的实现方法包括以下步骤:
第一步:将两个时钟子卡分别插入两个随机槽位的节点板,通过中间层小背板模块,将一个时钟后插模块随机连接到某个槽位;
第二步:机箱上电,机箱管理模块正常启动后,通过IPMB接口与各个节点板上的IPMC子卡通讯,获取节点板上时钟子卡在位情况,根据节点板的硬件地址得到时钟总线驱动端的物理槽位号,并上报给网管,图形方式实时显示同步时钟槽位和状态;
第三步:根据第二步获取的总线驱动端的物理槽位号,机箱管理模块查询这两块节点板的健康情况,通过IPMB(智能平台管理总线)接口,设置这两块节点板使用同一个时钟基准,时钟后插模块将外部时钟基准通过中间层小背板模块发送给这两块节点板,然后机箱管理模块与健康情况最好的节点板通信,令其将处理过的时钟输出到ATCA背板的时钟总线上,输出级联同步时钟到时钟后插模块,而另外一块节点板只对输入基准时钟进行处理,不允许输出到背板时钟总线和后插模块;
第四步:机箱管理模块实时监控这两块节点板的健康情况,根据健康情况,或者根据网管强制选择命令,选择输出时钟信号的节点板,由节点板的硬件控制两个节点板的时钟输出切换以及切换的时间点;
第五步:由于输出的级联时钟切换点选择合适,不影响级联机箱的时钟同步情况,级联机箱不需要额外处理,只要根据接入级联时钟的节点板对级联输入时钟的监测情况,独立选择合适的级联过来的时钟即可。
下面结合附图及实施例对本发明作进一步详细的描述:
图1为机箱管理模块功能示意图和硬件原理图,硬件核心为逻辑器件实现I2C接口,由模块软件实现各种网管接口,与IPMC进行通信,用于监测、控制机箱中的节点板板和其它功能模块,报告系统异常并进行基本的恢复操作。
1)热插拔管理;
2)电源功率分配管理;
3)机箱散热管理;
4)电子开关控制节点板与背板连接端口的打开/关闭;
5)背板IPMB总线故障检测、管理与恢复。
如图2所示,IPMC子卡软件、硬件主要实现如下功能:
1)提供ATCA规范定义的智能平台管理总线接口,并能够支持热插拔缓冲及隔离控制功能;
2)具备传感器数据记录和其他关键数据的非易失性存储功能;
3)提供对ATCA单板的电源管理接口,包括单板电源开关控制、单板CPU状态、单板有效载荷电源控制;
4)提供ATCA单板前面板指示灯的控制接口,包括离线状态指示灯、热插拔指示灯、告警灯的控制以及前面板扳手开关状态的识别;
5)提供一个硬件监视接口,实现对单板电压、温度的监视,风扇转速测量及转速控制。
如图5所示的时钟子卡原理图,时钟子卡用于对外部基准进行转换、分频、质量监测,由单片机根据时钟基准的优先级和质量情况,选择一路时钟,与子卡上OCXO(恒温晶体振荡器)输出的时钟进行相位比较,相位差值通过D/A(数字/模拟转换)器件转换为模拟电压,控制OCXO时钟的相位与基准时钟一致。此时对OCXO输出的时钟再次分频,生成系统需要的各种频率的同步时钟。可以采用标准的AMC子卡,也可以采用自定义的子卡。
附图6所示为时钟后插模块的结构;中间层小背板模块的结构如图7,其正反面均有两排插座:一排为Zone3插座1,用于连接时钟子卡的时钟基准接入接口和时钟后插模块的时钟基准输出接口;另一排为Zone3插座2,用于连接时钟子卡的级联时钟输出接口和时钟后插模块的级联时钟接入接口;所有Zone3插座1互连,所有Zone3插座2互连。时钟后插模块与中间层小背板配套使用,完成外部基准时钟接入到各个有可能插时钟子卡的节点板,根据级联机箱距离和使用环境,对节点板输出的用于级联机箱同步的时钟进行电平转换,输出到后插卡面板上的插座上,或者通过光模块转换为光信号,以便通过电缆或(和)光纤连接级联机箱。
如图8所示的本发明所述时钟同步系统的整体结构示意图,其中硬件模块部分包括:
A、机箱管理模块;
B、IPMC(智能平台管理控制器)子卡模块;
具体描述见上述附图1、2说明。这两个模块是PICMG3.0规范定义的标准模块,包括实现这两个模块之间通信的IPMI协议,主要完成节点板与机箱之间关于节点板信息上报管理、监控、网管命令实现等单板管理功能。
C、时钟子卡;
D、时钟后插模块;
E、中间层小背板装置;
此三个模块为发明核心,其时钟同步实施方式是:首先来自运营商的外部时钟基准,或者本系统节点板提取外部接口线路时钟,通过线缆接入时钟后插卡,由后插卡传入中间层小背板,中间层小背板上所有Zone3区插座1互连,插座2提供级输出联时钟互连,保证一块时钟后插模块随机插入任意槽位都能够输入时钟基准到节点板,输出级联时钟到后插卡。节点板和后插卡的Zone3插头、插座通过中间层小背板连接,插头1连接插座1,插头2连接插座2。时钟基准通过插头1接入节点板的时钟子卡,进行基准质量监测,选择一路基准时钟进行分频、鉴相,控制时钟子卡上的OCXO输出与基准时钟的频率、相位一致的时钟,然后根据本板的IPMC和机箱管理模块协商结果,控制时钟驱动、分发到背板时钟总线A/B上,通过频率变换,生成系统所需要的其他频率时钟,转换为合适的电平,输出到时钟后插卡,保证任意时刻整个系统只有一个时钟驱动端。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种先进电信计算机体系的时钟同步系统,该系统位于机箱内,所述机箱包括节点板和背板,其特征在于,所述系统包括:时钟子卡、时钟后插模块、中间层小背板模块;
所述时钟后插模块用于接入外部时钟基准,将其通过中间层小背板模块传送给时钟子卡;接收来自时钟子卡的级联时钟信号,对其处理,并提供级联时钟信号输出接口;
所述时钟子卡位于所述节点板上,用于接收、处理外部时钟基准,按照优先级选择一路基准时钟,处理成系统需要的三种频率的时钟后,将其分别发送到所述背板上的三个时钟总线;输出级联时钟信号,通过中间层小背板模块发送给时钟后插模块;
所述中间层小背板模块位于节点板的Zone3区,用于将各槽位节点板上时钟子卡的时钟基准接入接口互连,并用于将各槽位节点板上时钟子卡的级联时钟输出接口互连。
2.如权利要求1所述的先进电信计算机体系的时钟同步系统,其特征在于,所述中间层小背板模块的正反面均有两排插座:一排为Zone3插座1,用于连接时钟子卡的时钟基准接入接口和时钟后插模块的时钟基准输出接口;另一排为Zone3插座2,用于连接时钟子卡的级联时钟输出接口和时钟后插模块的级联时钟接入接口;所有Zone3插座1互连,所有Zone3插座2互连。
3.如权利要求1所述的先进电信计算机体系的时钟同步系统,其特征在于,所述时钟同步系统还包括机箱管理模块,该模块用于配置外部时钟基准,提供给时钟子卡,并向网管报告当前基准选择情况以及时钟同步情况。
4.如权利要求3所述的先进电信计算机体系的时钟同步系统,其特征在于,所述时钟同步系统还包括智能平台管理控制器子卡模块,该模块位于所述节点板上,用于实现单板管理功能,测量、监控节点板状态,记录异常事件日志,并在异常时向所述机箱管理模块上报告警或者状态信息。
5.如权利要求1所述的先进电信计算机体系的时钟同步系统,其特征在于,所述时钟子卡以先进夹层子卡方式独立位于节点板上,所述时钟后插模块以后插卡模块形式位于机箱的后部。
6.一种先进电信计算机体系的时钟同步方法,其特征在于,包括以下步骤:
a:将两个时钟子卡分别插入两个节点板,两个时钟子卡主备用,并将时钟后插模块通过中间层小背板模块与各节点板相连;
b:机箱上电,机箱管理模块正常启动,获取时钟总线驱动端的物理槽位号,该时钟总线驱动端即为插有时钟子卡的节点板;
c:根据上述物理槽位号,机箱管理模块设置上述两个节点板使用同一个时钟基准;
d:时钟后插模块将外部时钟基准通过中间层小背板模块发送给上述两个节点板,其中健康情况最好的节点板处理所述外部时钟基准,按照优先级选择一路基准时钟,处理成系统需要的三种频率的时钟后,将其发送到所述机箱的背板上的三个时钟总线,并获得级联时钟信号,将其发送给时钟后插模块。
7.如权利要求6所述的先进电信计算机体系的时钟同步方法,其特征在于,所述步骤b中获取时钟总线驱动端的物理槽位号的方法为:机箱管理模块与各节点板上的智能平台管理控制器子卡模块通讯,获取节点板上的时钟子卡在位情况,根据节点板的硬件地址获取时钟总线驱动端的物理槽位号。
8.如权利要求6所述的先进电信计算机体系的时钟同步方法,其特征在于,所述步骤d之后还包括:
e:机箱管理模块实时监控上述两个节点板的健康状况,根据健康状况或网管的强制选择命令,选择输出级联时钟信号的节点板,由节点板的硬件控制两个节点板的时钟输出切换以及切换的时间点;
f:级联机箱根据接入级联时钟信号的节点板对级联输入时钟信号的监控情况,选择合适的级联过来的时钟信号。
9.如权利要求6所述的先进电信计算机体系的时钟同步方法,其特征在于,所述步骤d还包括:所述两个节点板的另一节点板只对输入时钟基准进行处理,不允许输出到背板时钟总线和时钟后插模块。
10.如权利要求6所述的先进电信计算机体系的时钟同步方法,其特征在于,所述方法中各节点板的槽位随机选择,不需要相邻。
CN2007100771377A 2007-09-14 2007-09-14 一种先进电信计算机体系的时钟同步系统及方法 Active CN101119171B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2007100771377A CN101119171B (zh) 2007-09-14 2007-09-14 一种先进电信计算机体系的时钟同步系统及方法
BRPI0722011A BRPI0722011B1 (pt) 2007-09-14 2007-12-25 sistema para sincronização de relógios e método para a arquitetura avançada de computação de telecomunicações
PCT/CN2007/003767 WO2009033342A1 (fr) 2007-09-14 2007-12-25 Procédé et système de synchronisation d'horloge pour l'architecture de calcul de télécommunication avancée

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100771377A CN101119171B (zh) 2007-09-14 2007-09-14 一种先进电信计算机体系的时钟同步系统及方法

Publications (2)

Publication Number Publication Date
CN101119171A CN101119171A (zh) 2008-02-06
CN101119171B true CN101119171B (zh) 2011-04-06

Family

ID=39055127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100771377A Active CN101119171B (zh) 2007-09-14 2007-09-14 一种先进电信计算机体系的时钟同步系统及方法

Country Status (3)

Country Link
CN (1) CN101119171B (zh)
BR (1) BRPI0722011B1 (zh)
WO (1) WO2009033342A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299756A (zh) * 2010-06-25 2011-12-28 深圳市邦彦信息技术有限公司 一种MicroTCA中传输TDM业务的方法与系统
CN102227102B (zh) * 2011-06-23 2014-08-20 天津光电通信技术有限公司 大容量的同步数字体系信息筛选与汇聚系统
CN102662455B (zh) * 2012-05-30 2016-04-20 曙光信息产业(北京)有限公司 一种rtm上电的控制装置
CN103067178B (zh) * 2012-07-19 2016-12-21 曙光信息产业(北京)有限公司 一种利用连接器实现的24千兆以太网后插卡
CN103116554B (zh) * 2013-03-05 2015-07-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN104239264B (zh) * 2013-12-27 2018-01-09 邦彦技术股份有限公司 基于atca架构的装置及其时钟信号同步的方法
CN104777875A (zh) * 2015-04-16 2015-07-15 浪潮电子信息产业股份有限公司 一种基于融合架构的可扩展多路服务器系统
CN110222001B (zh) * 2019-05-20 2023-06-20 中国科学技术大学 基于PXIe机箱的反馈控制系统及反馈控制方法
CN111190757B (zh) * 2019-12-10 2023-09-01 散裂中子源科学中心 加速器时序及快速机器保护一体化系统的背板连接插件
CN111427809B (zh) * 2020-03-09 2023-08-04 中国人民解放军海军航空大学青岛校区 皮秒级高精度定时同步高速互联背板
CN111880603B (zh) * 2020-07-27 2022-06-17 浪潮集团有限公司 多机箱反馈结果控制触发同步方法、装置、设备及介质
CN113641555B (zh) * 2021-08-17 2023-11-24 中国联合网络通信集团有限公司 故障设备定位方法、装置、设备及可读存储介质
CN114815965B (zh) * 2022-06-29 2022-09-20 中星联华科技(北京)有限公司 时钟信号的生成和同步方法及装置
CN115981441B (zh) * 2023-03-21 2023-07-25 湖南博匠信息科技有限公司 基于双星拓扑的高级电信计算体系结构机箱组件及机箱

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1786936A (zh) * 2004-12-09 2006-06-14 株式会社日立制作所 多节点服务器装置
CN1937484A (zh) * 2006-09-21 2007-03-28 华为技术有限公司 一种实现多时钟同步的方法及系统
CN101006738A (zh) * 2004-09-08 2007-07-25 Ut斯达康通讯有限公司 基于先进电信计算机体系结构平台的集中式基站系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772188B1 (ko) * 2005-12-08 2007-11-01 한국전자통신연구원 Atca 백플레인 장치 및 이를 이용한 atca 스위치시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101006738A (zh) * 2004-09-08 2007-07-25 Ut斯达康通讯有限公司 基于先进电信计算机体系结构平台的集中式基站系统
CN1786936A (zh) * 2004-12-09 2006-06-14 株式会社日立制作所 多节点服务器装置
CN1937484A (zh) * 2006-09-21 2007-03-28 华为技术有限公司 一种实现多时钟同步的方法及系统

Also Published As

Publication number Publication date
BRPI0722011B1 (pt) 2019-12-24
WO2009033342A1 (fr) 2009-03-19
CN101119171A (zh) 2008-02-06
BRPI0722011A2 (pt) 2015-02-10

Similar Documents

Publication Publication Date Title
CN101119171B (zh) 一种先进电信计算机体系的时钟同步系统及方法
CN101578930B (zh) 机框
WO2021068725A1 (zh) 通信系统及板卡配置方法
CN100511200C (zh) 单串口多cpu的控制方法、系统及设备
CN102033581B (zh) 一种基于多核网络处理器的高可扩展性atca板
CN102724093B (zh) 一种atca机框及其ipmb连接方法
CN101351778A (zh) Amc模块从前面和后面插入的背板
CN101483529B (zh) 模块化交换机及其运行方法
CN108337577A (zh) 一种新型的vpx集成背板
WO2009018758A1 (fr) Système microtca, carte d'horloge et procédé de définition d'horloge
CN101924682B (zh) 一种高级电信计算架构交换系统、方法及通信设备
CN201926952U (zh) 一种基于多核网络处理器的高可扩展性atca板
CN101170431A (zh) 一种交换网络的配置方法及系统
CN115022109A (zh) 一种用于智能边缘一体机的数据管理方法及车站云系统
CN101425892B (zh) 一种系统时钟的实现方法、系统和时钟功能板
CN101001108B (zh) 一种多业务配置平台系统集成板卡装置
CN101296063B (zh) 主备倒换装置及方法、单板
CN105119703A (zh) 多制式时钟MicroTCA系统及时钟管理方法
CN101166098A (zh) 双宽先进夹层卡、先进夹层卡混合配置的通信系统和单元
CN101459860A (zh) 用于机架式设备标准槽位扩展的转接板及实现方法
US6542952B1 (en) PCI computer system having a transition module and method of operation
CN201985875U (zh) 一种MicroTCA架构同步时钟的分配装置
CN100459720C (zh) 传输设备扩展系统
CN103544133B (zh) 一种转换装置及方法
CN220171540U (zh) 多总线通信系统架构和服务器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant