[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101072213A - 一种多天线的复用插值装置 - Google Patents

一种多天线的复用插值装置 Download PDF

Info

Publication number
CN101072213A
CN101072213A CNA2006100788072A CN200610078807A CN101072213A CN 101072213 A CN101072213 A CN 101072213A CN A2006100788072 A CNA2006100788072 A CN A2006100788072A CN 200610078807 A CN200610078807 A CN 200610078807A CN 101072213 A CN101072213 A CN 101072213A
Authority
CN
China
Prior art keywords
antenna
sample
output
mouth
metadata cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100788072A
Other languages
English (en)
Other versions
CN101072213B (zh
Inventor
古艳涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2006100788072A priority Critical patent/CN101072213B/zh
Priority to PCT/CN2007/000738 priority patent/WO2007128187A1/zh
Priority to EP07711059.1A priority patent/EP2023495B1/en
Publication of CN101072213A publication Critical patent/CN101072213A/zh
Application granted granted Critical
Publication of CN101072213B publication Critical patent/CN101072213B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Transmission System (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明公开了一种多天线的复用插值装置，连接在WCDMA基带天线接口与RAKE接收机之间，其中，包括四个功能单元，即：数据缓存单元、积分RAM单元、移位积分寄存器组和插值单元；其中所述数据缓存单元用于缓存天线接口的多天线复用数据流，并在外部输入的码片同步信号以及1/2码片同步信号的控制下将多天线复用数据流分解为单天线数据流，并输出给移位积分寄存器组的R口，其数据流是单天线在一个码片周期内采集的多个样本值。本发明装置由于采用本发明对天线样本数据采用实时处理的方式，避免了为满足RAKE接收机对样本精度的要求而对基带天线接口的采样速率提出更为苛刻的性能要求，从而节省了大量的存储器资源。

Description

一种多天线的复用插值装置
技术领域
本发明涉及一种多天线复用插值装置，尤其涉及的是一种提高天线样本精度的多天线复用插值器硬件电路装置。
背景技术
现有技术的RAKE接收机目前是W_CDMANode B基带处理系统中比较成熟的基带处理技术，为了满足W_CDMA通信系统对基带处理性能的要求，RAKE接收机前端的基带天线接口需要向RAKE接收机输送高精度的天线样本数据。
为了实现这个目标就势必需要大大提高基带天线端口处理逻辑在采样速度、缓存深度等各方面的性能要求，目前基带天线端口发送给RAKE接收机的天线样本精度只能达到2倍码片精度，即每个码片周期基带天线接口采集两个天线样本，远未达到RAKE接收机需要的8倍码片精度的要求。
为了解决这个问题，需要在RAKE接收机前端通过多天线复用插值器将2倍码片的样本转换为8倍码片精度的样本。
目前国内插值器这方面的专利主要局限于调制解调器方面的高速数据采集、视频信号处理以及滤波器前端的速率调整等方面的应用，例如马库尼通信有限公司的中国专利号CN00813427.8号专利，它首先通过一个抽取器对信号进行抽取以减小来信号的采样速率，然后再用一个核心滤波器对抽取后的样本进行滤波，最后通过一个插值器把滤波后的信号恢复成原来的样本速率。从这个装置的工作原理可知，这个装置的输入输出样本精度前后并没有发生实质的变化，不适合W_CDMA基带处理系统通过对多天线复用数据流进行插值来提高天线样本精度，并同时完成解天线复用和样本数据流格式转换的要求。
因此，现有技术存在缺陷，而有待于改进和发展。
发明内容
本发明的目的在于提供一种多天线的复用插值装置，根据W_CDMA基带系统天线样本采集的特点提出一种提高天线样本精度的多天线复用插值器实现电路，在不增加基带天线端口数据采集要求的基础上成功的将2倍码片精度的多天线复用数据流转换为RAKE接收机要求的8倍码片精度的样本数据流，同时在插值过程中自动完成解天线复用和天线数据格式转换，满足RAKE接收机对天线数据流格式的要求。
本发明的技术方案包括：
一种多天线的复用插值装置，连接在WCDMA基带天线接口与RAKE接收机之间，其中，包括四个功能单元，即：数据缓存单元、积分RAM单元、移位积分寄存器组和插值单元；其中
所述数据缓存单元用于缓存天线接口的多天线复用数据流，并在外部输入的码片同步信号以及1/2码片同步信号的控制下将多天线复用数据流分解为单天线数据流，并输出给移位积分寄存器组的R口，其数据流是单天线在一个码片周期内采集的多个样本值；
所述积分RAM单元用于在码片同步信号的控制下将每根天线在多个码片周期内采集的天线样本按天线号缓存在其内部RAM的不同地址上，并配合所述移位积分寄存器组完成移位操作的功能；
所述移位积分寄存器用于接收当前码片周期内数据缓存单元输出的单天线在一个码片周期内采集到的多个天线样本，并将其与该天线在积分RAM单元缓存的前几个码片周期内采集的天线样本进行拼接组合；
所述插值单元用于按照WCDMA基带插值算法将单天线采集到的天线样本内插到规定精度以满足后端RAKE接收机对输入样本数据精度的要求。
所述的装置，其中，所述数据缓存单元将每根天线在一个码片周期内所收到的各个天线样本点搜集整理在一起发送出给多天线复用插值器的移位积分寄存器组进行天线样本拼接；所述积分RAM单元的输入连接到移位积分寄存器组的B口输出，其输出连接到移位积分寄存器组的I口输入；所述插值单元的输入端连接到移位积分寄存器组的A口输出端，输出端连接到RAKE接收机的输入端。
所述的装置，其中，所述数据缓存单元用于解天线复用，其包括第一数据缓存、第二数据缓存、第一读写控制信号发生器、天线号计数器和选择器；其中所述第一数据缓存和第二数据缓存分别由两块独立的双口RAM构成，每块RAM的B口只读，A口只写；
所述第一读写控制信号发生器用于控制对所述第一及第二数据缓存的读写；
所述天线号计数器用于每当检测到码片同步信号有效时进行复位为零，并以时钟为周期进行翻转；
所述选择器用于根据天线号计数器的计数结果从第一数据缓存和第二数据缓存读出的多天线复用数据流中选出单根天线在1个码片周期内的所有采样样本，并进行拼接后输出。
所述的装置，其中，所述RAM的宽度为32bits，深度为16，其中低8个地址单元构成L区，高8个地址单元构成H区。
本发明所提供的一种多天线的复用插值装置，由于采用本发明对天线样本数据采用实时处理的方式，避免了为满足RAKE接收机对样本精度的要求而对基带天线接口的采样速率提出更为苛刻的性能要求，同时也避免了基带天线接口消耗大量的存储器来缓存数据，从而节省了大量的存储器资源。
附图说明
图1为本发明装置的基带天线接口的一种天线复用输出方式示意图；
图2为本发明的多天线复用插值器的结构框图；
图3为本发明的天线复用插值器的输入时序图；
图4为本发明的天线复用插值器的输出时序图；
图5为本发明的天线缓存单元的硬件实现框图；
图6为本发明的天线缓存RAM的结构框图；
图7为本发明的积分RAM单元的硬件实现框图；
图8为本发明的移位积分寄存器组的硬件实现框图；
图9为本发明的插值单元的硬件实现框图；
图10为本发明的插值运算单元的硬件实现框图；
图11为本发明的乘加单元的硬件实现框图。
具体实施方式
以下，结合附图，将对本发明的各较佳实施例进行更为详细的说明。
本发明多天线的复用插值装置，在W_CDMA基带天线接口发送给RAKE接收机的数据流是一组复用后的多天线数据流，即在每个时钟周期天线接口将多根天线的一个采样点组合在一起发送给RAKE接收机。
如图1所示，给出了一种W_CDMA基带天线接口发往RAKE接收机的天线复用组合方式，本发明根据基带天线接口输出的多天线样本复用结构特点，结合基带插值算法给出一种提高天线样本精度的多天线复用插值器实现电路如图2所示，通过对图2各个功能单元内部的硬件实现结构进行细微的调整，本发明可以适应多种天线数据流组合方式的处理要求。
本发明多天线的复用插值装置如图2所示，主要由四个功能单元组成，即：数据缓存单元、积分RAM单元、移位积分寄存器组和插值单元，其中数据缓存单元的主要功能是缓存天线接口的多天线复用数据流，并在外部输入的码片同步信号以及1/2码片同步信号的控制下将多天线复用数据流分解为单天线数据流，同时，将每根天线在一个码片周期内所收到的各个天线样本点搜集整理在一起发送出给内部逻辑处理。
所述数据缓存单元的输入为天线接口输出的多天线复用数据流、码片同步信号和1/2码片同步数据流，输出给移位积分寄存器组R口的数据流是单天线在一个码片周期内采集的多个样本值；所述积分RAM单元的主要功能在码片同步信号的控制下是将每根天线在多个码片周期内采集的天线样本按天线号缓存在其内部RAM的不同地址上，并配合移位积分寄存器组完成移位操作的功能，积分RAM单元的输入连接到移位积分寄存器组的B口输出，其输出连接到移位积分寄存器组的I口输入。
所述移位积分寄存器的主要功能是接收当前码片周期内数据缓存单元输出的单天线在一个码片周期内采集到的多个天线样本，并将其与该天线在积分RAM单元缓存的前几个码片周期内采集的天线样本进行拼接组合，整合成插值单元所需要的数据结构，同时配合积分RAM单元将R口收到的样本数据通过B口缓存到积分RAM对应的地址单元中，移位积分寄存器组的R口输入端连接到数据缓存单元的输出，I口输入端连接到积分RAM单元的输出端，移位积分寄存器的A口输出端连接到插值单元的输入端，B口输出端连接到积分RAM单元的输入端；插值器的主要功能是按照W_CDMA基带插值算法将单天线采集到的天线样本内插到规定精度以满足后端RAKE接收机对输入样本数据精度的要求，插值单元的输入端连接到移位积分寄存器组的A口输出端，输出端连接到RAKE接收机的输入端。
本发明装置适用于基带天线接口到RAKE接收机间的解天线复用格式转换和样本采样精度的转换，由于基带天线接口输出的天线复用格式可以有多种，对于不同的天线复用格式，本发明装置在具体的硬件实现结构上存在细微的差别，以下基于图3所示的多天线复用插值器输入信号时序和图4所示的多天线复用插值器输出信号时序来描述本发明装置的具体实施方式。
在图2所示的多天线复用插值器硬件实现结构图中，所述数据缓存单元是主要的解天线复用的功能单元，其硬件实现结构如图5所示，它主要包括五个功能单元即第一数据缓存RAM1、第二数据缓存RAM2、第一读写控制信号发生器1、天线号计数器和选择器，其中，第一数据缓存RAM1和第二数据缓存RAM2的结构框图如图6所示。
第一数据缓存RAM1和第二数据缓存RAM2由两块独立的双口RAM构成，每块RAM的B口只读，A口只写，RAM的宽度为32bits，深度为16，其中低8个地址单元构成L区，高8个地址单元构成H区，当系统工作时，第一数据缓存RAM1在第一读写控制信号发生器1的控制下将接收到多天线复用样本缓存到L区的对应地址上，以1/2码片为周期将第一数据缓存RAM1的8个地址上存入16根天线的一个样本，每个地址在一个时钟周期内缓存2根天线的样本数据，在下一个1/2码片周期内16根天线的另一个样本缓存到第二数据缓存RAM2的L区，在第三个1/2码片周期内再将16根天线的一个样本点写入到第一数据缓存RAM1的H区中，在第四个1/2码片周期内将16根天线的一个样本点写入到第二数据缓存RAM2的H区中，然后，在接下来的时间里以1/2码片为周期按照先写第一数据缓存RAM1的L区，再写第二数据缓存RAM2的L区，再写第一数据缓存RAM1的H区，再写第二数据缓存RAM2的H区的顺序，不断重复缓存基带天线接口按照图3的复用格式发送过来的多天线样本数据流。
所述第一数据缓存RAM1和第二数据缓存RAM2在第一读写控制信号发生器1的控制下以码片为周期向选择器同时输出各自H区或L区各个地址单元上的数据，每块RAM的读操作在一个码片周期的16个时钟内只在偶时钟内生效，其余时间读数据总线处于保持状态，每块RAM的读操作与其写操作之间形成典型的乒乓操作方式，也就是说，当基带天线接口开始对第一数据缓存RAM1或第二数据缓存RAM2的L区进行写操作时，第一数据缓存RAM1和第二数据缓存RAM2的读操作开始对两块RAM的H区生效，当第一数据缓存RAM1的H区开始写操作时，数据缓存RAM1和RAM2的读操作开始对两块RAM的L区生效。
第一数据缓存RAM1和第二数据缓存RAM2的A口数据输入端同时接多天线复用插值器的外部数据输入总线，A口的地址总线、片选信号和写控制信号等写控制信号连接到第一读写控制信号发生器1的输出端，B口的输出数据总线连接选择器的输入端，写控制信号连接第一读写控制信号发生器1的输出端；第一读写控制信号发生器1主要功能是在1/2码片同步信号和码片同步信号的控制下按照第一数据缓存RAM1和第二数据缓存RAM2的读写行为模式产生第一数据缓存RAM1和第二数据缓存RAM2的A口和B口读写控制信号，第一读写控制信号发生器1的输入是基带天线接口输出的1/2码片同步信号和码片同步信号，所产生的读写控制信号连接到第一数据缓存RAM1和第二数据缓存RAM2相应的RAM端口；天线号计数器是一个1bit的计数器，天线计数器每当检测到码片同步信号有效时进行复位为零，然后以时钟为周期进行翻转，天线号计数器的输入为基带天线接口输出的码片同步信号，输出连接到选择器的输入端；选择器的功能主要是根据天线号计数器的计数结果从第一数据缓存RAM1和第二数据缓存RAM2读出的多天线复用数据流中选出单根天线在1个码片周期内的所有采样样本，进行拼接后输出，选择器的输入为天线号计数器的输出以及第一数据缓存RAM1和第二数据缓存RAM2的读数据总线，输出作为数据缓存单元的输出连接到移位积分寄存器组的R口输入。
所述积分RAM单元在本装置中的作用是将解复用后各个天线在多个码片周期内采集到的样本数据整合到一起，按照天线号缓存到其内部的积分RAM中，同时，与移位积分寄存器组相互配合完成移位操作的功能，积分RAM单元的硬件实现框图如图7所示，它主要包括积分RAM和第二读写控制信号发生器2，其中积分RAM单元是一块双口RAM，端口特性是A口只写，B口只读，宽度是128bits，深度为16。
当系统工作时，在第二读写控制信号发生器2的控制下，B口从每个码片周期第一个时钟开始依次读出每根天线在积分RAM单元中的缓存数据，每个时钟读一根天线的数据，而A口相对于B口延时一个时钟周期后，将移位积分寄存器组B口输出的数据写入到积分RAM单元的同一地址中，积分RAM单元的A口写数据总线连接到移位积分寄存器组B输出端口，积分RAM单元的B口读数据总线输出到移位积分寄存器组的I输入端口，而A口和B口的地址总线、片选信号、读写使能信号等控制信号连接到第二读写控制信号发生器2的输出端口；读写控制发生器2的主要功能是在码片同步信号的控制下，根据积分RAM单元的读写行为模式产生相应的地址信号、片选信号和读写使能信号等控制信号，其输入为基带天线端口发送的码片同步信号，输出连接到积分RAM单元相应端口的控制端。
所述移位寄存器组在本发明装置中的主要作用，是接收当前码片周期内数据缓存单元输出的单天线在一个码片周期内采集到的多个天线样本，并将其与该天线在积分RAM单元缓存的前几个码片周期内采集的天线样本进行拼接组合，整合成插值单元所需要的数据结构，同时配合积分RAM单元将R口收到的样本数据通过B口缓存到积分RAM对应的地址单元中。
本发明所述移位寄存器组的硬件实现结构如图8所示，所述移位寄存器组包括一组寄存器单元，每个寄存器单元可以接收外部单元送过来的一个样本值，其中移位寄存器组的R端口连接数据缓存单元的输出端，通过R口可以将数据缓存单元的第一数据缓存RAM1和第二数据缓存RAM2的B口输出连接到移位寄存器组的寄存器单元1和寄存器单元0上，移位寄存器组的I端口连接到积分RAM单元的输出端，通过I端口可以将积分RAM单元读出各个样本点缓存于移位寄存器组的寄存器单元2到寄存器单元9内，移位寄存器组的B口输出连接到积分RAM单元的输入，而A口输出则连接到插值单元的输入端。
插值单元是本发明装置内的实现基带插值算法的功能单元，其所采用的是一种目前较为通用的基带插值算法，其算法实现过程可由下面的公式描述：
Figure A20061007880700122
Figure A20061007880700123
Figure A20061007880700124
上式中p0、p1、p2和p3为天线复用插值器从外部接收到的四个相位的插值系数，每个相位由8个插值系数组成，如下表所示：
  插值相位                            插值系数
    P0  P0(0) P0(1) P0(2) P0(3) P0(4) P0(5) P0(6) P0(7)
    P1  P1(0) P1(1) P1(2) P1(3) P1(4) P1(5) P1(6) P1(7)
    P2  P2(0) P2(1) P2(2) P2(3) P2(4) P2(5) P2(6) P2(7)
    P3  P3(0) P3(1) P3(2) P3(3) P3(4) P3(5) P3(6) P3(7)
所述插值单元的硬件实现框图如图9所示，所述插值单元主要由两个相同的插值运算单元组成即第一插值运算单元91和第二插值运算单元92，插值运算单元的主要功能是将外部输入的8个天线样本b7～b0分别与四个插值相位各自的8个插值系数对应相乘，并对乘积结果进行累加产生插值结果。
每个插值运算单元又包括4个乘加单元，如图10所示，单个乘加单元的硬件结构如图11所示，由于每个插值运算单元产生四个对应于插值相位的插值结果，因此插值单元每次可同时产生8个插值结果作为硬件实现的插值算法的最终结果输出，插值单元的一个输入端口连接到移位积分寄存器组的A口输出，另一个输入端口连接着四个相位插值系数，输出端口r7～r0连接到基带RAKE接收机的输入端口；所述第一插值运算单元91的输入端口b7～b0连接插值单元的输入端口a0～a7，输出端口c3～c0连接插值单元的输出端口r7～r4；所述第二插值运算单元92的输入端口b7～b0连接插值单元的输入端口a1～a8，输出端口c3～c0连接插值单元的输出端口r3～r0，插值运算单元内部每个乘加单元都有两个输出端口总线和一个输出端口总线，其中一个输入端口总线连接插值运算单元的天线样本输入b7～b0，另一个输入端口总线连接一个插值相位pk，k＝0，1，2，3的8个插值系数输入，乘加单元的输出端口总线作为插值运算单元的一个输出总线连接到插值运算单元的输出端口ck，k＝0，1，2，3，在插值器的输出端，各个乘加单元的输出被作为插值算法的最终运算结果通过插值单元的输出端口向RAKE接收机输送高精度的天线样本，以满足RAKE接收机对天线样本精度的要求。
通过上面对本发明装置的工作原理和硬件实现结构的描述，可以总结出本发明装置具有以下优点：
本发明装置对天线样本数据采用实时处理的方式，这样一方面避免了为满足RAKE接收机对样本精度的要求而对基带天线接口的采样速率提出更为苛刻的性能要求，另一方面也避免了基带天线接口消耗大量的存储器来缓存数据，从而节省了大量的存储器资源。
同时，本发明装置根据不同的天线数据流复用方式可进行灵活调整，在不对RAKE接收机产生影响的同时可以适应基带天线接口输出多种天线复用数据流的情况。
本发明装置在进行简单调整后，可以实现不同精度的插值算法，并且可输出高精度的天线样本数据流，后端的RAKE接收机各个处理子单元在满足系统性能要求的前提下可根据自己的实际需要，在本装置输出数据精度的基础上进行简单抽取，灵活的降低样本精度，以达到节省资源的目的。
应当理解的是，上述针对具体实施例的描述较为详细，但不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (4)

1、一种多天线的复用插值装置，连接在WCDMA基带天线接口与RAKE接收机之间，其特征在于，包括四个功能单元，即：数据缓存单元、积分RAM单元、移位积分寄存器组和插值单元；其中
所述数据缓存单元用于缓存天线接口的多天线复用数据流，并在外部输入的码片同步信号以及1/2码片同步信号的控制下将多天线复用数据流分解为单天线数据流，并输出给移位积分寄存器组的R口，其数据流是单天线在一个码片周期内采集的多个样本值；
所述积分RAM单元用于在码片同步信号的控制下将每根天线在多个码片周期内采集的天线样本按天线号缓存在其内部RAM的不同地址上，并配合所述移位积分寄存器组完成移位操作的功能；
所述移位积分寄存器用于接收当前码片周期内数据缓存单元输出的单天线在一个码片周期内采集到的多个天线样本，并将其与该天线在积分RAM单元缓存的前几个码片周期内采集的天线样本进行拼接组合；
所述插值单元用于按照WCDMA基带插值算法将单天线采集到的天线样本内插到规定精度以满足后端RAKE接收机对输入样本数据精度的要求。
2、根据权利要求1所述的装置，其特征在于，所述数据缓存单元将每根天线在一个码片周期内所收到的各个天线样本点搜集整理在一起发送出给多天线复用插值器的移位积分寄存器组进行天线样本拼接；所述积分RAM单元的输入连接到移位积分寄存器组的B口输出，其输出连接到移位积分寄存器组的I口输入；所述插值单元的输入端连接到移位积分寄存器组的A口输出端，输出端连接到RAKE接收机的输入端。
3、根据权利要求2所述的装置，其特征在于，所述数据缓存单元用于解天线复用，其包括第一数据缓存、第二数据缓存、第一读写控制信号发生器、天线号计数器和选择器；其中所述第一数据缓存和第二数据缓存分别由两块独立的双口RAM构成，每块RAM的B口只读，A口只写；
所述第一读写控制信号发生器用于控制对所述第一及第二数据缓存的读写；
所述天线号计数器用于每当检测到码片同步信号有效时进行复位为零，并以时钟为周期进行翻转；
所述选择器用于根据天线号计数器的计数结果从第一数据缓存和第二数据缓存读出的多天线复用数据流中选出单根天线在1个码片周期内的所有采样样本，并进行拼接后输出。
4、根据权利要求3所述的装置，其特征在于，所述RAM的宽度为32bits，深度为16，其中低8个地址单元构成L区，高8个地址单元构成H区。
CN2006100788072A 2006-05-08 2006-05-08 一种多天线的复用插值装置 Expired - Fee Related CN101072213B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006100788072A CN101072213B (zh) 2006-05-08 2006-05-08 一种多天线的复用插值装置
PCT/CN2007/000738 WO2007128187A1 (fr) 2006-05-08 2007-03-07 Dispositif d'interpolation à multiplexage multi-antenne
EP07711059.1A EP2023495B1 (en) 2006-05-08 2007-03-07 A multi- antennae multiplexing interpolation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006100788072A CN101072213B (zh) 2006-05-08 2006-05-08 一种多天线的复用插值装置

Publications (2)

Publication Number Publication Date
CN101072213A true CN101072213A (zh) 2007-11-14
CN101072213B CN101072213B (zh) 2011-05-25

Family

ID=38667409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100788072A Expired - Fee Related CN101072213B (zh) 2006-05-08 2006-05-08 一种多天线的复用插值装置

Country Status (3)

Country Link
EP (1) EP2023495B1 (zh)
CN (1) CN101072213B (zh)
WO (1) WO2007128187A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487286A (zh) * 2010-12-01 2012-06-06 中兴通讯股份有限公司 一种数据处理方法及装置
CN102684846A (zh) * 2011-03-17 2012-09-19 中兴通讯股份有限公司 信道解调过程中数据处理方法、装置及网络设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098090B (zh) * 2009-12-11 2013-07-24 上海贝尔股份有限公司 多天线接收机中用于缓存数据的方法及相应器件和接收机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139289A (ja) * 1997-07-17 1999-02-12 Nec Corp 演算回路
DE19741991C1 (de) * 1997-09-24 1999-05-06 Medav Digitale Signalverarbeit Verfahren zum Bestimmen einer richtungsaufgelösten komplexen Impulsantwort eines Funkkanals und Meßsystem
JP3322243B2 (ja) * 1999-06-30 2002-09-09 日本電気株式会社 直接拡散ｃｄｍａ受信機
DE19940926A1 (de) * 1999-08-27 2001-03-01 Bosch Gmbh Robert Filtereinrichtung mit Kernfilter, Dezimator und Interpolator
US7002997B2 (en) * 2001-06-22 2006-02-21 Winbond Electronics Corp. Interpolation filter structure
US6876319B2 (en) * 2002-09-20 2005-04-05 Intersil Americas Inc. Integrated modulator and demodulator configuration

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487286A (zh) * 2010-12-01 2012-06-06 中兴通讯股份有限公司 一种数据处理方法及装置
CN102684846A (zh) * 2011-03-17 2012-09-19 中兴通讯股份有限公司 信道解调过程中数据处理方法、装置及网络设备
CN102684846B (zh) * 2011-03-17 2015-05-20 中兴通讯股份有限公司 信道解调过程中数据处理方法、装置及网络设备

Also Published As

Publication number Publication date
EP2023495A4 (en) 2010-10-27
EP2023495A1 (en) 2009-02-11
EP2023495B1 (en) 2013-05-29
WO2007128187A1 (fr) 2007-11-15
CN101072213B (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN111832240B (zh) Fifo数据传输方法及fifo存储装置
CN103297055A (zh) 一种采用fpga实现多路串行adc同步的装置
CN102163180B (zh) 一种i2c总线接口电路模块及其控制方法
CN101072213B (zh) 一种多天线的复用插值装置
CN111949577A (zh) 一种高速高精度采样数据大容量存储快速传输方法
CN113190291B (zh) 一种基于片上网络数据采集的可配置协议转换系统及方法
CN102342071A (zh) 一种实现fft/ifft变换的电路及方法
CN102508803A (zh) 一种矩阵转置存储控制器
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
CN102170302A (zh) 基于fpga的智能天线抗干扰片上系统及方法
CN205229465U (zh) 多模gnss接收机的基带芯片及多模gnss接收机
CN105786741A (zh) 一种soc高速低功耗总线及转换方法
CN106982103B (zh) 在100g以上光传输芯片中控制ptp报文的方法及系统
CN110058207B (zh) 一种用于雷达信号传输的多lane数据同步及重组系统与方法
CN111966628B (zh) 一种多核组合式大容量数据同步存储方法
CN111338983A (zh) 一种高速数据缓存结构及方法
CN112543025A (zh) 基于矩阵化的高速串行ad采样及数据处理系统及方法
CN201859658U (zh) 嵌入式sdram存储模块
CN116431539A (zh) 一种基于fdma ddr存储器读写设计
CN101923524B (zh) 一种基于clb总线的存储器接口方法
CN100561590C (zh) 一种读取内存中数据的方法和系统
CN100568759C (zh) 一种wcdma系统中峰值搜索的方法
CN113806277A (zh) 基于srio协议的fpga与dsp的数据传输系统
CN207835492U (zh) 一种双缓存载波解调系统
CN113726499A (zh) 数字采样数据高速插值同步方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20160508