CN101060139A

CN101060139A - 非晶氧化锌薄膜晶体管及其制造方法

Info

Publication number: CN101060139A
Application number: CN 200610148646
Authority: CN
Inventors: 金昌桢; 宋利宪; 姜东勋; 朴永洙
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-04-17
Filing date: 2006-11-22
Publication date: 2007-10-24

Abstract

本发明提供了一种非晶氧化锌(ZnO)薄膜晶体管(TFT)及其制造方法，所述非晶ZnO TFT包括：衬底；半导体沟道，在衬底上由包括n(GaO₃)、m(InO₃)和(ZnO)k的非晶ZnO基化合物半导体材料形成；源极和漏极电极，电接触半导体沟道的两端；栅极，形成围绕半导体沟道的电场；和栅极绝缘体，设置于栅极和半导体沟道之间。可以满足不等式条件n≥1.5、m≥1.5、k＞0。

Description

非晶氧化锌薄膜晶体管及其制造方法

技术领域

本发明涉及一种氧化锌(ZnO)薄膜晶体管(TFT)，且更具体而言，涉及一种低温ZnO TFT及其制造方法。

背景技术

非晶硅TFT可以利用低温工艺来制造，但是这样的TFT具有非常低的迁移率，且不满足固定电流偏压条件。多晶硅TFT具有高的迁移率且满足固定电流测试条件，但是不具有均匀的特性。于是，多晶硅TFT不能具有大的面积且需要高温工艺。取代硅半导体材料的被用作金属氧化物半导体材料的ZnO被应用于TFT、传感器、光学波导、压电元件等。

现将描述形成普通ZnO TFT的材料。沟道由ZnO形成，且接触沟道的两端的源极和漏极和形成围绕沟道的电场的栅极由比如Mo的金属形成。而且，栅极和沟道之间的栅极绝缘体由SiN_x或SiO₂形成。具有这样的结构的晶体管用由比如SiO₂或SiN_x的材料形成的保护层或钝化层来覆盖，以与形成于晶体管上的其他元件绝缘并保护之。

由Hosono等发明的美国专利No.2005/0039670提出了一种由用In、Ga等掺杂的ZnO基化合物氧化物晶体生长单晶薄膜形成的TFT。需要单晶衬底以制造所公开的TFT，且由此必须使用脉冲激光沉积(PLD)在高温形成单晶薄膜。该方法对于制造大屏幕显示器是不利的。尤其，该方法采用了单晶衬底且因此不适于量产。

为了将ZnO TFT应用于控制用作OLED显示器的发光源的有机发光二极管(OLED)的驱动晶体管，ZnO TFT必须具有固定电流特性条件，从而它们稳定地工作并持久。

发明内容

本发明提供了一种非晶ZnO TFT，其可以利用非晶ZnO沟道以低温工艺制造且满足固定电流偏压条件，从而在高电流下稳定操作。

根据本发明的一方面，提供有一种非晶氧化锌(ZnO)薄膜晶体管(TFT)，其包括：衬底；半导体沟道，在衬底上由包括n(GaO₃)·m(InO₃)·(ZnO)k的非晶ZnO基化合物半导体材料形成；源极和漏极电极，电接触半导体沟道的两端；栅极，形成围绕半导体沟道的电场；和栅极绝缘体，设置于栅极和半导体沟道之间。可以满足不等式条件n≥1.5、m≥1.5、k＞0。

源极和漏极电极可以由In₂O₃和ZnO的混合物形成。

栅极可以形成于半导体沟道上。而且，栅极可以形成于半导体沟道和衬底之间。

根据本发明的另一方面，提供有一种制造非晶ZnO TFT的方法，所述方法包括：提供衬底；在衬底上形成非晶ZnO基化合物半导体材料的半导体沟道；形成电接触半导体沟道的两端的源极和漏极电极；形成栅极，栅极形成围绕半导体沟道的电场；和形成设置于栅极和半导体沟道之间的栅极绝缘体。半导体沟道的形成可以包括使用包括n(GaO₃)·m(InO₃)·(ZnO)k的靶来形成半导体层，和构图半导体层来形成半导体沟道。可以满足不等式条件n≥1.5、m≥1.5、k＞0。不等式中的k可以具有与m和n的至少之一的不同的值。

附图说明

参考附图，提供详细描述其示范性实施例，本发明的以上和其他特征和优点将变得更加显见，在附图中：

图1是根据本发明的实施例的顶栅型ZnO TFT的示意性剖面图；

图2是根据本发明的另一实施例的底栅型ZnO TFT的示意性剖面图；

图3是示出根据本发明的ZnO TFT的固定电流测试的结果的曲线图；

图4是示出检测本发明的ZnO TFT的性能的结果的曲线图，其由漏电流Id相对于栅极电压Vg的变化而探知，栅极电压Vg对于0.1V、5V和10V的源极-漏极电压测量；

图5是示出相对于栅电压Vg的漏电流Id的变化的曲线图，这里，在决定在施加高的源极-漏极电流的条件下是否存在固定电流的测试之后测量漏电流Id的变化；

图6A到6G是示出图1所示的顶栅型ZnO TFT的制造方法的剖面图；和

图7A到7E是示出图2所示的底栅型ZnO TFT的制造方法的剖面图。

具体实施方式

为了概况地描述本发明，利用350℃或以下的低温工艺形成了半导体沟道，且半导体沟道具有n(GaO₃)·m(InO₃)·(ZnO)k的组成，其中满足不等式条件n≥1.5、m≥1.5、k＞0。这里，不等式中的k具有与m和n的至少之一的不同的值。

根据本发明的实施例，使用为低温工艺的溅射工艺，具体而言射频(RF)磁控溅射方法，形成了ZnO TFT，其具有由包括1∶1∶1 mol％比例的GaO₃-InO₃-ZnO的半导体材料形成的非晶半导体沟道。

其后，将参考其中显示了本发明的示范性实施例的附图，更全面地描述本发明。

图1是根据本发明的实施例的顶栅型ZnO TFT的示意性剖面图，且图2是根据本发明的另一实施例的底栅型ZnO TFT的示意性剖面图。

参考图1，半导体沟道11由1∶1∶1 mol％比例的GaO₃、InO₃、ZnO的混合物在硅或比如玻璃或塑料的透明材料形成的衬底10上形成到70nm的厚度。源极和漏极电极12s和12d由InO₃和ZnO的混合物在半导体沟道11的两端形成为100nm的厚度。源极和漏极电极12s和12d与半导体沟道11的端部重叠预定的宽度。栅极绝缘体13由比如SiO₂或SiN_x的绝缘材料在半导体沟道11上和源极和漏极电极12s和12d上形成到200nm的厚度。栅极14由比如Mo等的导电材料在栅极绝缘体13上形成到200nm的厚度，从而面对半导体沟道11的中心部分。钝化层15由SiO₂或SiN_x在栅极14上形成以覆盖栅极14和栅极绝缘体13。

参考图2，栅极21由Mo在衬底20上形成到200nm的厚度。栅极绝缘体22由比如SiO₂或SiN_x的绝缘材料在栅极21上形成到200nm的厚度。半导体沟道23由1∶1∶1mol％比例的GaO₃、InO₃、ZnO的混合物在栅极绝缘体22上形成到70nm的厚度。半导体沟道23的两端延伸不与栅极21重叠。源极和漏极电极24s和24d由InO₃和ZnO的混合物在半导体沟道23的两端形成为100nm的厚度。源极和漏极电极24s和24d与半导体沟道23重叠预定的宽度。钝化层25由Si0₂或SiN_x在半导体沟道23和源极和漏极电极24s和24d上形成。

衬底10和20可以由不透明或透明材料形成，取决于应用本发明的ZnOTFT的产品的类型。例如，如果ZnO TFT被应用于使用底发射方法的有机发光显示器，衬底10和20必须由比如玻璃、塑料等的透明材料形成。

根据上述两个实施例的ZnO TFT的特征在于ZnO TFT的沟道均由1∶1∶1mol％比例的GaO₃、InO₃、ZnO的混合物形成，且由于低温而处于非晶态。于是，根据本发明的这样的ZnO TFT使用非晶半导体材料且稳定地工作。具体而言，本发明的ZnO TFT满足固定电流测试的条件，且因此可以作为选择有机发光二极管(OLED)的像素的开关晶体管和需要控制高电流的驱动OLED的驱动晶体管来工作。

图3是示出根据本发明的ZnO TFT的固定电流测试的结果的曲线图。ZnO TFT包括具有200μm宽度和4μm长度的半导体沟道和由InO₃和ZnO的混合物形成的源极电极和漏极电极。使用如上所述的低温沉积射频(RF)磁控溅射方法，半导体沟道以及源极电极和漏极电极在350℃的温度下形成。当进行固定电流测试时，ZnO TFT的温度是45℃，且将3μA的电流施加到源极和漏极电极持续100小时。在以上条件下测量的源极和漏极电极之间的电压变化ΔV保持为0.3V或以下。该结果是非常满意的，且因此显示了该ZnO TFT可以被用作高电流驱动晶体管，例如OLED驱动晶体管。本发明的ZnO TFT使用了非晶半导体沟道。具体而言，非晶半导体沟道可以在低温工艺中形成。于是，ZnO TFT可以被应用于使用比如玻璃和塑料的衬底的大屏幕显示器，所述衬底易受热损伤。

图4是示出检测本发明的ZnO TFT的性能的结果的曲线图，其由漏电流Id相对于栅极电压Vg的变化而探知，栅极电压Vg对于0.1V、5V和10V的源极-漏极电压测量。根据该检测，ZnO TFT的开启电流是10^-4A，且ZnOTFT的截止电流是10^-12A。于是，开启电流对于截止电流的比例是10⁸，其为一适当的值。这里，沟道的迁移率是40cm²/Vs，且栅极摆动电压是约0.385V/dec。

图5是示出相对于栅电压Vg的漏电流Id的变化的曲线图，在施加高源极-漏极电流的条件下进行固定电流的测试之后测量漏电流Id的变化。固定电流测试在与上述相同的条件下进行。在固定电流测试之前测量的图4的漏电流Id的变化与在固定电流测试100小时之后测量的图5的漏电流Id的变化相比没有很大的不同。换言之，具有如图4所示的高品质电路特性的本发明的ZnO TFT即使当在源极和漏极之间施加了约3μA的非常高的电流100小时时仍保持了其最初的电特性。这表明本发明的ZnO TFT电学上非常稳定且适于作为高电流TFT。

在以下的表1中显示了本发明的ZnO TFT的制造中的制造沟道以及源极和漏极电极的溅射条件的示例。

表1

	半导体沟道	源极和漏极电极
	半导体沟道	源极和漏极电极	靶	GaO₃-InO₃-ZnO(1∶1∶1mol％)	InO₃-ZnO(1∶2mol％)
衬底	SiO₂/Si晶片	SiO₂/Si晶片	靶	GaO₃-InO₃-ZnO(1∶1∶1mol％)	InO₃-ZnO(1∶2mol％)
衬底	SiO₂/Si晶片	SiO₂/Si晶片	沉积气体	Ar∶O₂＝95∶5(vol％)	Ar∶O₂＝95∶5(vol％)
总气体压力	5mtorr	5mtorr	沉积气体	Ar∶O₂＝95∶5(vol％)	Ar∶O₂＝95∶5(vol％)
总气体压力	5mtorr	5mtorr	RF输出	200W	200W
沉积温度	室温	室温	RF输出	200W	200W
沉积温度	室温	室温	厚度	700	1000

现将详细描述根据本发明的非晶ZnO TFT的制造方法。图6A到6G是示出图1所示的顶栅型ZnO TFT的制造方法的剖面图。

如图6A所示，在表1所示的条件下，在不透明或透明材料形成的衬底10上形成半导体层11’到约700的厚度以形成半导体沟道。

如图6B所示，使用光刻方法来构图半导体材料层11’以获得半导体沟道11。

如图6C所示，在表1所示的条件下，使用RF磁控溅射方法在半导体沟道11的整个表面上形成了源极和漏极材料层12。

如图6D所示，构图源极和漏极材料层12以形成接触半导体沟道11的两端的源极和漏极电极12s和12d。

如图6E所示，使用等离子体增强化学气相沉积(PECVD)将SiO₂或SiNx沉积到200nm的厚度，以在所得的叠层结构的整个表面上形成覆盖源极和漏极电极12s和12d的栅极绝缘体13。

如图6F所示，沉积Mo且将其构图以形成约200nm厚度的栅极14，从而栅极14面对半导体沟道11的中心部分。

如图6G所示，将半导体沟道11和接触半导体沟道11两端的源极和漏极电极12s和12d在400℃或以下加热。在氮气氛中使用普通的炉子、快速热退火(RTA)、激光、或加热板进行了加热。加热稳定了半导体沟道11以及源极和漏极电极12s和12d之间的接触。

在这样的热处理完成之后，钝化层由SiO₂或SiN_x在叠层结构上形成，以获得如图1所示的非晶ZnO TFT。

图7A到7E是示出图2所示的底栅型ZnO TFT的制造方法的剖面图。

如图7A所示，在衬底20上沉积Mo且将其构图到200nm的厚度以形成具有期望形状的栅极21。

如图7B所示，在衬底20的整个表面上形成覆盖栅极21的栅极绝缘体22。利用PVD或PECVD形成栅极绝缘体22。这里，栅极绝缘体22由SiO₂或SiN_x形成到约200nm的厚度。

如图7C所示，半导体材料层23’形成到约70nm的厚度且使用普通的光刻方法将其构图以在以上表1所示的条件下形成半导体沟道23。

如图7D所示，在以上表1所示的条件下，将源极和漏极材料沉积到约100nm的厚度且然后将其构图以获得源极和漏极电极24s和24d。

如图7E所示，将半导体沟道23和接触半导体沟道23两端的源极和漏极电极24s和24d的叠层结构在400℃或以下加热。在氮气氛中使用普通的炉子、快速热退火(RTA)、激光、或加热板进行了加热，且稳定了半导体沟道23以及源极和漏极电极24s和24d之间的接触。

在这样的热处理完成之后，钝化层由SiO₂或SiN_x在叠层结构上形成，以获得如图2所示的非晶ZnO TFT。

如上所述，根据本发明，由GaO₃、InO₃和ZnO的混合物形成的薄膜可以被用作半导体沟道以获得电稳定的ZnO TFT。而且，因为薄膜是非晶的，所以不需要高温工艺。于是，可以在低温工艺中容易地制造ZnO TFT。

另外，在形成钝化层之前，可以进行加热，其稳定了半导体沟道与源极和漏极电极之间的接触。而且，可以减小由随后的工艺导致的ZnO TFT的特性的变化。

根据本发明的ZnO TFT可以作为普通晶体管和需要控制高电流的晶体管工作。于是，该ZnO TFT适于作为驱动OLED显示器的驱动晶体管，且这样的OLED显示器可以容易地被制成以具有大尺寸。

虽然参考其示范性实施例具体显示和描述了本发明，然而本领域的一般技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的不同变化。

Claims

1、一种非晶ZnO薄膜晶体管，包括：

衬底；

半导体沟道，在所述衬底上由包括n(GaO₃)·m(InO₃)·(ZnO)k的非晶ZnO基化合物半导体材料形成；

源极和漏极电极，电接触所述半导体沟道的两端；

栅极，形成围绕所述半导体沟道的电场；和

栅极绝缘体，设置于所述栅极和所述半导体沟道之间，

其中满足了不等式条件n≥1.5、m≥1.5、k＞0。

2、根据权利要求1所述的非晶ZnO薄膜晶体管，其中所述源极和漏极电极由In₂O₃和ZnO的混合物形成。

3、根据权利要求1所述的非晶ZnO薄膜晶体管，其中所述衬底是玻璃衬底和塑料衬底之一。

4、根据权利要求1所述的非晶ZnO薄膜晶体管，其中所述栅极形成于所述半导体沟道和所述衬底之间。

5、根据权利要求1所述的非晶ZnO薄膜晶体管，其中所述栅极形成于所述半导体沟道上。

6、根据权利要求1所述的非晶ZnO薄膜晶体管，其中所述不等式条件中的k具有与m和n的至少之一的不同的值。

7、一种制造非晶ZnO薄膜晶体管的方法，包括：

提供衬底；

在所述衬底上形成非晶ZnO基化合物半导体材料的半导体沟道；

形成电接触所述半导体沟道的两端的源极和漏极电极；

形成栅极，所述栅极形成围绕所述半导体沟道的电场；和

形成设置于所述栅极和所述半导体沟道之间的栅极绝缘体，

其中所述半导体沟道的形成包括：

使用包括n(GaO₃)·m(InO₃)·(ZnO)k的靶来形成半导体层；和

构图所述半导体层来形成所述半导体沟道，

其中满足不等式条件n≥1.5、m≥1.5、k＞0。

8、根据权利要求7所述的方法，其中所述源极和漏极电极由In₂O₃和ZnO的混合物形成。

9、根据权利要求7所述的方法，其中在形成所述半导体沟道和所述源极和漏极电极之后，加热所述半导体沟道和所述源极和漏极电极的叠层结构。

10、根据权利要求9所述的方法，其中所述加热在等于或小于400℃的温度下进行。

11、根据权利要求10所述的方法，其中所述加热在氮气氛中进行。

12、根据权利要求7所述的方法，其中所述衬底是玻璃衬底和塑料衬底之一。

13、根据权利要求7所述的方法，其中所述不等式条件中的k具有与m和n的至少之一的不同的值。