[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101030782A - 时钟分配电路和其方法 - Google Patents

时钟分配电路和其方法 Download PDF

Info

Publication number
CN101030782A
CN101030782A CNA2007100077130A CN200710007713A CN101030782A CN 101030782 A CN101030782 A CN 101030782A CN A2007100077130 A CNA2007100077130 A CN A2007100077130A CN 200710007713 A CN200710007713 A CN 200710007713A CN 101030782 A CN101030782 A CN 101030782A
Authority
CN
China
Prior art keywords
mentioned
signal
current
voltage
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100077130A
Other languages
English (en)
Inventor
林小琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN101030782A publication Critical patent/CN101030782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种时钟分配(clock distribution)电路，包括一比较单元、一滤波器、一缩放单元、和一震荡器。比较单元是由一相位频率检测器与一电荷泵浦构成。上述比较单元比较一参考讯号和一回馈(feedback)讯号用以产生一误差讯号输入至滤波器。上述滤波器，耦接到上述比较单元，根据上述误差讯号输出一滤波讯号。上述缩放单元，耦接到上述滤波器，利用一缩放因子缩放上述滤波讯号用以形成一控制讯号。上述震荡器，耦接到上述缩放单元，根据上述控制讯号产生上述回馈讯号。上述缩放因子小于1。

Description

时钟分配电路和其方法
技术领域
本发明涉及时钟分配电路，特别是涉及具有锁相回路的时钟分配电路和其方法。
背景技术
锁相回路(Phase Lock Loop，PLL)是一种封闭循环(closed loop)控制系统，其是维持一产生讯号与一参考讯号间的固定相位关系。在高速应用上，时钟分配系统需要高速和低噪声的锁相回路来实现时钟速度的需求。例如多线道(multilane)系统中，总体时钟乘法器单元产生传送时钟，其由多条线(lane)共享，并且可以由高速或低速的锁相回路实现。
图1显示现有具有噪声的锁相回路1的框图，其包括相位频率检测器与电荷泵浦构成的比较单元(Phase Frequency Detector/Charge Pump，PFD/CP)10、滤波器12、电压控制震荡器(VCO)14以及一模数控制器(ModulusController)16。比较单元10耦接到滤波器12，然后滤波器12耦接到电压控制震荡器14。
电压控制震荡器14根据控制电压Vc1变化输出频率fout1，并且产生周期性的输出。如果输出频率fout1掉到参考频率之下，比较单元10就会检测到两者之间的差值，并且改变控制电压Vc1来加速来自电压控制震荡器14的输出频率fout1。同样地，如果输出频率fout1在参考频率之上，比较单元10改变控制电压Vc1用以降低来自电压控制震荡器14的输出频率fout1。滤波器12则是平缓所有控制电压Vc1的突然变化。
当集成电路的组件大小减低时，其操作电压范围也随之减少，但是所需频率范围却增加，因此需要增加电压控制震荡器14的VCO增益KVCO用以包含限制电压范围内所需的频率范围。集成电路的工艺、电压和温度变化更引入更高的VCO增益KVCO。图2显示图1VCO的控制电压Vc1和输出频率fout1的关系曲线，包括曲线ss、tt、和ff其分别代表三种工艺。使用高VCO增益KVCO使得所需频率范围能够包含图2中的所有工艺变化，其中所需频率范围是由f1到f2。但是高VCO增益KVCO也同时放大控制电压噪声nc，导致更严重的相位噪声或抖动(jitter)在输出频率fout1内。
参考图1，输出频率fout1的相位噪声包括在节点nl0的控制电压噪声nc以及节点nl2的本地VCO噪声nl。控制电压噪声nc包括电荷泵浦噪声nCP和电源地极噪声(power-ground noise)nPG，并且由KVCO放大，贡献到输出频率fout1的相位噪声。本地VCO噪声nl包括VCO噪声nVCO和电源地极噪声nPG，并且不由VCO增益KVCO放大。因为高VCO增益KVCO而使得控制电压噪声nc对输出频率fout1的相位噪声贡献了绝大部分。所以控制电压噪声nc的减低显著地改善相位噪声。电源地极噪声nPG可以由去耦电容或遮蔽(shielding)等布局(layout)的方式来减低，使得电荷泵浦噪声nCP变成控制电压噪声nc的主要部分。电荷泵浦噪声nCP由节点nl0之前的电路缺陷的累积噪声产生，电路缺陷包括电荷共享(charge sharing)、电流不匹配(currentmismatch)、时钟馈入(clock feedthrough)、载流子注入(charge injection)、参考讯号突波(reference signal spur)、和电流切换噪声(current switching noise)等。
图3显示图1VCO的控制电压Vc1和输出频率fout1曲线，用以减低相位噪声，使用低VCO增益KVCO和多条V-f曲线，包括频率f1到频率f2的频率范围。图3使用的VCO决定控制电压Vc1的电压范围，并且选择相对应的V-f曲线用以产生相对应的输出频率fout1。输出频率fout1由低VCO增益KVCO产生，但是电路复杂度和制造费用增加。另外，新增的VCO电路复杂度可以导致更高的VCO噪声，直接和输出频率fout1的相位噪声相关。所以图3的相位噪声减低是有限的。
有鉴于此，本发明提出一种时钟分配电路与相关方法，其可有效地降低相位噪声，并简化电路的复杂度。
发明内容
本发明提出一种时钟分配(clock distribution)电路，包括一比较单元、一滤波器、一缩放单元、和一震荡器。上述比较单元，比较一参考讯号和一回馈(feedback)讯号用以产生一误差讯号。上述滤波器，耦接到上述比较单元，根据上述误差讯号输出一滤波讯号。上述缩放单元，耦接到上述滤波器，利用一缩放因子缩放上述滤波讯号用以形成一控制讯号。上述震荡器，耦接到上述缩放单元，根据上述控制讯号产生上述回馈讯号。上述比较单元是由一相位频率检测器与一电荷泵浦构成，而上述缩放因子小于1。
此外，本发明还提出一种时钟分配(clock distribution)方法，包括一比较单元比较一参考讯号和一回馈讯号用以产生一误差讯号，一滤波器根据上述误差讯号输出一滤波讯号，一缩放单元利用一缩放因子缩放上述滤波讯号用以形成一控制讯号，一震荡器根据上述控制讯号产生上述回馈讯号，以及其中上述比较单元是由一相位频率检测器与一电荷泵浦构成，而上述缩放因子小于1。
为使本发明的该目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1显示现有具有噪声的锁相回路的框图。
图2显示图1VCO的控制电压Vc1和输出频率fout1曲线。
图3显示图1VCO的控制电压Vc1和输出频率fout1曲线。
图4显示本发明实施例中的具有时钟分配电路的锁相回路。
图5显示本发明实施例中的以电压-电压转换器为图4中缩放单元44的电路图。
图6显示本发明实施例中的以电流-电流转换器为图4中缩放单元44的电路图。
图7显示本发明实施例中的以电压-电流转换器做为图4中缩放单元44的电路图。
附图符号说明
10-比较单元；
12-滤波器；
14-VCO；
16-模数控制器；
40-比较单元；
42-滤波器；
44-缩放单元；
46-震荡器；
48-模数控制器；
400-相位-频率检测器；
402-电荷泵浦电路；
具体实施方式
在此必须说明的是，在下面披露的内容中所提出的不同实施例或范例，是用以说明本发明所揭示的不同技术特征，其所描述的特定范例或排列是用以简化本发明，并非用以限定本发明。此外，在不同实施例或范例中可能重复使用相同的标号与符号，这些重复使用的参考数字与符号是用以说明本发明所揭示的内容，并非用以表示不同实施例或范例间的关系。
图4显示本发明实施例中的具有时钟分配电路的锁相回路(Phase LockLoop，PLL)，包括比较单元40、滤波器42、缩放单元44、震荡器46和模数控制器48。比较单元40耦接到滤波器42、缩放单元44、震荡器46，接着耦接到模数控制器48。
比较单元40比较参考讯号Sref和回馈讯号Sfb用以产生误差讯号Se，其中比较单元40是由相位-频率检测器400和电荷泵浦电路402构成，其中相位-频率检测器400耦接到电荷泵浦电路402。相位-频率检测器400接收参考讯号Sref和回馈讯号Sfb，比较这两个讯号之间的频率和相位差用以产生在讯号Su或Sd的脉冲波，其脉冲波的宽度等于相位差。相位-频率检测器400只在参考讯号Sref和回馈讯号Sfb之间有相位差时产生讯号Su或Sd。电荷泵浦电路402由讯号Su或Sd产生误差讯号Se。误差讯号Se是充电(charging)或放电(discharging)电流讯号。
滤波器42可以包括一个或多个电容(未显示)，累积电荷于其中用以建立滤波讯号Sf。在一些实施例中，滤波器42可以包括和电容串连的一电阻。滤波器42输出滤波讯号Sf到缩放单元44以缩放因子G缩小来形成控制讯号Sc，其中缩放因子G小于1。既然滤波讯号Sf内的噪声以缩放因子G缩小，输出频率fout内的相位噪声φ被有效的减低。
震荡器46可以为一环状震荡器(ring oscillator)，并且可以为电压控制震荡器(voltage-controlled oscillator，VCO)或电流控制震荡器(current-controlledoscillator，CCO)。震荡器46产生输出频率fout，输出频率fout为控制讯号Sc的函数并且可以由以下表示：
fout＝Ko*Sc    (1)
φ＝∫fout dt  (2)
其中Ko是震荡器46的增益，并且φ是输出频率fout的相位噪声。当控制讯号Sc内的噪声增加，输出频率fout的变化也会一起增加，导致函数(2)的相位噪声φ增加。
模数控制器48接收输出频率fout并且以M除以输出频率fout用以输出回馈讯号Sfb到比较单元40，使得锁相回路4锁住，并且回馈讯号Sfb和参考讯号Sref具有相同频率和相位。
在一些实施例中，缩放单元44和震荡器46皆在电压域(voltage domain)实现。缩放单元44是电压-电压转换器(voltage-to-voltage converter，V-Vconverter)以及震荡器46是电压控制震荡器。缩放单元44获得并且滤波电压讯号Sf以缩放因子G缩小用以提供控制讯号Sc。缩放因子G，小于1，由缩放单元44之前和之后的操作电压范围决定，即电荷泵浦电路402到震荡器46的操作电压范围。电荷泵浦电路402和滤波器42可以由高压组件和较高操作电压范围实现用以减低电流漏电，其较高操作电压范围比震荡器46的电压范围为高。震荡器46可以由低压组件和较低操作电压范围实现用以加快输出频率fout。图5显示本发明实施例中的以电压-电压转换器为图4中缩放单元44的电路图，包括缓冲器50、电阻52、和电阻54。电阻52耦接到缓冲器50的输入，并且电阻54耦接到缓冲器50的输出和输入之间。缓冲器50可以在滤波器42内实现，滤波器42和由电阻52和电阻54组成的缩放单元44一起使用。缓冲器50可以为操作放大器缓冲器。缩放因子G由电阻54对电阻52的比例决定。
在另一实施例中，缩放单元44和震荡器46在电流域(current domain)实现。缩放单元44是电流-电流转换器(current-to-current converter，I-I converter)以及震荡器46是电流控制震荡器(current-controlled oscillator)。缩放单元44获得并且将Sf以缩放因子G缩小用以提供控制讯号Sc。缩放单元44可以用具有缩放因子G的电流镜(current mirror)电路实现。图6显示本发明实施例中的以电流-电流转换器为图4中缩放单元44的电路图，包括晶体管60和62。晶体管60和62以电流镜组合连接。缩放因子G小于1并且可以由晶体管62对60的长宽比(宽度/长度)决定。缩放单元44可以是电压-电流转换器(voltage-to-current converter)，转换并且缩小滤波讯号Sf到一减低的电流讯号做为控制讯号Sc。缩放单元44可以由电压控制的电流源和具有缩放因子G的电流镜电路一起实现。图7显示本发明实施例中的以电压-电流转换器做为图4中缩放单元44的电路图，包括晶体管70、72、和74。晶体管70耦接到晶体管72，然后晶体管72耦接到晶体管74。晶体管70做为电压控制的电流源，晶体管72和74以电流镜的连接方式连接，其具有小于1的缩放因子G。缩放因子G由由晶体管74对晶体管72的长宽比(宽度/长度)决定。
参考图4，如果锁相回路4有相位误差，相位-频率检测器400产生一短列脉冲波，其可以驱动电荷泵浦电路402用以充电或放电滤波器42的一个或多个电容。如果回馈讯号Sfb的相位在参考讯号Sref之后，相位-频率检测器400在Su产生脉冲波，使得电荷泵浦电路402充电滤波器42的一个或多个电容。相反地如果回馈讯号Sfb的相位在参考讯号Sref之前，相位-频率检测器400在Sd产生脉冲波，使得电荷泵浦电路402放电滤波器42的一或多个电容。滤波器42的电荷建立输出到缩放单元44的电压。缩放单元44以缩放因子G缩小滤波讯号Sf用以产生控制讯号Sc，其调整震荡器46来产生输出频率fout。既然控制讯号Sc内的噪声由缩放因子G减低，输出频率fout的相位噪声φ也有效地减低。
本发明实施例也提供一种时钟分配方法，使用第4、5、6和7的锁相回路，包括比较单元40比较参考讯号Sref和回馈讯号Sfb用以产生误差讯号Se，滤波器42根据误差讯号Se号输出滤波讯号Sf，缩放单元44利用缩放因子G缩放滤波讯号Sf用以形成控制讯号Sc，以及震荡器46根据控制讯号Sc产生回馈讯号Sfb，其中缩放因子G小于1。
在一个实施例中，滤波讯号Sf和控制讯号Sc是电流讯号，缩放单元44是电流-电流转换器，以及震荡器46是电流控制震荡器，缩放步骤包括晶体管60和晶体管62组成的电流镜以缩放因子G转换滤波讯号Sf到控制讯号Sc。
在另一个实施例中，滤波讯号Sf是电压讯号，以及控制讯号Sc是电流讯号，缩放单元44是电压-电流转换器，以及震荡器46是电流控制震荡器，缩放步骤包括晶体管70接收上述滤波讯号用以输出第一电流，以及晶体管72和晶体管74组成的电流镜电路利用缩放因子G将滤波讯号Sf转换到控制讯号Sc。
在其它实施例中，滤波讯号Sf和控制讯号Sc是电压讯号，缩放单元44是电压-电压转换器，以及震荡器46是电压控制震荡器，缩放因子G由电阻54对电阻52的比例来决定。
本发明虽以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰，因此本发明的保护范围以本申请的权利要求为准。

Claims (14)

1.一种时钟分配电路，包括：
一比较单元，比较一参考讯号和一回馈讯号用以产生一误差讯号；
一滤波器，耦接到上述比较单元，根据上述误差讯号输出一滤波讯号；
一缩放单元，耦接到上述滤波器，利用一缩放因子缩放上述滤波讯号用以形成一控制讯号；以及
一震荡器，耦接到上述缩放单元，根据上述控制讯号产生上述回馈讯号；
其中上述比较单元是由一相位频率检测器与一电荷泵浦构成，而上述缩放因子小于1。
2.如权利要求1所述的时钟分配电路，其中上述滤波讯号和上述控制讯号是电流讯号，上述缩放单元是电流-电流转换器，以及上述震荡器是电流控制震荡器。
3.如权利要求2所述的时钟分配电路，其中上述电流-电流转换器包括一电流镜电路利用上述缩放因子将上述滤波讯号转换到上述控制讯号。
4.如权利要求1所述的时钟分配电路，其中上述滤波讯号是电压讯号，以及上述控制讯号是电流讯号，上述缩放单元是电压-电流转换器，以及上述震荡器是电流控制震荡器。
5.如权利要求4所述的时钟分配电路，其中上述电压-电流转换器包括一电压控制的电流源和耦接到上述电压控制的电流源的一电流镜电路，上述电压控制的电流源接收上述滤波讯号用以输出一第一电流，以及上述电流镜电路利用上述缩放因子将上述第一电流转换到上述控制讯号。
6.如权利要求1所述的时钟分配电路，其中上述滤波讯号和上述控制讯号是电压讯号，上述缩放单元是电压-电压转换器，以及上述震荡器是电压控制震荡器。
7.如权利要求6所述的时钟分配电路，其中上述电压-电压转换器包括一缓冲器，一第一电阻和一第二电阻，以及上述缩放因子由上述第二电阻对第一电阻的比例决定。
8.一种时钟分配方法，包括：
一比较单元比较一参考讯号和一回馈讯号用以产生一误差讯号；
一滤波器根据上述误差讯号输出一滤波讯号；
一缩放单元利用一缩放因子缩放上述滤波讯号用以形成一控制讯号；以及
一震荡器根据上述控制讯号产生上述回馈讯号；以及
其中上述比较单元是由一相位频率检测器与一电荷泵浦构成，而上述缩放因子小于1。
9.如权利要求8所述的时钟分配方法，其中上述滤波讯号和上述控制讯号是电流讯号，上述缩放单元是电流-电流转换器，以及上述震荡器是电流控制震荡器。
10.如权利要求9所述的时钟分配方法，其中上述电流-电流转换器包括一电流镜电路利用上述缩放因子将上述滤波讯号转换到上述控制讯号。
11.如权利要求8所述的时钟分配方法，其中上述滤波讯号是电压讯号，以及上述控制讯号是电流讯号，上述缩放单元是电压-电流转换器，以及上述震荡器是电流控制震荡器。
12.如权利要求11所述的时钟分配方法，其中上述电压-电流转换器包括一电压控制的电流源和耦接到上述电压控制的电流源的一电流镜电路，上述缩放步骤包括：
上述电压控制的电流源接收上述滤波讯号用以输出一第一电流；以及
上述电流镜电路利用上述缩放因子将上述滤波讯号转换到上述控制讯号。
13.如权利要求8所述的时钟分配方法，其中上述滤波讯号和上述控制讯号是电压讯号，上述缩放单元是电压-电压转换器，以及上述震荡器是电压控制震荡器。
14.如权利要求13所述的时钟分配方法，其中上述电压-电压转换器包括一缓冲器，一第一电阻和一第二电阻，以及上述缩放因子由上述第二电阻对第一电阻的比例决定。
CNA2007100077130A 2006-01-27 2007-01-29 时钟分配电路和其方法 Pending CN101030782A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76270506P 2006-01-27 2006-01-27
US60/762,705 2006-01-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012102493184A Division CN102751986A (zh) 2006-01-27 2007-01-29 时钟分配电路和其方法

Publications (1)

Publication Number Publication Date
CN101030782A true CN101030782A (zh) 2007-09-05

Family

ID=38715902

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007100077130A Pending CN101030782A (zh) 2006-01-27 2007-01-29 时钟分配电路和其方法
CN2012102493184A Pending CN102751986A (zh) 2006-01-27 2007-01-29 时钟分配电路和其方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012102493184A Pending CN102751986A (zh) 2006-01-27 2007-01-29 时钟分配电路和其方法

Country Status (3)

Country Link
US (1) US7498886B2 (zh)
CN (2) CN101030782A (zh)
TW (1) TWI329996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102650529A (zh) * 2011-02-23 2012-08-29 通用电气公司 具有取决于速度的动态自动增益控制的传感器接口的方法和系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651456B (zh) * 2008-08-12 2012-03-21 博通集成电路（上海）有限公司 时钟信号恢复的电路
US7880550B2 (en) * 2009-06-12 2011-02-01 Freescale Semiconductor, Inc. Voltage translation using feedback to adjust output voltage range
US8710825B2 (en) 2011-02-23 2014-04-29 General Electric Company Method and system of a sensor interface having dynamic automatic gain control
BRPI1101924B1 (pt) * 2011-04-25 2021-01-12 Ilton Jose Inocente automação de farol automotivo integrada com marcha a ré
US8766680B2 (en) 2012-09-26 2014-07-01 Freescale Semiconductor, Inc. Voltage translation circuit
US9209819B2 (en) 2012-09-26 2015-12-08 Freescale Semiconductor, Inc. Phase locked loop with burn-in mode
US8558591B1 (en) 2012-09-28 2013-10-15 Freescale Semiconductor, Inc. Phase locked loop with power supply control

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217544A (ja) * 2005-02-07 2006-08-17 Sanyo Electric Co Ltd 発振器
US7154320B2 (en) * 2005-03-29 2006-12-26 Intel Corporation Frequency-based slope-adjustment circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102650529A (zh) * 2011-02-23 2012-08-29 通用电气公司 具有取决于速度的动态自动增益控制的传感器接口的方法和系统

Also Published As

Publication number Publication date
US20070176693A1 (en) 2007-08-02
CN102751986A (zh) 2012-10-24
US7498886B2 (en) 2009-03-03
TWI329996B (en) 2010-09-01
TW200729736A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
CN101030782A (zh) 时钟分配电路和其方法
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
CN1913360A (zh) 电荷泵装置、系统和方法
US7327182B2 (en) Switched capacitor filter and feedback system
CN1481076A (zh) 电荷泵锁相回路电路
JP3119205B2 (ja) Ｐｌｌ回路
CN1883119A (zh) 具有增强的信号稳定性的锁相环结构
US7639086B2 (en) Thermometer code generator, and frequency-locked loop including the same
WO2005004331A2 (en) Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
US20030107420A1 (en) Differential charge pump
CN112383304B (zh) 一种基于单极型薄膜晶体管的电荷泵锁相环、芯片及方法
CN101064511A (zh) Pll电路及其干扰防止方法及搭载了此电路的光盘装置
CN103107806B (zh) 一种低杂谱Sigma‑Delta小数‑N锁相环
CN101610082B (zh) 应用于锁相环中的源极开关型电荷泵
CN1226827C (zh) 用以降低锁相回路的回路滤波器所需电容值的电荷泵
CN1494217A (zh) 低稳态误差的锁相回路及其校正电路
TW201332296A (zh) 差動電荷泵電路
CN1310430C (zh) 锁相环电路
CN115549676A (zh) 一种适应低压应用的参考采样锁相环
CN1288846C (zh) 具有可调整展频范围的展频锁相回路
US20080284526A1 (en) Tuning circuit and method
CN1477788A (zh) 差动式电荷泵
CN1622467A (zh) 锁相环频率合成器
CN108988854B (zh) 锁相环电路
CN1324815C (zh) 信号相位跟踪网络

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070905