CN100573491C - 串行传输控制器与串行传输解码器及其串行传输方法 - Google Patents
串行传输控制器与串行传输解码器及其串行传输方法 Download PDFInfo
- Publication number
- CN100573491C CN100573491C CNB2006101674312A CN200610167431A CN100573491C CN 100573491 C CN100573491 C CN 100573491C CN B2006101674312 A CNB2006101674312 A CN B2006101674312A CN 200610167431 A CN200610167431 A CN 200610167431A CN 100573491 C CN100573491 C CN 100573491C
- Authority
- CN
- China
- Prior art keywords
- address
- access
- serial
- instruction
- serial transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明提供一种串行传输控制器与串行传输解码器及其串行传输的方法。首先比较目前地址及存取地址,从多个传送地址模式中选择出存取地址模式,并产生地址信息,其中,每一传送地址模式使用不同的位长来传送地址信息,接着依据存取地址模式,从串行指令集中选择存取指令,最后将存取指令及地址信息以串行传输方式传送于串行接口上。本发明更可对存取指令进行具有不同位长的指令编码后,方将编码后的存取指令传送于串行接口上,可减少传输时所需的位,进而提高传输效率。
Description
技术领域
本发明是有关于一种数据传输控制器与解码器及其数据传输方法,且特别是有关于一种串行传输控制器与解码器及其串行传输方法。
背景技术
传统上,如闪存等内存装置的存取接口,采用的是地址与数据总线的并行(parallel)传输接口,不过这样的接口需要使用大量的接脚,造成芯片封装成本过高。因此为了减少芯片接脚的数目,串行(serial)传输接口被广泛采用,例如串行外围接口(Serial Peripheral Interface,SPI)。
图1为说明一般串行外围接口的数据传输路径图。请参照图1,主控端150与SPI闪存100(即受控端)之间通过串行外围接口互相传递数据,此串行外围接口包括主控端150的SPI控制器160以及SPI闪存的SPI控制器110,彼此通过串行时钟线SCK、使能线CE_B以及外部数据互相沟通。SPI闪存100内部的SPI控制器110以及闪存120,则是通过地址数据、内部数据、使能线CE_B、写入使能线WE_B以及读出使能线OE_B互相沟通。
图2为图1中数据传输时钟图。图1中的SPI接口使用4个接脚(即DI、DO、SCK以及CE接脚),用来进行同步串行通信。CE接脚传送控制信号使能与否的使能信号CE_B,而DI及DO接脚分别用来传送数据写入及读出此闪存,SCK接脚则用来传送一个时钟信号,以将此闪存的数据传送操作同步。在串行时钟信号(SCK)的上升边缘,数据将被锁存于此闪存,而在SCK信号的下降边缘,数据则被移出此闪存。因为数据是以串行的方式传送,所以具有此SPI接口的闪存所需要的接脚数目得以减少。
然而,目前的串行外围接口(SPI)使用固定的字段长度来传输不同的控制命令与地址信息,并根据不同的控制命令来传递相关的数据位。一旦数据读取地址不连续时,必须要一直重复发送命令及地址位,造成传输的效率低下,无法符合目前高速系统的频宽需求。
发明内容
本发明的目的就是提供一种串行传输控制器,其可依据不同的存取地址模式,来选择适当的存取指令,其中,不同传送地址模式使用不同的位长来传送地址信息,故可减少传输时所需的位,本发明更可将存取指令进行可变长度编码,进而提高传输效率。
本发明的再一目的是提供一种串行传输解码器,其可依据接收到的存取指令,解码出相对应的存取地址模式,其中,不同传送地址模式使用不同的位长来传送地址信息,故可减短传输所花费的时间,本发明更可将可变长度编码后的存取指令进行解码,提高传输效率。
本发明的再一目的是提供一种串行传输的方法,其适当的存取指令是依据不同的存取地址模式而选出,其中,不同传送地址模式使用不同的位长来传送地址信息,故可减少传输时所需的位,本发明更可将存取指令进行可变长度编码,将使用频率越高的命令,以越短的位长编码,以提升系统读取效率,符合高速系统的频宽需求。
基于上述及其他目的,本发明提出一种串行传输控制器,用以依据存取地址将相对应的存取指令传送于串行接口上,此串行传输控制器包括指令寄存器、数据寄存器、目前地址寄存器、地址编码器以及串行接口编码器。其中指令寄存器用以寄存该存取指令;数据寄存器用以寄存相对应该存取地址的一存取数据;目前地址寄存器用以储存目前地址;地址编码器耦接至目前地址寄存器,用以比较目前地址及存取地址,而从多个传送地址模式中选择出存取地址模式,并产生相对应的地址信息。串行接口编码器则耦接至地址编码器和数据寄存器,用以将存取指令及地址信息以串行传输方式传送于串行接口上。其中,串行传输控制器依据存取地址模式,于串行指令集中选择存取指令,串行指令集包括多个指令形态,这些指令形态中至少其一可使用于这些传送地址模式,前述每一传送地址模式使用不同的位长来传送地址信息。
依照本发明的实施例所述串行传输控制器,更包括可变动长度编码器,在可变动长度编码器对存取指令进行具有不同位长的指令编码后,方通过串行接口编码器,将编码后的存取指令以串行传输方式传送于串行接口上。
依照本发明的实施例所述串行传输控制器,上述的可变动长度编码器是依据使用不同的传送地址模式的各种存取指令的使用频率统计值,使用频率愈高者以具有愈小的位长来编码存取指令。
依照本发明的实施例所述串行传输控制器,其中,当地址编码器选取存取地址模式后,串行传输控制器更将存取地址储存至目前地址寄存器,以更新目前地址。
从另一观点来看,本发明提出一种串行传输的方法,用以依据存取地址将相对应的存取指令传送于串行接口上,此方法包括下列步骤:首先比较目前地址及存取地址,从多个传送地址模式中选择出存取地址模式,并产生相对应的地址信息;接着依据存取地址模式,于串行指令集中选择存取指令,串行指令集包括多个指令形态,这些指令形态中至少其一可使用于这些传送地址模式,前述每一传送地址模式使用不同的位长来传送地址信息;最后将存取指令及地址信息以串行传输方式传送于串行接口上。
依照本发明的实施例所述串行传输的方法,其中更包括寄存目前地址,以及当选择出存取地址模式后,以存取地址来更新目前地址。
依照本发明的实施例所述串行传输的方法,更包括对存取指令进行具有不同位长的指令编码后,方将编码后的存取指令以串行传输方式传送于串行接口上。
依照本发明的实施例所述串行传输的方法,其中依据使用不同的传送地址模式的各种存取指令的使用频率统计值,使用频率愈高者以愈小的位长来编码该存取指令。
从另一观点来看,本发明又提出一种串行传输解码器,用以从串行接口上接收存取指令,以获得相对应的存取地址,串行传输解码器包括指令寄存器、数据寄存器、串行接口解码器、目前地址寄存器以及地址解码器。其中指令寄存器用以寄存存取指令;数据寄存器用以寄存存取地址相对应的一存取数据;串行接口解码器耦接至串行接口和数据寄存器,用以解码串行接口上的串行信号,以获得存取指令及地址信息。目前地址寄存器则用以储存目前地址。地址解码器耦接至串行接口解码器以及目前地址寄存器,用以依据多个传送地址模式中的一存取地址模式、地址信息及目前地址,来产生存取地址,并以存取地址来更新目前地址。其中,串行传输解码器依据存取指令,以判断并获得存取地址模式,存取指令属于串行指令集,串行指令集包括多个指令形态,这些指令形态中至少其一可使用于这些传送地址模式,前述每一传送地址模式使用不同的位长来传送地址信息。
依照本发明的实施例所述串行传输解码器,其中更包括可变动长度解码器,用以对串行接口上所接收的具有不同位长的存取指令进行解码后,进而由串行传输解码器来判断并获得存取地址模式。
依照本发明的实施例所述串行传输解码器,其中可变动长度解码器是依据使用不同的传送地址模式的各种存取指令的使用频率统计值,来解码存取指令。
从另一观点来看,本发明又提出一种串行传输的方法,用以从串行接口上接收存取指令,以获得相对应的存取地址,该方法为:首先接收并解码串行接口上的串行信号,以获得存取指令及地址信息;接着依据存取指令,以判断获得一存取地址模式,其中存取指令属于串行指令集,此串行指令集包括多个指令形态,这些指令形态中至少其中之一可使用于这些传送地址模式,前述每一传送地址模式使用不同的位长来传送地址信息,存取地址模式对应其中一种传送地址模式;最后依据存取地址模式、地址信息及目前地址,来产生存取地址后,以存取地址来更新目前地址。
依照本发明的实施例所述串行传输的方法,其中更包括解码从串行接口上接收具有不同位长的存取指令,进而获得存取地址模式。
依照本发明的实施例所述串行传输的方法,其中更包括依据使用不同的传送地址模式的各种存取指令的使用频率统计值,对具有不同位长的存取指令进行解码。
本发明比较目前地址及存取地址后,从多个传送地址模式中选择出一存取地址模式,其中,不同传送地址模式使用不同的位长来传送地址信息,故可减少传输时所需的位,并减短传输所花费的时间。本发明更可将串行传输接口的固定命令字段改用可变位长的方式编码,所有命令依照使用频率排序,越常使用的命令,给予位长越短的编码,而降低整体传输时间,具有提高传输效率的功效。
附图说明
图1为一般串行外围接口的数据传输路径图;
图2为图1的数据传输时钟图;
图3A为依照本发明一较佳实施例的串行外围接口传送端框图;
图3B为依照本发明另一较佳实施例的串行外围接口传送端框图;
图4A为依照本发明一较佳实施例的串行外围接口接收端框图;
图4B为依照本发明另一较佳实施例的串行外围接口接收端框图;
图5A为依照本发明一较佳实施例的串行传输的传送方法流程图;
图5B为依照本发明另一较佳实施例的串行传输的接收方法流程图;
图6为依照本发明一实施例的串行指令集中各项指令的使用比例统计图。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
图3A为依照本发明一实施例的串行外围接口传送端框图,请参照图3A,此实施例中传送端310包含串行传输控制器320与微控制单元330。其中,串行传输控制器320包含目前地址寄存器322、地址编码器324以及串行接口编码器326、数据寄存器327、指令寄存器328。
当微控制单元330欲对接收端(图中未示出)存取数据时,必先送出存取地址332与数据334。数据寄存器327接收微控制单元330传来的数据334并加以寄存。地址编码器324则接收微控制单元330传来的存取地址332后,与目前地址寄存器322中储存的目前地址作比较,以从多个传送地址模式中选择出存取地址模式,并产生地址信息325。选择出存取地址模式的方式,举例来说可以提供多个预设值,这些预设值用来区分出多个区间,而每一区间对应到一特定的传送地址模式。因此,将存取地址332与目前地址寄存器322中储存的目前地址作比较后,便可由其差值所落得的区间,得到相对应的存取地址模式。等到地址编码器324选择出存取地址模式后,串行传输控制器320依据选择出的存取地址模式,于串行指令集中选出存取指令329寄存至指令寄存器328,在此实施例中,是由串行传输控制器320负责自串行指令集中选出存取指令329寄存至指令寄存器328,但本领域技术人员应知并不一定非限定于串行传输控制器320,亦可透过地址编码器324中其他控制逻辑完成。串行接口编码器326再经由串行接口的SCK接脚、CE_B接脚以及数据总线DI/DO,以串行传输方式将存取指令329及地址信息325传送于串行接口上。其中串行接口上的数据总线(DI/DO)用来传送此串行数据。SCK接脚传送串行时钟信号(SCK),CE_B接脚传送启动指令(CE_B),用来启动数据传送。
而串行传输控制器320是依据地址编码器324选择出的存取地址模式,于串行指令集中选择出存取指令329,此串行指令集包括多个指令形态,这些指令形态中至少其中之一可使用于这些传送地址模式,每一传送地址模式使用不同的位长来传送该地址信息。举例来说,其中的指令形态例如是读取指令或写入指令,而传送地址模式例如是使用4、8、12、16或20位来传送地址信息325。
另外,当地址编码器324选择出存取地址模式后,串行传输控制器320便将存取地址332储存至目前地址寄存器322中,以更新目前地址。数据寄存器327用以寄存存取数据334,指令寄存器328用以寄存存取指令329。另外,本实施例中的传输接口可相容于串行外围接口(SPI)标准。
图3B绘示为依照本发明另一实施例的串行外围接口传送端框图,请参见图3B,图3B与图3A的差异在于串行传输控制器320更包括了可变动长度编码器321(例如为霍夫曼编码器),在可变动长度编码器321对存取指令329进行具有不同位长的指令编码后,才透过串行接口编码器326,将编码后的存取指令以串行传输方式传送于串行接口上。
可变动长度编码器321是依据串行指令集中不同的指令形态使用不同的传送地址模式的各指令的使用频率统计值,来对存取指令329做编码,使用频率愈高者编码成具有愈小的位长。本实施例中,除可变动长度编码器321之外的其余构件,实施方式与图3A相同,故不在此赘述。
图4A绘示为依照本发明一实施例的串行外围接口接收端框图,请参照图4A,在此实施例中接收端包括串行传输解码器400以及闪存470,串行传输解码器400包括串行接口解码器410、目前地址寄存器420、地址解码器430、数据寄存器440以及指令寄存器450。
在本实施例中,目前地址寄存器420用以储存目前地址,而串行接口解码器410耦接至串行接口,用以解码串行接口上的串行信号,以获得存取指令及地址信息;串行传输解码器400并依据获得的存取指令,来判断及取得存取地址模式,此存取指令属于一个包括多种指令形态的串行指令集,这些指令形态可使用多个传送地址模式的其中之一,而每一传送地址模式是使用不同的位长(例如使用4、8、12、16及20位)来传送地址信息。
此外,指令寄存器450用来寄存存取指令,数据寄存器440用以储存串行接口所传送的数据。地址解码器430耦接至串行接口解码器410以及目前地址寄存器420之间,依据多个传送地址模式中的一存取地址模式、地址信息及目前地址,来产生存取地址,并以此存取地址来更新目前地址寄存器420所储存的目前地址。
串行传输解码器400可输出此存取地址至各项外围设备,本实施例中是以闪存470为例,然非用以限定本发明,这些外围设备亦可例如是动态随机存取内存以及不可编程、一次可编程、或可多次编程的非易失性存储装置等等,或是其他需要跟单芯片系统沟通的外围控制器,如通用输入输出控制器(GPIO)、并行接口控制器(PARALLEL PORT Controller)等等,本领域技术人员当可秉持本发明的精神而类推至其他外围设备。本实施例中的串行接口可相容于串行外围接口(SPI)标准。
图4B绘示为依照本发明另一较佳实施例的串行外围接口接收端框图。请参见图4B,图4B与图4A的差异在于串行传输解码器400还包括了可变动长度解码器460(例如为霍夫曼解码器)以接收存取指令,可变动长度解码器460对从串行接口上所接收的具有不同位长的存取指令进行指令解码后,才由串行传输解码器400来判断并获得存取地址模式。其中,可变动长度解码器460是依据串行指令集中不同的指令形态使用不同的传送地址模式的各指令的使用频率统计值,来对存取指令解码,即使用频率愈高者具有愈小的位长。本实施例中,除可变动长度解码器460外的其余构件,实施方式与图4A相同,故不在此赘述。
图5A绘示为依照本发明一实施例的串行传输的传送方法流程图,本方法是依据存取地址,将存取指令传送于串行接口上,请参见图5A,首先,比较目前地址及存取地址,从多个传送地址模式中选择出适当的存取地址模式,并产生地址信息(步骤S501);再依据步骤S501所选出的存取地址,更新目前地址,并将更新后的目前地址加以寄存(步骤S502);接着依据存取地址模式选择存取指令(步骤S503),对存取指令进行具有不同长度的位编码,例如是霍夫曼编码(步骤S504);最后,将存取指令及地址信息以串行传输方式传送于串行接口上。
步骤S503中,存取指令是属于一个串行指令集,此串行指令集包括多种指令形态,这些指令形态中至少其一可使用于上述多个传送地址模式,并且每一种传送地址模式使用不同的位长来传送地址信息。
步骤S504中,将存取指令进行指令编码的原则是针对串行指令集中不同的指令形态(例如是读取指令或写入指令),根据不同的传送地址模式中各指令的利用频率统计值,来编码存取指令,也就是使用频率愈高者用愈小的位长编码。另外,本步骤乃是藉由对存取指令进行具有不同的位长编码,以进一步减少传输时所需的位。如果没有本步骤,本发明已可藉由选择不同的传送地址模式(使用不同的位长)来传送地址信息,达到减少传输位长并降低传输时间的目的。步骤S505中的串行接口可相容于串行外围接口(serialperipheral interface,SPI)标准。
图5B绘示为依照本发明一实施例的串行传输的接收方法流程图,本方法为从串行接口上接收存取指令,以获得存取地址,请参见图5B,首先,接收并解码串行接口上的串行信号,以获得存取指令及地址信息(步骤S507);再对具有不同位长的存取指令进行指令解码,例如进行霍夫曼解码(步骤S508);接着依据所获得的存取指令,来判断并获得存取地址模式(步骤S509);最后,依据存取地址模式、地址信息及目前地址,来产生存取地址,并以存取地址来更新目前地址(步骤S511)。
本实施例中,步骤S508是依据串行指令集中不同的指令形态使用不同的传送地址模式的各指令的使用频率统计值,来解码具有不同位长的存取指令,使用频率愈高者具有愈小的位长。如果步骤S507所接收的存取指令并不是经过不同位长编码的存取指令,而是固定字段长度的存取指令,则当然不需经过本步骤的指令解码动作。
图6为依照本发明一实施例的串行指令集中各项指令的使用比例统计图,指令栏中的各指令为一般传送过程中的常用命令,具有不同的传送地址模式。以目前的串行传输接口(SPI)而言,由于使用固定的命令字段长度(8位)及固定的地址字段长度(24位)来传输串行指令,因此不论是传送一个读取指令或一个写入指令时,所需周期都是32位,请参见周期(1)的字段。然而,在本实施例中,是将目前地址与存取地址做比较,再依据比较结果从这些不同的传送地址模式中,选择存取地址模式。例如当目前地址与存取地址为7位时,只需要以读取8位偏移量的存取地址模式,便能以最有效率的方式达到存取目的。因此,使用读取8位偏移量的传送地址模式时,所需的周期为命令字段长度(8位)及地址字段长度(8位)之和为16位,比起原先固定的字段长度方式(32位),节省了一半的周期。同理,其余的传送地址模式比起先前技术也都能减少所需的传输位(请参见周期(2)的字段)。在本实施例中,假设一共发送10000个串行指令,当使用原先固定的字段长度的串行指令时,传送指令所需的周期为294440。若使用可调整地址字段长度方式时,则传送指令所需的周期为162592,由统计结果可知,本实施例中,所需的周期比先前技术大幅降低了44.7%。
串行指令集中包括了不同的指令形态(例如读取或写入),而不同的指令形态中又包括了不同的传送地址模式(例如读取下一个位偏移量或是读取4、8、12、16、20位偏移量),我们针对各个指令的使用频率作统计,并加以排序后,得出使用频率最高的是读取8位偏移量指令,使用频率次高的是读取16位偏移量指令,在本实施例中使用一种可变长度的编码方法(例如是霍夫曼编码)来进行编码,所依据原则为使用频率愈高的指令,其编码后的位长愈小。举例来说,使用频率最高的读取8位偏移量指令,其霍夫曼编码位长为最少的2位,读取8位偏移量指令的周期为命令字段长度(2位)及地址字段长度(8位)之和,因此使用可变长度编码使得传输指令所需位长自32位下降至10位,同理,其余的传送地址模式比起先前技术也大都能减少所需的传输位(请参见周期(3)的字段)。
在此同样以发送10000个串行指令为例加以统计,使用原先固定的字段长度串行指令方法,命令字段与地址字段占了294440个周期,若为本发明使用可调整地址字段与命令字段长度方式,则命令字段与地址字段所需的周期为132945,由统计结果可知所需的周期比先前技术更大幅降低了54.8%。
值得注意的是,图6的串行指令统计图,仅为一实施例,主要是用来说明本发明的明显功效,但非用以限定本发明,串行指令集中的指令形态或各种传送地址模式当可视需要进行调整。
综上所述,本发明所提供的串行传输控制器及串行传输的方法,因为其根据存取地址选择一较佳的传送地址模式,又因为不同传送地址模式使用不同的位来传送地址信息,故可减少传输时所需的位,并减短传输所花费的时间。另外,本发明所提供的串行传输控制器及其串行传输的方法更可将串行传输接口的固定命令字段改用可变位长的方式编码,将所有命令依照使用频率排序,越常使用的命令,给予较少位的编码,故可进一步降低整体传输时间,减少当地址不连续时所需要的命令重送长度,提高传输效能。
本发明所提供的串行传输解码器及串行传输的方法,因为其根据所接收的存取指令,来判断并获得存取地址模式,此存取地址模式是从多个传送地址模式中选出,再依据存取地址模式、地址信息及目前地址,来产生存取地址,又因为不同传送地址模式使用不同的位长来传送地址信息,故可减少传输时所需的位,并减短传输所花费的时间。另外,本发明所提供的串行传输解码器及其串行传输的方法更可接收经过不同位长编码的存取指令,此种编码方式是将所有命令依照使用频率排序,越常使用的命令,给予越少位的编码,因而可进一步降低整体传输时间,具有提高传输效能的功效。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以后附的权利要求范围的界定为准。
Claims (17)
1、一种串行传输控制器,用以依据一存取地址将相对应的一存取指令传送于一串行接口上,该串行传输控制器包括:
一指令寄存器,用以寄存该存取指令;以及
一数据寄存器,用以寄存相对应该存取地址的一存取数据;
一目前地址寄存器,用以储存一目前地址;
一地址编码器,耦接至该目前地址寄存器,用以比较该目前地址及该存取地址,而从多个传送地址模式中选择出一存取地址模式,并产生相对应的一地址信息;以及
一串行接口编码器,耦接至该地址编码器和该数据寄存器,用以将该存取指令及该地址信息以串行传输方式传送于该串行接口上,
其中,该串行传输控制器依据该存取地址模式,于一串行指令集中选择该存取指令,该串行指令集包括多个指令形态,该些指令形态中至少其中之一可使用于该些传送地址模式,前述每一传送地址模式使用不同的位长来传送该地址信息。
2、如权利要求1所述的串行传输控制器,更包括一可变动长度编码器,该可变动长度编码器对该存取指令进行具有不同位长的指令编码后,再通过该串行接口编码器,将编码后的该存取指令以串行传输方式传送于该串行接口上。
3、如权利要求2所述的串行传输控制器,其中,该可变动长度编码器是依据使用不同的传送地址模式的各存取指令的使用频率统计值,使用频率愈高者以具有愈小的位长来编码该存取指令。
4、如权利要求1所述的串行传输控制器,其中,该串行接口相容于一串行外围接口标准。
5、如权利要求1所述的串行传输控制器,其中,当该地址编码器选取该存取地址模式后,该串行传输控制器更将该存取地址储存至该目前地址寄存器,以更新该目前地址。
6、一种串行传输的方法,用以依据一存取地址将相对应的一存取指令传送于一串行接口上,该方法包括下列步骤:
比较一目前地址及该存取地址,而从多个传送地址模式中选择出一存取地址模式,并产生相对应的一地址信息;
依据该存取地址模式,于一串行指令集中选择该存取指令,该串行指令集包括多个指令形态,该些指令形态中至少其中之一可使用于该些传送地址模式,前述每一传送地址模式使用不同的位长来传送该地址信息;以及
将该存取指令及该地址信息以串行传输方式传送于该串行接口上。
7、如权利要求6所述的串行传输的方法,更包括下列步骤:
寄存该目前地址;以及
当选择出该存取地址模式后,更以该存取地址来更新该目前地址。
8、如权利要求6所述的串行传输的方法,更包括下列步骤:
对该存取指令进行具有不同位长的指令编码后,将编码后的该存取指令以串行传输方式传送于该串行接口上。
9、如权利要求8所述的串行传输的方法,其中,依据使用不同的传送地址模式的各存取指令的使用频率统计值,使用频率愈高者以具有愈小的位长来编码该存取指令。
10、如权利要求8所述的串行传输的方法,其中,进行具有不同位长的指令编码为进行一霍夫曼编码。
11、一种串行传输解码器,用以从一串行接口上接收一存取指令,以获得相对应的一存取地址,该串行传输解码器包括:
一指令寄存器,用以寄存该存取指令;以及
一数据寄存器,用以寄存该存取地址相对应的一存取数据;
一串行接口解码器,耦接至该串行接口和该数据寄存器,用以解码该串行接口上的串行信号,以获得该存取指令及一地址信息;
一目前地址寄存器,用以储存一目前地址;以及
一地址解码器,耦接至该串行接口解码器以及该目前地址寄存器,用以依据多个传送地址模式中的一存取地址模式、该地址信息及该目前地址,来产生该存取地址后,并以该存取地址来更新该目前地址,
其中,该串行传输解码器依据该存取指令,以判断并获得该存取地址模式,该存取指令属于一串行指令集,该串行指令集包括多个指令形态,该些指令形态中至少其中之一可使用于该些传送地址模式,前述每一传送地址模式使用不同的位长来传送该地址信息。
12、如权利要求11所述的串行传输解码器,更包括一可变动长度解码器,用以对该串行接口上所接收的具有不同位长的该存取指令进行解码后,进而由该串行传输解码器来判断并获得该存取地址模式。
13、如权利要求12所述的串行传输解码器,其中,该可变动长度解码器是依据使用不同的传送地址模式的各存取指令的使用频率统计值,来解码该存取指令。
14、如权利要求11所述的串行传输解码器,其中,该串行接口相容于一串行外围接口标准。
15、一种串行传输的方法,用以从一串行接口上接收一存取指令,以获得相对应的一存取地址,该方法包括下列步骤:
接收并解码该串行接口上的串行信号,以获得该存取指令及一地址信息;
依据该存取指令,以判断获得一存取地址模式,该存取指令是属于一串行指令集,该串行指令集包括多个指令形态,该些指令形态中至少其中之一可使用于该些传送地址模式,前述每一传送地址模式使用不同的位长来传送该地址信息,该存取地址模式对应其中一种传送地址模式;以及
依据该存取地址模式、该地址信息及一目前地址,来产生该存取地址后,并以该存取地址来更新该目前地址。
16、如权利要求15所述的串行传输的方法,更包括下列步骤:
解码从该串行接口上所接收具有不同位长的该存取指令,进而获得该存取地址模式。
17、如权利要求16所述的串行传输的方法,其中更包括依据使用不同的传送地址模式的各种存取指令的使用频率统计值,对具有不同位长的该存取指令进行解码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101674312A CN100573491C (zh) | 2006-12-15 | 2006-12-15 | 串行传输控制器与串行传输解码器及其串行传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101674312A CN100573491C (zh) | 2006-12-15 | 2006-12-15 | 串行传输控制器与串行传输解码器及其串行传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101201805A CN101201805A (zh) | 2008-06-18 |
CN100573491C true CN100573491C (zh) | 2009-12-23 |
Family
ID=39516976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101674312A Expired - Fee Related CN100573491C (zh) | 2006-12-15 | 2006-12-15 | 串行传输控制器与串行传输解码器及其串行传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100573491C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231141B (zh) * | 2011-06-21 | 2017-04-05 | 深圳市中兴微电子技术有限公司 | 一种数据读、写方法及系统 |
CN102411490B (zh) * | 2011-08-09 | 2014-04-16 | 清华大学 | 一种针对动态可重构处理器的指令集的优化方法 |
TW201915818A (zh) * | 2017-10-05 | 2019-04-16 | 香港商印芯科技股份有限公司 | 光學識別模組 |
CN112291101B (zh) * | 2020-11-06 | 2021-12-07 | 珠海格力电器股份有限公司 | 通讯节点、上位机对下位机的通信分帧优化方法 |
CN115586923B (zh) * | 2022-11-29 | 2023-05-16 | 摩尔线程智能科技(北京)有限责任公司 | 用于指令集的操作码编码方法、装置和计算机可读介质 |
-
2006
- 2006-12-15 CN CNB2006101674312A patent/CN100573491C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101201805A (zh) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101325090B (zh) | 通过使循环冗余码线路相对于数据线路偏移改善等待时间 | |
CN1565034B (zh) | 同步型半导体存储器设备模块及其控制方法与信息设备 | |
CN100573491C (zh) | 串行传输控制器与串行传输解码器及其串行传输方法 | |
CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
CN101162449A (zh) | Nand flash控制器及其与nand flash芯片的数据交互方法 | |
CN102177553A (zh) | 具有可配置虚拟页大小的桥接装置 | |
CN103229155A (zh) | 高速内存系统 | |
CN1220522A (zh) | 维特比译码装置及维特比译码方法 | |
CN103077123A (zh) | 一种数据写入和读取方法及装置 | |
US7970960B2 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
CN101140543B (zh) | 支持flash页操作与流水线纠错码的数据交换装置与方法 | |
CN100337217C (zh) | 存储控制芯片及数据存储控制方法 | |
CN101882119A (zh) | 与非型闪存控制器及其数据传输方法 | |
CN107748509B (zh) | 基于单片机收发控制的asi通信从机实施方法 | |
CN107436851B (zh) | 串行外设接口四线隔离系统及其控制方法 | |
CN106980587B (zh) | 一种通用输入输出时序处理器及时序输入输出控制方法 | |
CN106776104B (zh) | 一种Nand Flash控制器和终端以及控制Nand Flash的方法 | |
CN106200561B (zh) | 编码器控制器及配置方法 | |
CN103049408B (zh) | 一种多接口sram读写控制电路及方法 | |
CN101788956A (zh) | 多通道数据存储方法、装置和多通道数据接收系统 | |
CN107703815A (zh) | 循环地址式三线spi通讯系统 | |
US6807609B1 (en) | Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system | |
US9343157B2 (en) | Writing into an EEPROM on an I2C bus | |
CN102098510A (zh) | 解码、编码音视频数据的方法及装置 | |
CN101415027A (zh) | 基于hdlc协议的通讯模块及数据实时转发存储控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20161215 |