CN100505096C - 用于多级单元存储器的方法与系统 - Google Patents

Abstract

一种多级单元存储器，它使用的一种结构是，不同字的各个二进制位被存入同一多级存储器单元。这可以改进存取时间，因为在该字被输出以前不必读出两个单元。因此，可以通过消除存取链的串行元件而改善存取时间。

Description

用于多级单元存储器的方法与系统

背景技术

本发明一般涉及存储设备，具体地涉及具有多级单元结构的存储设备。

多级单元存储器由多级单元组成，每个单元能够存储多个充电状态或电平。每个充电状态(Charge state)与存储元件位模式相联系。

闪速EEPROM存储单元，以及其它型式的存储单元可存储多个门限电平(Vt)。例如，在能够每单元存储两位的存储单元中，使用4个门限电平(Vt)。因此，为每个门限电平指定两个二进制位。

在一个实施例中，多级单元可以存储四个充电状态。电平3比电平2具有较高的电荷(higher charge)，电平2比电平1具有较高的电荷，电平1比电平0具有较高的电荷。参考电压可以使不同的充电状态分开。例如，第一参考电压可以使电平3和电平2分开，第二参考电压可以使电平2和电平1分开，第三参考电压可以使电平1和电平0分开。

根据充电状态的数量，多级单元存储器能够存储多于一位的数据。例如，一个能存储4种充电状态的多级单元存储器可以存储两位数据，一个能存储八种充电状态的多级单元存储器可以存储三位数据，一个能存储十六种充电状态的多级单元存储器可以存储4位数据。对于n位多级单元存储器的每一个，不同存储元件位模式与不同充电状态的每一个相关联。

不过，能够在多级单元中存储的充电状态的数目不仅限于2的幂。例如，具有三种充电状态的多级单元存储1.5位数据。当这种多级单元和附加的解码逻辑相组合并连接到第二类似多级单元的时候，三位数据可以作为两单元组合的输出来提供。各种其它多单元组合也是可能的。

当前，多级单元存储器的信息检索普遍比单一位单元存储器的检索慢，因为多级单元存储器的读出时间较长。这主要是因为读出多于一位比读出一位所花费的时间要多。

通常，对于常规的多级单元设计，一个字可以由多个二进制位组成。第一组字的两个二进制位可以存储在同一单元中(例如，在一个2位多级单元中)，然后，下一组两个二进制位可以存储在同一单元中，从而存储了整个字。然后，在解码以后，为了访问字，单元的第一和第二两个二进制位被读出。仅当两个二进制位已经被读出的时候，输出才是可访问的。实际上，输出必须等待第一和第二两个二进制位被读出。

因此，有必要提供一种方法以减少多级单元存储器的访问时间。

附图说明

图1是根据本发明的一个实施例的方块图；

图2是根据本发明的一个实施例的存储器结构的原理图；

图3是根据现有技术的存储器结构的原理图；

图4是根据本发明的一个实施例的流程图；

图5是根据现有技术的一个流程图。

具体实施方式

参见图1，一个处理器100通过总线102连到多级单元存储器104。存储器104包括一个接口控制器105，一个写入状态机106和一个多级单元存储器阵列150。在本发明的一个实施例中，处理器100通过总线102连到接口控制器105和存储器阵列150两者上。

接口控制器105提供对多级单元存储器阵列150的控制。写入状态机106与接口控制器105和存储器阵列150通信。接口控制器105把要写入阵列150的数据传递到状态机106，状态机106执行事件序列来把数据写入阵列150。在一个实施例中，接口控制器105，写入状态机106和多级单元存储器阵列150位于一个单独的集成电路小片上。

虽然结合每单元存储两位的存储器阵列150对各实施例进行了描述，但是，例如通过增加门限电平的数目，任何数目的位可以存储在单一单元中而不偏离本发明的精神和范围。

虽然本发明的实施例结合闪速单元的存储器阵列150进行了描述，其它单元，例如只读存储器(ROM)，可擦可编程只读存储器(EPROM)，常规的电可擦可编程只读存储器(EEPROM)，或动态随机存取存储器(DRAM)可以替代，而不脱离本发明的精神和范围。

参见图2，存储在存储器阵列150中的两个字10和12分别包括多个二进制位14和16。在图2描述的结构中，不是把同一字的各相邻位安排在同一存储器单元18中，而是同一字20或22中的相邻位14及16被安排在不同的多级存储器单元18中。例如，字10的位14a和字12的位16a一起存储而形成一个单元18a。同样，每个字10或12的其它各位14及16被存储，使得阵列150中的每个存储器单元18包括不同字10或12的位14和16。

虽然在本发明的一个实施例中，两个字的每一个的一位和两个字的另一个的一位配对，但是各种其它安排可以被利用。通过把同一字的各个位安排在不同的单元中，相对于在输出整个字以前读出两个字，存储器阵列150的存取时间可以改进。

通过比较图2的实施例和图3所示现有技术的结构中可以更好地理解本发明的某些实施例的优点。在图3中，字20和22具有二进制位14和16，如上所述。不过，按照常规的方法，在同一字20或22中的相邻的二进制位14或16(例如二进制位14a和14b)是存储在同一多级存储器单元中(例如，单元20a)。

结果，为了从现有技术的存储器阵列中存取信息，必须首先解码，然后成功地读出第一二进制位，例如二进制位14a。其次，必须成功地读出第二二进制位，例如二进制位14b，最后输出该信息。对单元20的访问时间，是解码，读出第一和第二二进制位和最后输出所读信息的时间的总和。

和图3所示的实施例相比，第一个字的存取时间是解码时间连同读出第一二进制位的时间加上输出时间的一个函数。换言之，该存取时间是可以和常规的单一位存储器的存取时间进行比较的。第二个字的存取时间是读第二位的时间和输出时间的总和，因为第二次，解码是不必要的。

因此，在本发明的一个实施例中，信息写入阵列150是通过，例如，写入状态机106中的硬件和存储在其中的微代码控制的。不过，基于全部软件或全部硬件的方法也可以被使用。

在一个实施例中，根据本发明的读出码122最初可能使解码产生，如方块24中所示。接着，第一个字被读出，如方块26中所示。然后，第一个字被输出，如方块28中所示。

接着，第二个字被读出，如方块30中所示，第二个字被输出，如方块32中所示。此序列继续，与图2所示结构一致。

参见图5，根据现有技术的读出码122a开始解码，如方块24中所示，然后读出第一个字，如方块26所示。然后现有技术方法读出第二个字，如方块30中所示，最后，在读出第一和第二两个字以后，输出第一和第二两个字，如方块34中所示。显然，第一个字的存取时间明显慢于使用图4例中所述技术的存取时间。

虽然本发明结合有限的几个实施例进行了描述，本领域技术人员将从中领会到有许多修改和变化。意图在于所附权利要求包括所有这些修改和变化，这些修改和变化落在本发明的精神和范围之中。

Claims (14)

1.一种用于多级单元存储器的方法，包括：

在多级单元存储器阵列中的多个存储器单元内存储来自第一个字的位；

在所述多级单元存储器阵列中的所述多个存储器单元内存储来自第二个字的位；

通过在所述存储器阵列中只存取所述多个存储器单元的每一个的一位而从所述多级单元存储器阵列中存取第一个字；和

在输出所述第一个字以后，通过读出所述多个存储器单元的每一个的第二位而存取所述第二个字。

2.如权利要求1的用于多级单元存储器的方法，包括在同一多级存储器单元中存储两个不同字的一位。

3.如权利要求2的用于多级单元存储器的方法，包括，在n个不同的多级存储器单元中存储一个具有n位的字。

4.如权利要求3的用于多级单元存储器的方法，包括把两个字的所有位存储在存储每一个字的一位的多级存储器各单元中。

5.如权利要求1的用于多级单元存储器的方法，包括通过解码，读出第一个字，输出第一个字而存取一个字，此后读出第二个字并输出第二个字。

6.如权利要求1的用于多级单元存储器的方法，包括，从多个存储器单元的每一个中读出至少两个二进制位中的一个二进制位直到整个字被读出，然后从所述多个存储器单元的每一个中读出第二个二进制位。

7.一种存储器，包括：

一个多级存储器单元阵列，所述多级存储器单元的每一个存储至少两个二进制位；和

上述存储器单元的至少一个存储来自第一个字的第一位和来自第二个字的第二位。

8.如权利要求7的存储器，包括一个接口控制器和一个写入状态机。

9.如权利要求8的存储器，其中所述写入状态机执行事件序列，把数据写入所述多级存储器单元阵列，使不同字的各个位存储在同一多级存储器单元中。

10.如权利要求7的存储器，包括把两个不同字的数据写入同一存储器单元中的写入状态机。

11.一种用于多级存储器单元的系统，包括：

一个处理器；和

一个与所述处理器相连的存储器，它包括多级存储器单元的一个阵列，每个所述的多级存储器单元存储至少两位，至少一个所述存储器单元存储来自第一个字的第一位和来自第二个字的第二位。

12.如权利要求11的用于多级存储器单元的系统，包括一个接口控制器和一个写入状态机。

13.如权利要求12的用于多级存储器单元的系统，其中所述写入状态机执行事件序列以把数据写入所述多级存储器单元阵列，以使不同字的二进制位存储在同一多级存储器单元中。

14.如权利要求11的用于多级存储器单元的系统，包括把两个不同字的数据写入同一存储器单元中的写入状态机。

Images