CN100498748C - 计算机系统及直接内存访问传输方法 - Google Patents

Abstract

一种计算机系统及直接内存访问传输方法，其中直接内存访问传输方法包括：接收直接内存访问数据传送要求；依据直接内存访问数据传送要求，配置用来描述源数据的源数据描述符链表与用来描述目标数据的目标数据描述符链表；接收直接内存访问请求；判断源数据块的剩余长度是否为零，若是，则由源数据描述符链表读取源数据描述符；判断目标数据块的剩余长度是否为零，若是，则由目标数据描述符链表读取目标数据描述符；若源数据块与目标数据块的剩余长度均大于零，则依据传输参数进行数据传送。本发明所述计算机系统及直接内存访问传输方法，不需要对物理地址连续的数据块进行切分，可减小计算机系统微处理器的运算量，以提升计算机系统性能。

Description

计算机系统及直接内存访问传输方法

技术领域

本发明是有关于一种计算机系统的数据传输方法，特别是有关于一种以直接内存访问方式进行数据传输的计算机系统与直接内存访问传输方法。

背景技术

一般而言，计算机系统与外围设备之间的数据传输是通过直接内存存取(Direct Mcmory Access；DMA)的方式来进行的。在直接内存访问的方式中，DMA控制器从中央处理器(CPU)完全接管对总线的控制，数据传送可以直接在外围设备与系统内存之间进行。也就是说，外围设备可通过DMA控制器直接将数据写入/读出外围设备，而不用经过微处理器运算，从而使得系统处理速度加快，并提升数据传输的效能。

图1所示为一支持直接内存存取(DMA)传输的计算机系统的示意图。如图所示，计算机系统包含有微处理器10、内存20、DMA控制器30以及外围设备40。其中微处理器10和内存20透过内部总线50与DMA控制器30连接，外围设备40透过外部总线60与DMA控制器30连接。DMA控制器30可设于计算机系统的芯片组中。当计算机系统需要将数据通过DMA的方式传送至外围设备40时，微处理器10会将数据传送至内存20中存放，并将数据在内存20中的起始地址以及外围设备号(用于表明与哪一个外围设备进行DMA传输)等参数信息写入DMA控制器30相应的寄存器中。外围设备40随后发出DMA请求至DMA控制器30，而DMA控制器30则依据接收到的DMA请求以及微处理器10写入的参数信息至内存20中读取数据，并将该数据写入相应的外围设备40。

在DMA传输数据的过程中，要求源物理地址和目标物理地址必须是连续的。但是在某些计算机体系中，连续的存储器地址在物理上不一定是连续的，所以DMA传输要分成多次完成。因而微处理器10在启动DMA传输之前，会在内存20中设置描述符链表(Physical Region Description table)202来描述物理上不连续的源数据201以及目标数据401，然后把描述符链表202的起始地址告诉DMA控制器30，使得DMA控制器30在传输完一块物理连续的数据后，不用发起中断，而是根据描述符链表202来传输下一块物理上连续的数据，直到传输完毕后再发起一次中断。具体如图2所示，描述符链表202包括多个描述符(PhysicalRegion Description，PRD)，且每一描述符包括源地址(sourceaddress)、数据长度(bytecount)、目标地址(destination address)以及下一个描述符的起始地址。通过描述符链表202可以将多个在物理上不连续的数据块连结起来，且这些数据块共同组成将要被传送的数据。

然而，继续参阅图2可发现，源数据201的源数据块2与源数据块3在物理上是连续的，但目标数据401的目标数据块2与目标数据块3在物理上是不连续的。与之相类似地，源数据块4与源数据块5的物理地址不连续，而目标地址4和目标地址5的物理地址连续。在上述情形下，微处理器10在设置描述符链表202时必须依据源数据块与目标数据块的物理地址及长度，对物理上连续的数据块进行切分，以使每一描述符所对应的源数据块与目标数据块等大小，这无疑使微处理器的运算量增加，并导致系统性能的降低。

鉴于此，我们希望提供一种可以进一步减小微处理器的运算量的直接内存访问传输方法。

发明内容

本发明的目的在于提供一种可减小计算机系统的微处理器的运算量的直接内存访问传输方法。

本发明提供一种直接内存访问传输方法，用于进行由多个源数据块组成的源数据与由多个目标数据块组成的目标数据的数据传送操作。所述直接内存访问传输方法包括：接收一直接内存访问数据传送要求；依据所述直接内存访问数据传送要求，配置一用来描述源数据的源数据描述符链表与一用来描述目标数据的目标数据描述符链表；接收一直接内存访问请求；判断所述源数据块的剩余长度是否为零，当为零时，则由所述源数据描述符链表读取一源数据描述符；判断所述目标数据块的剩余长度是否为零，当为零时，则由所述目标数据描述符链表读取一目标数据描述符；以及当所述源数据块的剩余长度与所述目标数据块的剩余长度均大于零时，则依据一传输参数进行数据传送。

本发明还提供一种支持直接内存访问传输的计算机系统，包括：一微处理器；一内存，包含所述微处理器写入的对应于多个源数据块的源数据描述符链表、对应于多个目标数据块的目标数据描述符链表；一外围设备，用于发出一直接内存访问请求；以及一直接内存访问控制器，耦接于所述内存与外围设备之间，包括：一参数存储单元，存储所述微处理器写入的源数据描述符链表及所述目标数据描述符链表在所述内存中的地址、源数据块剩余长度以及目标数据块剩余长度；以及一传输控制器，用于依据相应于该直接内存访问请求的传输参数控制数据传输，其中所述传输控制器依据所述参数存储单元中存储的所述源数据块剩余长度决定是否读取一源数据描述符，依据所述目标数据块剩余长度决定是否读取一目标数据描述符。

本发明的应用于计算机系统的直接内存访问传输方法，可以依据直接内存访问数据传送要求配置一源数据描述符链表以及一目标数据描述符链表，而不需要对物理地址连续的数据块进行切分，因而可减小计算机系统微处理器的运算量，达到提升计算机系统性能的效果。

附图说明

通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：

图1为现有技术一计算机系统的示意图；

图2为现有技术一描述符链表与源数据块和目标数据块的示意图；

图3为根据本发明一实施例的计算机系统的示意图；

图4A为根据本发明一实施例的源数据描述符链表与源数据块的示意图。

图4B为根据本发明一实施例的目标数据描述符链表与目标数据块的示意图；

图5为根据本发明一实施例的数据传输方法的流程图。

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

图3为根据本发明一实施例的的计算机系统的示意图。如图所示，本发明一实施例的计算机系统300包括一微处理器1、内存2、DMA控制器3与外围设备4。外围设备4与直接内存访问(DMA)控制器3连接，以透过DMA控制器3实现与内存2之间的数据传送。计算机系统300可设有多个外围设备4，并通过DMA控制器3实现外围设备之间的数据传送以及外围设备与内存2之间的数据传送。为方便说明，以下仅以计算机系统300包含一个外围设备4为例来说明。DMA控制器3包括第一传输接口30、第二传输接口31、仲裁器32、传输控制器33与数据暂存器34。第一传输接口30设有由微处理器1配置的参数存储单元35，用以存储DMA控制器3的各个参数。更进一步来说，参数存储单元35包括全局控制寄存器350与传输参数寄存器351。微处理器1可配置全局控制寄存器350，以将源数据描述符链表和目标数据描述符链表的起始地址、状态信息、中断控制、传输方向、传输长度(burst length)等控制参数写入DMA控制器3。传输参数寄存器351用于存储数据传输参数，例如源数据块的剩余长度、下一源数据描述符地址、源数据存取地址、目标数据块的剩余长度、下一目标数据描述符地址以及目标数据存取地址。仲裁器32裁决所接收到的DMA请求的优先级，并发出一DMA响应信号至发出该DMA请求的外围设备4。传输控制器33用于依据仲裁器32输出的仲裁结果进行DMA传输操作。数据暂存器34用于暂存进行DMA传输的数据。

于本实施例中，内存2中设有数据存取区21、源数据描述符链表22以及目标数据描述符链表23。源数据描述符链表22与目标数据描述符链表23均是由微处理器1依据系统管理程序发出的数据传送要求，并根据源数据以及目标数据的存储状况来预先配置的。于本实施例中，假设系统管理程序发出一将外围设备4中的数据存取区41中的源数据写入内存2的数据存取区21中的请求，即数据存取区41可看作源数据，数据存取区21可看作目标数据。请参阅图4A与图4B，假设源数据41的长度为12DW，并由物理地址不连续的源数据块411～414组成，源数据块411到源数据块414的长度分别为2DW，7DW，1DW，2DW。数据存取区21的大小与源数据41的大小相等，并由物理地址不连续的目标数据块211～214组成，其长度分别为2DW，3DW，2DW，5DW。根据以上假设，微处理器1配置的源数据描述符链表22由源数据描述符1～源数据描述符4组成，分别对应于源数据块411～源数据块414，目标数据描述符链表23由目标数据描述符1～目标数据描述符4组成，且分别对应于目标数据块211～214。举例来说，源数据描述符1包含的信息有源数据块1的起始地址、源数据块1的长度(即2DW)以及下一源数据描述符(即源数据描述符2)的起始地址。与之相类似，每一目标数据描述符包含的信息为对应的目标数据块的起始地址、目标数据块的长度以及下一目标数据描述符的起始地址。

请再次参阅图3并结合图4A和图4B，微处理器1接收到系统管理程序发出的数据传送请求后，会依据源数据41以及目标数据21的各个数据块的地址及大小，在内存2中配置相应的源数据描述符链表22与目标数据描述符链表23。外围设备4准备好传送或接收数据后，向DMA控制器3发出DMA请求。传输控制器33依据外围设备4发出的DMA请求，向微处理器1请求系统总线5(未图示)的控制权，并依据微处理器1发出的响应向外围设备4发出DMA响应。于本实施例中，传输控制器33包括一执行逻辑331与一运算单元332。执行逻辑331依据仲裁器32发出的优先级最高的DMA请求至全局控制寄存器350中读取源数据描述符链表地址、目标数据描述符链表地址，以驱使第一传输接口30至内存2中读取一源数据描述符与一目标数据描述符，例如图4A所示的源数据描述符1与图4B所示的目标数据描述符1。执行逻辑331可依据源数据描述符1获得外围设备4中源数据块1的起始地址、源数据块1的长度以及源数据描述符2的起始地址，同时依据目标数据描述符1获得内存2中目标数据块1的起始地址、目标数据块1的长度以及目标数据描述符2的起始地址，并将上述各项送至传输参数寄存器351与运算单元332中。此时，源数据块41的剩余长度等于源数据块1的长度，目标数据块21的剩余长度等于目标数据块1的长度。运算单元332依据接收到的源数据块长度、目标数据块长度以及需要传输长度，计算实际传输数据长度。其中，实际传输数据长度的值等于源数据块长度、目标数据块长度以及需要传输长度中值最小的。若运算单元332算出的实际传输数据长度不等于零，则执行逻辑331驱使第二传输接口31依据源数据块1的起始地址将外围设备4输出的数据写入数据暂存器34中，并驱使第一传输接口30依据目标数据块1的起始地址将数据暂存器34中的数据写入内存2的目标数据块1中。当完成该笔DMA传输之后，执行逻辑331更新传输参数寄存器351中源数据块的剩余长度＝源数据块1的长度-实际传输数据长度，更新目标数据块的剩余长度＝目标数据块1的长度-实际可传输长度。当DMA控制器3再次接收到外围设备4发出的DMA请求时，会依据传输参数寄存器351中更新后的参数进行数据传送，并在完成该笔DMA请求对应的传输后更新传输参数寄存器351中的参数值。通常，DMA控制器351会重复上述操作直至系统管理程序要求传送的数据均被传送。

事实上，当运算单元332计算出的实际传输数据长度小于一笔DMA传输的最大传输长度(burst length)时，DMA控制器3需要将一笔DMA传输分多次完成。因而，本实施例的运算单元332还需要依据最大传输长度与实际传输数据长度计算缺少存取长度，即缺少存取长度最大传输长度-实际传输数据长度，以使执行逻辑331在下一个传输周期(cycle)中传送长度等于缺少存取长度的数据。举例来说，假设最大传输长度为2DW，当前存取的源数据块的剩余长度为2DW，当前存取的目标数据块的剩余长度为1DW，即实际传输数据长度为1DW，缺少存取长度为1DW。这时，DMA控制器3的执行逻辑331会依据运算单元332的计算结果将1DW的数据写入当前的目标数据块中，再依据传输参数寄存器351中下一目标描述符的地址至内存2中读取新的目标数据描述符，并依据该目标数据描述符中的目标数据块起始地址将上一个周期(cycle)中缺少的1DW的数据写入该目标数据块中。由以上描述可知，若运算单元332输出的实际传输数据长度大于零，且缺少存取长度也大于零，则执行逻辑331需要先传输数据再读取源数据描述符或目标数据描述符，若运算单元332输出的实际传输数据长度等于最大传输长度，即缺少存取长度等于零，则执行逻辑331在完成数据传输后不需要再读取源数据描述符或目标数据描述符。显然，每完成一次数据传输，执行逻辑331都需要依据实际传输数据长度更新传输参数寄存器351中的源数据存取地址、源数据块剩余长度、目标数据块存取地址以及目标数据块剩余长度。此外，如本领域熟练技术人员所知，本实施例的DMA控制器3也可以在源数据块剩余长度或目标数据块剩余长度的等于零时，为下一笔DMA传输预取相应的源数据描述符或目标数据描述符。

如本领域熟练技术人员所知，若计算机系统包含多个外围设备，DMA控制器3可通过多个DMA通路分别与这些外围设备进行数据传送。在这种情形下，微处理器1会在DMA控制器3的全局控制寄存器350中配置多组分别与DMA通路相对应的控制参数，在传输参数寄存器中配置多组分别与DMA通路相对应的传输参数。显然，内存2中也会设有多个分别与DMA通路相对应的源数据描述符链表与目标数据描述符链表，以描述相应的外围设备与内存2之间进行数据传送时的数据存储状况。因而，在进行数据传送时，传输控制器33会依据仲裁器发出的优先序最高的DMA请求，至全局控制寄存器350与传输参数寄存器351中读取对应的控制参数与传输参数，以进行数据传送操作。

图5所示为本实施例一DMA传输方法的流程图。在步骤S501中，微处理器1接收到系统管理程序发出的数据传送要求，随后在内存2中配置与源数据块对应的源数据描述符链表以及与目标数据块对应的目标数据描述符链表，并将源数据描述符链表和目标数据描述符链表的地址写入DMA控制器3的全局控制寄存器350中(步骤S502)。在步骤S503中，DMA控制器3接收到外围设备4发出的DMA请求。假设本实施例中，外围设备4发出的是DMA读取请求，且优先序最高，即DMA控制器3需要从内存2的数据存取区21中读取源数据，并将该源数据写入外围设备4中的数据存取区41(即目标数据)。在步骤S504中，DMA控制器3依据该DMA请求至传输参数寄存器351中读取源数据块剩余数据，并判断源数据块剩余长度是否等于零，若是，则表示该源数据块已被存取完毕，因而依据传输参数寄存器351中的下一源数据描述符地址至内存2中读取一源数据描述符(步骤S505)。其中，若是第一笔DMA传输，即传输参数寄存器351中的下一源数据描述符地址为零，则DMA控制器3依据全局控制寄存器350中源数据描述符链表地址读取该链表中的第一个源数据描述符。在步骤S505后，DMA控制器3依据读取的源数据描述符更新传输参数寄存器351中源数据块剩余长度、源数据存取地址以及下一源数据描述符地址的值(步骤S506)。若在步骤S504中，源数据块剩余长度不等于零，即源数据块中还未被存取完毕，则执行步骤S507，判断目标数据块剩余长度是否等于零。若目标数据块剩余长度等于零，则表示目标数据块已被存取完毕，因而进行步骤S508，依据传输参数寄存器351中下一目标数据描述符地址至内存2中读取一目标数据描述符。其中，若传输参数寄存器351中下一目标数据描述符地址的值为零，则依据全局控制寄存器350中的目标数据描述符链表的地址至内存2中读取该链表中的第一个目标数据描述符。在步骤S508后，执行步骤S509，DMA控制器3依据读取的目标数据描述符更新传输参数寄存器351中目标数据块剩余长度、目标数据存取地址以及下一目标数据描述符地址的值。若源数据块剩余长度与目标数据块剩余长度均不等于零，即源数据块以及目标数据块都还没有被存取完，则进行步骤S510，DMA控制器3依据传输参数寄存器351中各个传输参数的值，进行数据传送。在步骤S510后，DMA控制器3依据实际传送数据的长度，更新传输参数寄存器351中源数据块剩余长度、源数据存取地址、目标数据块剩余长度以及目标数据存取地址的值(步骤S511)。由于源数据块或目标数据块的剩余长度可能小于需要传输长度，即可能存在实际传输数据长度小于需要传输长度的情形，所以在步骤S511后执行步骤S512，判断实际传输数据长度是否等于需要传输长度，若否，则返回步骤S504，以传送长度等于缺少存取长度的数据。缺少存取长度等于需要传输长度与实际传输数据长度的差值，实际传输数据长度的值等于需要传输长度、源数据块剩余长度以及目标数据块剩余长度中值最小的。若在步骤S512中，实际传输数据长度等于需要传输长度，则结束对应于外围设备4发出的该DAM请求的数据传送操作。需要说明的是，在依据接受的DMA请求执行的第一数据传输周期中，步骤S512中的需要传输长度等于最大传输长度，然而，若是在第一个数据传输周期中，实际传输数据长度小于需要传输长度，则在进行第二个数据传输周期时，步骤S512中的需要传输长度等于上一个数据传输周期中的缺少存取长度。

由以上描述可知，本实施例中，微处理器1只需要根据系统管理程序发出的数据传送请求，在内存2中配置相互独立的源数据描述符链表以及目标数据描述符链表。由于微处理器1可通过系统管理程序直接获知组成源数据的各个数据块的实际物理地址、长度等信息，以及组成目标数据的各个数据块的实际物理地址和长度等信息，因而不需要进一步处理就可以配置出源数据描述符链表和目标数据描述符链表。与现有技术相比，微处理器1不需要对源数据和目标数据再次进行分割，以使每一个描述符对应的目标数据块和源数据块都在物理上连续且大小相等，因而可减小微处理器1在启动DMA传输前的运算量，提高计算机系统的整体性能。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (12)

1.一种直接内存访问传输方法，用于进行由多个源数据块组成的源数据与由多个目标数据块组成的目标数据的数据传送操作，其特征在于，包括：

接收一直接内存访问数据传送要求；

依据所述直接内存访问数据传送要求，配置一用来描述源数据的源数据描述符链表与一用来描述目标数据的目标数据描述符链表；

接收一直接内存访问请求；

判断所述源数据块的剩余长度是否为零，当为零时，则由所述源数据描述符链表读取一源数据描述符；

判断所述目标数据块的剩余长度是否为零，当为零时，则由所述目标数据描述符链表读取一目标数据描述符；以及

其中，当所述源数据块的剩余长度与所述目标数据块的剩余长度均大于零时，则依据一传输参数进行数据传送。

2.根据权利要求1所述的直接内存访问传输方法，其特征在于，所述源数据描述符包含源数据块地址、源数据块长度、下一源数据描述符地址，所述目标数据描述符包含目标数据块地址、目标数据块长度、下一目标数据描述符地址。

3.根据权利要求1所述的直接内存访问传输方法，其特征在于，所述传输参数包含源数据存取地址、源数据块剩余长度、下一源数据描述符地址、目标数据存取地址、目标数据块剩余长度以及下一目标数据描述符地址。

4.根据权利要求3所述的直接内存访问传输方法，其特征在于，还包括：依据一实际传输数据长度，更新所述传输参数的源数据存取地址、所述源数据块剩余长度、所述目标数据存取地址以及所述目标数据块剩余长度。

5.根据权利要求4所述的直接内存访问传输方法，其特征在于，所述实际传输数据长度的值等于需要传输长度、所述源数据块剩余长度以及所述目标数据块剩余长度中值最小的。

6.根据权利要求5所述的直接内存访问传输方法，其特征在于，还包括：

判断所述实际传输数据长度是否等于所述需要传输长度；

当所述实际传输数据长度小于所述需要传输长度时，则判断依据该实际传输数据长度更新后的源数据块的剩余长度是否等于零，当为零时，则由一源数据描述符链表读取一源数据描述符；以及

判断依据该实际传输数据长度更新后的目标数据块的剩余长度是否为零，当为零时，则由一目标数据描述符链表读取一目标数据描述符。

7.根据权利要求1所述的直接内存访问传输方法，其特征在于，所述源数据描述符链表所对应的源数据的长度等于目标数据描述符链表所对应的目标数据的长度。

8.一种支持直接内存访问传输的计算机系统，其特征在于，包括：

一微处理器；

一内存，包含所述微处理器写入的对应于多个源数据块的源数据描述符链表、对应于多个目标数据块的目标数据描述符链表；

一外围设备，用于发出一直接内存访问请求；以及

一直接内存访问控制器，耦接于所述内存与外围设备之间，包括：

一参数存储单元，存储所述微处理器写入的源数据描述符链表及所述目标数据描述符链表在所述内存中的地址、源数据块剩余长度以及目标数据块剩余长度；以及

一传输控制器，用于依据相应于该直接内存访问请求的传输参数控制数据传输，其中所述传输控制器依据所述参数存储单元中存储的所述源数据块剩余长度决定是否读取一源数据描述符，依据所述目标数据块剩余长度决定是否读取一目标数据描述符。

9.根据权利要求8所述的支持直接内存访问传输的计算机系统，其特征在于，所述传输控制器包括一运算单元，用于依据所述源数据块剩余长度、所述目标数据块剩余长度以及一需要传输长度，计算实际传输数据的长度。

10.根据权利要求9所述的支持直接内存访问传输的计算机系统，其特征在于，所述实际传输数据的长度的值等于所述源数据块长度、所述目标数据块长度以及所述需要传输长度中值最小的。

11.根据权利要求9所述的支持直接内存访问传输的计算机系统，其特征在于，所述传输控制器包括一执行逻辑，用于依据所述实际传输数据的长度更新所述参数存储单元中所述源数据块剩余长度以及所述目标数据块剩余长度的值。

12.根据权利要求11所述的支持直接内存访问传输的计算机系统，其特征在于，当所述传输控制器的运算单元计算出的所述实际传输数据的长度小于所述需要传输长度时，则依据所述执行逻辑更新后的所述源数据块剩余长度决定是否读取一源数据描述符，依据更新后的所述目标数据块剩余长度决定是否读取一目标数据描述符。

Images