CN100498212C - 用于高速位移测量的ccd数据采集与处理装置 - Google Patents

Abstract

本发明公开了一种用于高速位移测量的CCD数据采集与处理装置，其中线阵CCD传感器输出信号电荷给A/D转换电路进行模数转换后，A/D转换电路输出数字信号给高速数据缓存FIFO，FIFO输出像元信号给信号处理电路，其特征在于：还设置有比较器筛选电路、驱动时钟电路和像元计数器，比较器筛选电路接收所述线阵CCD传感器的信号电荷，比较器筛选电路输出读、写控制信号给FIFO，输出中断信号给信号处理电路。本发明的显著效果是：能对CCD输出的大数据量信号进行高速采集和实时处理，利用系统资源，对数据信息进行有效甄别，剔除无关信息，实现目标数据的实时采集和同步处理，提高整个系统的速度和效率。

Description

用于高速位移测量的CCD数据采集与处理装置

技术领域

本发明属于CCD传感器测量技术领域，具体地说，涉及一种对线阵CCD传感器输出的大容量数据进行高速采集和实时处理的用于高速位移测量的CCD数据采集与处理装置。

背景技术

电荷耦合器件CCD(Charge Coupled Device)是一种广泛应用的半导体光电器件，能将入射光转换为信号电荷并按像元逐个输出，具有噪声低、光谱响应宽、精度和灵敏度高等特点。CCD分为线阵和面阵两类。在工业自动化领域，常用线阵CCD传感器进行各种检测，如非接触式尺寸测量、位移测量等。在进行高速测量时，对线阵CCD输出信号的采集与处理是实现测量的关键。

现有对CCD信号数据采集与处理技术研究较多，如中科院上海技术物理所闻路红等做的《重心算法确定CCD像点位置的硬件实现》，包括CCD传感器、A/D转换电路、数据缓存FIFO、DSP信号处理电路：CCD传感器输出信号电荷给A/D转换电路进行模数转换后，A/D转换电路的输出端输出数字信号给数据缓存FIFO，数据缓存FIFO的输出端输出像元信号给DSP信号处理电路，DSP信号处理电路采用重心算法来确定CCD像点位置，提高测量精度。这种方法的缺点是：CCD传感器输出的数据量比较大，需要对所有像元信号进行AD转换并存储，最后再用重心法进行数据处理，使得数据的存储量和处理量很大，既耗资源又费时，测量及采集数据速度很慢，无法对大数据量进行实时采集和处理，影响实时采集速度和效果，不能应用在需要进行高速位移测量的领域。

中南工学院李兰君等做的《一种快速CCD目标定位方法》：包括面阵CCD传感器、视频处理器、A/D转换电路、数字比较器、数据缓存FIFO、DSP信号处理电路：面阵CCD传感器输出二维视频信号经视频处理器处理后给A/D转换电路进行模数转换，A/D转换电路的输出端输出数字信号给数字比较器，数字比较器截取有效数据后，再发送给数据缓存FIFO，数据缓存FIFO的输出端输出数字视频信号给DSP信号处理电路，使用了数字比较器，能对面阵CCD输出的大幅值信号进行有效提取，从而减小了数据的存储量和处理量。其缺点在于：由于所选择的数值比较器要对每个数据逐位进行比较，与模拟比较器相比速度较慢，会降低数据筛选的速度；另外，控制器对CCD输出信号进行间断式采集与处理，采集一次再处理一次，测量及采集数据速度较慢，无法实现对信号的实时处理；而且该方法是用二维CCD传感器进行边缘轮廓提取，无法进行高速位移测量。

浙江大学方平等做的《基于线阵CCD的新型微位移传感器的研究》，包括时序发生器、CCD传感器、数据缓存FIFO、D/A转换器、比较器和采样保持电路：其中FIFO和D/A转换器组成斜坡信号发生器，时序发生器控制斜坡信号发生器输出斜坡信号，比较器逐一比较CCD的输出信号与参考电压，并根据比较结果控制采样保持电路对斜坡信号进行采样保持最后输出结果。这种方法的缺点是：由于没有使用A/D转换器和信号处理器对CCD信号进行采集和后续处理，也没有通过计数器识别像元的实际位置，而是直接用斜坡信号的采样保持值作为曝光像点位置，所以很难保证测量的精度。

综上所述，现有的CCD信号数据采集与处理技术，通常测量及数据采集的速度较慢，实时处理的效果不好，无法实现对CCD信号的不间断采集与处理，只适合静态测量或慢速运动物体的位移测量，对于高速位移测量将失效。

发明内容

本发明的目的是提供一种用于高速位移测量的CCD数据采集与处理装置，能对CCD传感器输出的大数据量信号进行不间断的高速采集和实时处理，有效利用系统资源，使得数据采集和信号处理能够同时进行，合理设计的控制逻辑能够保证数据采集的速度和实时处理的效果，提升高速位移测量的质量。本发明可用于高速、实时地测量运动物体的瞬时位移。

为达到上述目的，本发明设置一种用于高速位移测量的CCD数据采集与处理装置，包括线阵CCD传感器、A/D转换电路、高速数据缓存FIFO、信号处理电路；其中所述线阵CCD传感器输出信号电荷给所述A/D转换电路进行模数转换后，A/D转换电路的输出端输出数字信号给所述高速数据缓存FIFO，高速数据缓存FIFO的输出端输出像元信号给所述信号处理电路，其关键在于：还设置有比较器筛选电路、驱动时钟电路和像元计数器，其中比较器筛选电路的输入端接收所述线阵CCD传感器的信号电荷，所述比较器筛选电路的输出端分别输出读控制信号和写控制信号给所述高速数据缓存FIFO，所述比较器筛选电路输出中断信号给所述信号处理电路；所述驱动时钟电路输出脉冲信号给所述线阵CCD传感器、A/D转换电路、高速数据缓存FIFO和像元计数器，该像元计数器输出计数信号给所述信号处理电路。

所述驱动时钟电路既为CCD提供其工作必需的扫描时钟，又为数据采集与处理装置提供同步时钟，使得数据的采集与CCD传感器的信号输出同步。由于设计了比较器筛选电路，数据的存储和读取都由比较器筛选电路启动，从而将信号处理电路从繁重的控制任务中解放出来；且系统只需对CCD的有效像元信号进行存储与处理，大大缩短了信号处理电路数据处理的时间。数据的采集与处理两部分相对独立，在采集电路对CCD信号进行高速采集的同时，信号处理电路读取存储在FIFO中的数据从而实现实时处理。这样可以对线阵CCD进行不间断扫描，从而提高了系统测量的速度。本系统数据采集速率最高可达40Mbyte/s，实时处理的效果较好。

所述比较器筛选电路由数控电位器、比较器和触发器组成，其中数控电位器的三个输入端CS、INC和U/D接收所述信号处理电路输出的控制信号，数控电位器的输出端输出阈值电平给所述比较器的反向输入端，比较器的正向输入端接收所述线阵CCD传感器的信号电荷，比较器的输出端输出触发信号给触发器的输入端D，该触发器的正向输出端Q和反向输出端Q分别输出读控制信号和写控制信号，触发器的正向输出端Q还输出所述中断信号。

数控电位器输出阈值电平给所述比较器，当线阵CCD传感器的信号电荷值高于阈值电平，才会被比较器确认为有效数据，并控制触发器翻转，输出中断信号、读控制信号和写控制信号，高速数据缓存FIFO和信号处理电路才进行有效工作，节省了资源空间。

由于CCD输出信号的幅度受到环境因素的影响会有一定变化，所以提取CCD的有效信号不能使用固定阈值，而是采用数控电位器对供电电压分压，从而给比较器接入一个可调的阈值电平，使之能适应CCD输出信号的自身变化，从而消除环境对测量的影响。数控电位器通过三个外部输入管脚可以调整其抽头的位置，从而改变电阻值，这三个管脚包括片选端CS、滑动控制端INC和方向控制端U/D。本装置使用DSP来控制数控电位器的三个控制端，每次测量开始前DSP根据AD转换后的CCD输出信号的幅值大小自适应地调节数控电位器的抽头位置，从而给比较器提供一个合适的阈值。

所述线阵CCD传感器将外部入射光转换为信号电荷，并按像元逐个输出给所述A/D转换电路的输入端AIN，A/D转换电路的时钟端CLK和输出使能端OE分别接收所述驱动时钟电路输出的复位脉冲RS和转移脉冲SH，A/D转换电路的数字输出端D1～D8输出数字信号给所述高速数据缓存FIFO的输入端D0～D7，该高速数据缓存FIFO的输出端Q0～Q7输出像元信号给所述信号处理电路；所述高速数据缓存FIFO的读时钟输入端RCLK接收所述信号处理电路输出的时钟信号，写时钟输入端WCLK接受所述驱动时钟电路输出脉冲RS经反向后的脉冲RS’，高速数据缓存FIFO的满标志端FF和空标志端EF输出满空信号给所述信号处理电路，该高速数据缓存FIFO设置有读使能端REN接收所述触发器正向输出端Q输出所述读控制信号，设置有写使能端WEN接收所述触发器反向输出端Q输出所述写控制信号。

高速数据缓存FIFO的8位数据输入端D0-D7与A/D转换电路的8位数据线D1-D8对应相连，写使能信号端WEN与比较器模块的反向输出端Q相连受比较器筛选电路控制，使FIFO只存储CCD输出的有效像元信号。A/D转换电路的CLK端设置有非门与FIFO的WCLK端连接。由于FIFO是在每个写时钟的上升沿将数据存入，所以将CCD的复位脉冲RS经反向后(即RS’)作为写时钟送入WCLK端。FIFO的读使能信号端REN与比较器筛选电路的同向输出端Q相连，而读时钟RCLK由DSP来提供，同时满标志FF和空标志EF接到DSP的IO端，由DSP来读取FIFO中的存储数据。这样FIFO对A/D转换电路采样数据的存储和DSP对FIFO中数据的读取都由比较器筛选电路启动。

所述信号处理电路由电平转换器和信号处理器DSP组成，其中电平转换器的输入端1B1～1B8接受所述高速数据缓存FIFO输出的像元信号，并由输出端1A1～1A8输出给所述信号处理器DSP的输入端GPIOA0～GPIOA7；电平转换器的输入端2B1接收所述高速数据缓存FIFO满标志端FF的满信号，输入端2B2接收所述高速数据缓存FIFO空标志端EF的空信号，并分别由输出端2A1和2A2输出给所述信号处理器DSP的输入端GPIOA8和GPIOA9；信号处理器DSP设置时钟信号端RCLK输出时钟信号给所述高速数据缓存FIFO，信号处理器DSP设置非屏蔽中断端XNMI接收所述触发器输出的中断信号，信号处理器DSP设置GPIOA10端、GPIOA11端、GPIOA12端分别连接数控电位器的三个输入端CS、INC和U/D，输出三个控制信号给所述数控电位器，所述信号处理器DSP内置所述像元计数器，该像元计数器设置计数时钟端TCLKIN和起始端CAP1分别接收所述驱动时钟电路输出的复位脉冲RS和转移脉冲SH。

本装置使用的DSP既可作为处理器，又可作为控制器被使用。由于DSP是3.3V供电，而高速AD转换与数据采集部分是5V系统，所以需要在FIFO和DSP之间用一个电平转换器将5V的信号转为3.3V的信号。电平转换器有两组各自独立供电的端口，A口由VCCA供电，供电电压为3.3V，B口由VCCB供电，供电电压为5V，这样可以将3.3V系统与5V系统通过电平转换器连接起来。将DSP的通用IO引脚GPIOA0～GPIOA7作为数据线与电平转换器的1A1～1A8分别相连，接收FIFO送来的8位CCD有效信号；GPIOA8、GPIOA9通过电平转换器分别与FIFO的满标志FF和空标志EF相连；通用时钟源XCLKOUT作为提供给FIFO的读时钟与FIFO的RCLK端相连。非屏蔽中断XNMI与比较器筛选电路的同向输出端Q相连，用于在CCD的有效信号输出结束后接受中断信号。

将驱动CCD的RS脉冲送入像元计数器时钟TCLKIN端，让像元计数器对RS的脉冲进行计数，便于后续处理；同时将SH送入捕捉单元CAP1端，在CCD每个扫描周期的开始由CAP1捕捉SH的下降沿，产生捕捉中断从而启动像元计数器开始计数。GPIOA10～GPIOA12用于控制数控电位器的抽头位置，分别与数控电位器的CS、INC和U/D相连。

所述信号处理电路中的信号处理器DSP设置有：

用于DSP初始化的装置；

用于设定阈值的装置；调节数控电位器抽头位置，从而给比较器提供合适阈值；

用于启动脉冲计数的装置；启动像元计数器，从而对驱动时钟电路输出脉冲进行计数；

用于判断是否有比较器筛选电路输出的中断信号的装置，

如果没有中断信号，则返回所述用于判断是否有比较器筛选电路输出的中断信号的装置再次判断，

如果有中断信号，则进入用于锁存像元计数器的装置；

用于读取所述高速数据缓存FIFO中数据的装置；

用于数据处理及计算结果的装置；

用于结果输出的装置。

DSP读取FIFO中的数据后就要进行处理，为提高处理速度，采用最大值法提取CCD阵列上被测数据的具体位置。将读取的若干CCD有效信号进行比较，将峰值点作为被测物体像点输出的信号，通过计算峰值点所对应的像点在CCD阵列上的位置就可以得到所需要的数据信息。

本发明的显著效果是：能对线阵CCD传感器输出的大数据量信号进行不间断的高速采集和实时处理，利用系统资源，对数据信息进行有效甄别，剔除无关信息，实现目标数据的高速采集；合理的控制逻辑保证了对信号的实时处理和各部分电路的高效运作，使得数据采集与信号处理能够同时进行，提高了整个系统的速度和效率，能广泛地应用在需要高速位移测量的场合。

附图说明

图1是本发明的方框结构图；

图2是A/D转换电路和高速数据缓存FIFO的电路原理图；

图3是比较器筛选电路的电路原理图；

图4是信号处理电路的电路原理图；

图5是信号处理器DSP的工作流程框图；

图6是CCD数据采集时序图；

图7是比较器筛选电路的工作时序图；

图8是CCD峰值像点的位置示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细说明，以高速、实时测量运动物体的瞬间位移为例：

如图1所示：一种用于高速位移测量的CCD数据采集与处理装置，由线阵CCD传感器1、A/D转换电路2、高速数据缓存FIFO3、信号处理电路4、比较器筛选电路5、驱动时钟电路6和像元计数器7组成；所述线阵CCD传感器1输出信号电荷给所述A/D转换电路2进行模数转换后，A/D转换电路2的输出端输出数字信号给所述高速数据缓存FIFO3，高速数据缓存FIFO3的输出端输出像元信号给所述信号处理电路4，其中比较器筛选电路5的输入端接收所述线阵CCD传感器1的信号电荷，所述比较器筛选电路5的输出端分别输出读控制信号和写控制信号给所述高速数据缓存FIFO3，所述比较器筛选电路5输出中断信号给所述信号处理电路4；所述驱动时钟电路6输出脉冲信号给所述线阵CCD传感器1、A/D转换电路2、高速数据缓存FIFO3和像元计数器7，该像元计数器7输出计数信号给所述信号处理电路4。

所述驱动时钟电路6既为CCD提供其工作必需的扫描时钟，又为数据采集与处理装置提供同步时钟，使得高速运动物体的瞬间位移数据的采集与CCD的信号输出同步。由于设计了比较器筛选电路5，数据的存储和读取都由比较器筛选电路5启动，从而将信号处理电路4从繁重的控制任务中解放出来；且系统只需对CCD的有效像元信号进行存储与处理，大大缩短了信号处理电路4数据处理的时间。数据的采集与处理两部分相对独立，在采集电路对CCD信号进行高速采集的同时，信号处理电路4读取存储在FIFO中的数据从而实现实时处理。这样可以对线阵CCD进行不间断扫描，从而提高了系统测量的速度。本系统数据采集速率最高可达40Mbyte/s，实时处理的效果较好。

如图3所示：所述比较器筛选电路5由数控电位器8、比较器9和触发器10组成，其中数控电位器8的三个输入端CS、INC和U/D接收所述信号处理电路4输出的控制信号，数控电位器8的输出端输出阈值电平给所述比较器9的反向输入端，比较器9的正向输入端接收所述线阵CCD传感器1的信号电荷，比较器9的输出端输出触发信号给触发器10的输入端D，该触发器10的正向输出端Q和反向输出端Q分别输出读控制信号和写控制信号，触发器10的正向输出端Q还输出所述中断信号。

如图7所示：数控电位器8输出阈值电平给所述比较器9，当线阵CCD传感器1的信号电荷值高于阈值电平，才会被比较器9确认为有效数据，并控制触发器10翻转，输出中断信号、读控制信号和写控制信号，高速数据缓存FIFO3和信号处理电路4才进行有效工作，节省了系统资源，提高了工作效率。

比较器9采用MAXIM公司的MAX913。由于CCD输出信号的幅度受到背景光和被测物的影响会有一定变化，所以提取CCD的有效信号不能使用固定阈值，而是采用数控电位器8对供电电压分压，从而给比较器9接入一个可调的阈值电平，使之能适应CCD输出信号的自身变化，从而消除环境对测量的影响。数控电位器使用DALLAS公司的DS1804。它是含100抽头的非易失性数控电位器，通过三个外部输入管脚可以调整抽头的位置，从而改变电阻值，这三个管脚包括片选端CS、滑动控制端INC和方向控制端U/D。本系统使用DSP来控制DS1804的三个控制端，每次测量开始前DSP根据AD转换后的CCD输出信号的幅值大小自适应地调节数控电位器的抽头位置，从而给比较器提供一个合适的阈值。

如图2所示：所述线阵CCD传感器1将外部入射光转换为信号电荷，并按像元逐个输出给所述A/D转换电路2的输入端AIN，A/D转换电路2的时钟端CLK和输出使能端OE分别接收所述驱动时钟电路6输出的复位脉冲RS和转移脉冲SH，A/D转换电路2的数字输出端D1～D8输出数字信号给所述高速数据缓存FIFO3的输入端D0～D7，该高速数据缓存FIFO3的输出端Q0～Q7输出像元信号给所述信号处理电路4；所述高速数据缓存FIFO3的读时钟输入端RCLK接收所述信号处理电路4输出的时钟信号，写时钟输入端WCLK接受所述驱动时钟电路6输出脉冲RS经反向后的脉冲RS’，高速数据缓存FIFO3的满标志端FF和空标志端EF输出满空信号给所述信号处理电路4，该高速数据缓存FIFO3设置有读使能端REN接收所述触发器10正向输出端Q输出所述读控制信号，设置有写使能端WEN接收所述触发器10反向输出端Q输出所述写控制信号。

如图6所示，A/D转换电路2采用TI公司的TLC5540。高速数据缓存FIFO3采用的是IDT公司的IDT72240。其8位数据输入端D0-D7与TLC5540的8位数据线D1-D8对应相连，写使能信号端WEN与比较器模块的反向输出端Q相连受比较器筛选电路5控制，使FIFO只存储CCD输出的有效像元信号。TLC5540的CLK端设置有非门与IDT72240的WCLK端连接。由于IDT72240是在每个写时钟的上升沿将数据存入，所以将CCD的复位脉冲RS经反向后(即RS’)作为写时钟送入WCLK端。IDT72240的读使能信号端REN与比较器筛选电路5的同向输出端Q相连，而读时钟RCLK由DSP来提供，同时满标志FF和空标志EF接到DSP的IO端，由DSP来读取FIFO中的存储数据。这样FIFO对A/D转换电路2采样数据的存储和DSP对FIFO中数据的读取都由比较器筛选电路5启动。

如图4所示：所述信号处理电路4由电平转换器11和信号处理器DSP12组成，其中电平转换器11的输入端1B1～1B8接受所述高速数据缓存FIFO3输出的像元信号，并由输出端1A1～1A8输出给所述信号处理器DSP12的输入端GPIOA0～GPIOA7；电平转换器11的输入端2B1接收所述高速数据缓存FIFO3满标志端FF的满信号，输入端2B2接收所述高速数据缓存FIFO3空标志端EF的空信号，并分别由输出端2A1和2A2输出给所述信号处理器DSP12的输入端GPIOA8和GPIOA9；信号处理器DSP12设置时钟信号端RCLK输出时钟信号给所述高速数据缓存FIFO3，信号处理器DSP12设置非屏蔽中断端XNMI接收所述触发器10输出的中断信号，信号处理器DSP12设置GPIOA10端、GPIOA11端、GPIOA12端分别连接数控电位器8的三个输入端CS、INC和U/D，输出三个控制信号给所述数控电位器8，所述信号处理器DSP12内置所述像元计数器7，该像元计数器7设置计数时钟端TCLKIN和起始端CAP1分别接收所述驱动时钟电路6输出的复位脉冲RS和转移脉冲SH。

DSP使用的是美国TI公司的TMS320F2812，该器件既可作为处理器，又可作为控制器被使用。TMS320F2812内部自带有像元计数器7。由于TMS320F2812是3.3V供电，而高速AD转换与数据采集部分是5V系统，所以需要在FIFO和DSP之间用一个电平转换器(SN74ALVC164245)，将5V的信号转为3.3V的信号。SN74ALVC164245有两组各自独立供电的端口，A口由VCCA供电，供电电压为3.3V，B口由VCCB供电，供电电压为5V，这样可以将3.3V系统与5V系统通过SN74ALVC164245连接起来。将TMS320F2812的通用IO引脚GPIOA0～GPIOA7作为数据线与SN74ALVC164245的1A1～1A8分别相连，接收FIFO送来的8位CCD有效信号；GPIOA8、GPIOA9通过电平转换器分别与FIFO的满标志FF和空标志EF相连；通用时钟源XCLKOUT作为提供给FIFO的读时钟与FIFO的RCLK端相连。非屏蔽中断XNMI与比较器筛选电路5的同向输出端Q相连，用于在CCD的有效信号输出结束后接受中断信号。将驱动CCD的RS脉冲送入像元计数器时钟TCLKIN端，让像元计数器对RS的脉冲进行计数，便于后续处理；同时将SH送入捕捉单元CAP1端，在CCD每个扫描周期的开始由CAP1捕捉SH的下降沿，产生捕捉中断从而启动像元计数器开始计数。GPIOA10～GPIOA12用于控制数控电位器的抽头位置，分别与DS1804的CS、INC和U/D相连。

如图5所示：所述信号处理电路4中的信号处理器DSP12设置有：

用于DSP初始化的装置；

用于设定阈值的装置；调节数控电位器抽头位置，从而给比较器提供合适阈值；

用于启动脉冲计数的装置；启动像元计数器，从而对驱动时钟电路6输出脉冲进行计数的装置；

用于判断是否有比较器筛选电路5输出的中断信号的装置，

如果没有中断信号，则返回所述用于判断是否有比较器筛选电路(5)输出的中断信号的装置再次判断，

如果有中断信号，则进入用于锁存像元计数器的装置；

用于读取所述高速数据缓存FIFO3中数据的装置；

用于数据处理及计算结果的装置；

用于结果输出的装置。

DSP读取FIFO中的数据后就要进行处理，为提高处理速度，采用最大值法提取CCD阵列上被测数据的具体位置。将读取的若干CCD有效信号进行比较，将峰值点作为被测物体像点输出的信号，通过计算峰值点所对应的像点在CCD阵列上的位置就可以得到所需要的数据信息。

其工作原理如下：

线阵CCD测量位移利用的是目前常用的激光三角法原理，故精确测量被测物体在CCD上的像点位置就成为系统的主要任务。首先对线阵CCD输出的模拟信号进行高速AD采样，然后将采集到的数据存储在高速缓存FIFO中。因为CCD像元数比较多，没有必要对AD采集的所有数据都进行存储，所以只将包含像点位置信息的那些有效信号存储下来。CCD像元阵列上的曝光像元输出的信号即为系统需要存储与处理的有效信号，其幅值要比无效像元输出的电平高，所以通过比较器9的筛选就可以只将线阵CCD输出的有效信号存储在FIFO中，从而减小FIFO的存储量和DSP的数据处理量。DSP读取FIFO中的有效信号，根据最大值法找到峰值点再结合计数器对CCD像元脉冲的计数值，就可计算出物体像点在线阵CCD上的具体位置。由于有效信号的像元数远小于整个CCD阵列的像元数，并且有效像元的位置又是连续的，所以在一个CCD扫描周期内，DSP读取FIFO中的数据并且加以处理的时间是很短的。

如图8所示：为了计算CCD输出信号峰值对应像点在CCD阵列上的位置，使用像元计数器来对CCD传感器输出的像元脉冲进行计数。由于驱动CCD的复位脉冲RS与像元脉冲同步，所以只需对RS进行计数。像元计数器由CCD转移脉冲SH的下降沿启动，每来一个RS脉冲计数器都增1。当CCD输出最后一个有效像元脉冲后比较器模块向DSP发出中断请求，DSP接受中断后首先锁存像元计数器的值(假设为M)，然后读取FIFO中存储的数据并找出峰值，若FIFO中存储的数据共有L个，最大值为其中第N个数据，则被测物体在CCD上像点的位置就是M—L+N。再结合CCD传感器的像元大小和光学系统相关参数就可以计算出高速运动物体的瞬时位移S：

$S=\frac{(M-L+N-O)\·r}{\mathrm{\β}}---\left(1\right)$

式(1)中，O是测量开始前物体像点的原位置，r是CCD的像元尺寸，β是光学系统的放大倍率。

DSP可将处理结果通过测量系统仪器面板上的数码管输出显示，然后返回中断，等待下一个扫描周期比较器模块发来的中断信号。在DSP对数据处理的过程中，CCD传感器的扫描并没有中断，从而实现了真正意义上的实时处理。

Claims (5)

1、一种用于高速位移测量的CCD数据采集与处理装置，包括线阵CCD传感器(1)、A/D转换电路(2)、高速数据缓存FIFO(3)、信号处理电路(4)；其中所述线阵CCD传感器(1)输出信号电荷给所述A/D转换电路(2)进行模数转换后，A/D转换电路(2)的输出端输出数字信号给所述高速数据缓存FIFO(3)，高速数据缓存FIFO(3)的输出端输出像元信号给所述信号处理电路(4)，其特征在于：还设置有比较器筛选电路(5)、驱动时钟电路(6)和像元计数器(7)，其中比较器筛选电路(5)的输入端接收所述线阵CCD传感器(1)的信号电荷，所述比较器筛选电路(5)的输出端分别输出读控制信号和写控制信号给所述高速数据缓存FIFO(3)，所述比较器筛选电路(5)输出中断信号给所述信号处理电路(4)；所述驱动时钟电路(6)输出脉冲信号给所述线阵CCD传感器(1)、A/D转换电路(2)、高速数据缓存FIFO(3)和像元计数器(7)，该像元计数器(7)输出计数信号给所述信号处理电路(4)。

2、根据权利要求1所述的用于高速位移测量的CCD数据采集与处理装置，其特征在于：所述比较器筛选电路(5)由数控电位器(8)、比较器(9)和触发器(10)组成，其中数控电位器(8)的输出端输出阈值电平给所述比较器(9)的反向输入端，比较器(9)的正向输入端接收所述线阵CCD传感器(1)的信号电荷，比较器(9)的输出端输出触发信号给触发器(10)的输入端D，该触发器(10)的正向输出端Q和反向输出端Q分别输出读控制信号和写控制信号，触发器(10)的正向输出端Q还输出所述中断信号。

3、根据权利要求2所述的用于高速位移测量的CCD数据采集与处理装置，其特征在于：所述线阵CCD传感器(1)将外部入射光转换为信号电荷，并按像元逐个输出给所述A/D转换电路(2)的输入端AIN，A/D转换电路(2)的时钟端CLK和输出使能端OE分别接收所述驱动时钟电路(6)输出的复位脉冲RS和转移脉冲SH，A/D转换电路(2)的数字输出端D1～D8输出数字信号给所述高速数据缓存FIFO(3)的输入端D0～D7，该高速数据缓存FIFO(3)的输出端Q0～Q7输出像元信号给所述信号处理电路(4)；所述高速数据缓存FIFO(3)的读时钟输入端RCLK接收所述信号处理电路(4)输出的时钟信号，写时钟输入端WCLK接受所述驱动时钟电路(6)输出脉冲RS经反向后的脉冲RS’，高速数据缓存FIFO(3)的满标志端FF和空标志端EF输出满空信号给所述信号处理电路(4)，该高速数据缓存FIFO(3)设置有读使能端REN接收所述触发器(10)正向输出端Q输出所述读控制信号，设置有写使能端WEN接收所述触发器(10)反向输出端Q输出所述写控制信号。

4、根据权利要求3所述的用于高速位移测量的CCD数据采集与处理装置，其特征在于：所述信号处理电路(4)由电平转换器(11)和信号处理器DSP(12)组成，其中电平转换器(11)的输入端1B1～1B8接受所述高速数据缓存FIFO(3)输出的像元信号，并由输出端1A1～1A8输出给所述信号处理器DSP(12)的输入端GPIOA0～GPIOA7；电平转换器(11)的输入端2B1接收所述高速数据缓存FIFO(3)满标志端FF的满信号，输入端2B2接收所述高速数据缓存FIFO(3)空标志端EF的空信号，并分别由输出端2A1和2A2输出给所述信号处理器DSP(12)的输入端GPIOA8和GPIOA9；信号处理器DSP(12)设置时钟信号端RCLK输出时钟信号给所述高速数据缓存FIFO(3)，信号处理器DSP(12)设置非屏蔽中断端XNMI接收所述触发器(10)输出的中断信号。

5、根据权利要求4所述的用于高速位移测量的CCD数据采集与处理装置，其特征在于：所述信号处理电路(4)中的信号处理器DSP(12)设置有：

用于DSP初始化的装置；

用于设定阈值的装置；

用于启动脉冲计数的装置；

用于判断是否有比较器筛选电路(5)输出的中断信号的装置，

如果没有中断信号，则返回所述用于判断是否有比较器筛选电路(5)输出的中断信号的装置再次判断，

如果有中断信号，则进入用于锁存像元计数器的装置；

用于读取所述高速数据缓存FIFO(3)中数据的装置；

用于数据处理及计算结果的装置；

用于结果输出的装置。

Images