CN100477223C

CN100477223C - 半导体器件

Info

Publication number: CN100477223C
Application number: CNB2006100760908A
Authority: CN
Inventors: 伊藤贵之
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-06-17
Filing date: 2004-06-16
Publication date: 2009-04-08
Anticipated expiration: 2024-06-16
Also published as: CN1574292A; JP2005011891A; US7453090B2; JP4015068B2; US20050023577A1; US7189624B2; CN1315179C; US20070138567A1; CN1855496A

Abstract

本发明提供半导体衬底上不发生滑移和缺陷，而可以形成浅pn结的半导体器件。硅衬底上形成元件区域和元件隔离区域，元件区域上形成栅绝缘膜和栅电极。以栅电极为掩模，形成注入源漏杂质的源漏杂质区域。进行不让源漏杂质扩散，恢复源漏杂质区域晶体性的热处理。在元件隔离区域、硅衬底和栅电极上形成层间绝缘膜。介以层间绝缘膜对硅衬底照射层间绝缘膜不吸收而由硅衬底吸收的光加热硅衬底，不让源漏杂质扩散，但激活源漏杂质。

Description

半导体器件

技术领域

本发明是关于以高辉度光源热处理后的半导体器件。

背景技术

作为半导体器件的大规模集成电路(LSI)的性能提高就是提高集成度，即随着构成半导体器件的元件微细化而能实现。为此，不断增进LSI大规模化，元件微细化。而且，为了使元件微细化，需要在距半导体衬底表面20nm以下左右的浅处，形成pn结。随着元件被微细化而形成更浅的pn结将困难起来。

为了形成浅pn结，就要形成浅的杂质扩散区域。作为形成浅杂质扩散区域的方法，首先，要以低加速能量，对半导体衬底离子注入杂质，并热处理半导体衬底。但是，就杂质的p型掺杂剂硼(B)、n型掺杂剂磷(P)、砷(As)的离子注入来说，半导体衬底硅(Si)中的扩散系数较大，因而用卤素灯快速热退火(RTA：Rapid Thermal Anneal)处理，杂质向半导体衬底的内部和往外面扩散，就不可能在半导体衬底上形成有高浓度杂质的浅的杂质扩散区域。另一方面，应该抑制杂质的扩散，降低RTA处理中的热理温度的话，激活高浓度杂质就没有指望了。这样，在半导体衬底上形成使高浓度杂质激活并有低电阻的浅杂质扩散区域是困难的。

最近，为了解决这个困难，以瞬时给激活杂质供给必要的热能为目的，研讨用氙(Xe)闪光灯的闪光灯退火法。氙闪光灯是有管内装入氙气的石英管，通过管内瞬时使电容器等所存贮的电荷放电，可在例如数100μs～数100ms时间范围内，发出高辉度的白光。该白光被半导体衬底吸收，使半导体衬底瞬间发热，能瞬时得到对杂质的激活必要的热能。因此，不会使半导体衬底中注入的杂质浓度分布变化，但能激活高浓度杂质。

氙闪光灯因放电而发光，因而照射面积宽广，瞬时照射整个半导体衬底的整个面，能够一并热处理半导体衬底。使整个半导体衬底高速升温降温，因而认为对半导体衬底产生很大的热应力。而且，元件由有凹凸的微细图形的不同材料构成，因而，对半导体衬底照射高辉度白光的话，因元件的不同材料折射率不同，高辉度白光折射，在半导体衬底内进行相干，高辉度白光局部性集中，形成局部性温度高的发热点(热点)。可以认为由于元件的不同材料的加热效率、比热、热传导率、热膨胀率不同，而在不同材料间产生热应力。由于这些情况，半导体衬底上发生滑移和缺陷等的衬底损伤，担心降低半导体器件的生产成品率。

为了降低对半导体衬底发生的热应力，抑制热点的发生，如降低高辉度白光照射前的半导体衬底的衬底预热温度或氙闪光灯照射能量的话，就无法期待充分激活杂质。

在半导体器件的制造方法方面，已经公开层间绝缘膜表面形成光吸收膜的技术。因为层间绝缘膜表面形成的光吸收膜发热，因而可以认为热点很难发生，然而并不是半导体衬底本身发热，进行半导体衬底有效的瞬间升温是困难的(例如，参照专利文献1。)。

[专利文献1]

特开2000-183177号公报(第1图)

发明内容

本发明鉴于上述情况而做出发明，其目的在于提供半导体衬底上无滑移和缺陷，具有浅pn结的半导体器件。

本发明的特征在于，具有：有多个元件区域的硅衬底；设于该硅衬底表面，隔离元件区域的元件隔离区域；设于该元件区域的硅衬底上的栅绝缘膜；设于该栅绝缘膜上的栅电极；具有设于包括硅衬底表面的元件区域，与元件区域的导电型不同的源漏杂质区域；以及设于栅绝缘膜下方的碳化硅层或有氮化硅层的半导体器件。

附图说明

图1是有关第1实施例半导体器件的制造中途的剖面图(之1)。

图2是有关第1实施例半导体器件的制造中途的剖面图(之2)。

图3是表示有关第1实施例半导体器件的制造方法的，用于源漏扩散层的离子注入后恢复晶体性和抑制再扩散的，使用卤素灯的RTA处理温度与时间的应用范围的曲线图。

图4是表示有关第1实施例半导体器件nMOSFET结漏电流的晶片面内分布的累积几率曲线图。

图5是表示有关第1实施例半导体器件pMOSFET结漏电流的晶片面内分布的累积几率曲线图。

图6是表示有关第1实施例半导体器件的制造方法的，用于源漏扩散层的离子注入后激活的，用氙闪光灯的闪光灯退火法的衬底预热温度和照射能量密度的应用范围曲线图。

图7是表示比较例半导体器件的制造方法的，源漏扩散层的离子注入后用于激活的，用氙闪光灯的闪光灯退火法的衬底预热温度和照射能量密度的应用范围曲线图。

图8是表示比较例半导体器件的制造方法的，源漏扩散层的离子注入后用于激活的，用氙闪光灯的闪光灯退火法，表示热点发生位置的半导体器件剖面图。

图9是有关第2实施例半导体器件的剖面图。

图10是有关第2实施例半导体器件的制造中途的剖面图(之1)。

图11是有关第2实施例半导体器件的制造中途的剖面图(之1)。

图12是有关第2实施例半导体器件的制造中途的剖面图(之3)。

图13是表示有关第2实施例半导体器件的制造方法的，用于源漏扩散层的离子注入后激活的，用氙闪光灯的闪光灯退火法的衬底预热温度和照射能量密度的应用范围曲线图。

图14是表示有关第2实施例半导体器件的氮化硅层或碳化硅层的配置位置的半导体器件剖面图。

图15是有关第3实施例半导体器件的剖面图。

图16是有关第3实施例半导体器件的制造中途的剖面图。

图17是比较例半导体器件的制造方法的，用于源漏扩散层的离子注入后激活的，用氙闪光灯的闪光灯退火法的衬底预热温度和半导体衬底脆性破坏的拉伸应力的关系曲线图。

图18是比较例半导体器件的制造方法的，用于源漏扩散层离子注入后激活的，用氙闪光灯的闪光灯退火法，发生的应力的半导体衬底深度方向的分布图。

图19是有关第3实施例半导体器件的制造方法的，用于源漏扩散层的离子注入后激活的，用氙闪光灯的闪光灯退火法的应力发生情况的半导体衬底剖面图。

具体实施方式

其次，参照附图，说明有关本发明实施例。以下附图的记载中，同一或类似的部分附加同一或类似的标号。而且，附图是典型的图，厚和平面尺寸的关系，应该注意各层厚度的比率等与实际的不同。

(第1实施例)

以半导体器LSI的元件CMOS晶体管的制造工序为例，说明有关本发明第1实施例半导体器件的制造方法。

首先，如图1(a)所示，p型硅(Si)衬底l的nMOS区域内形成p阱(well)层3，在pMOS区域内形成n阱层2。p阱层3的周围和n阱层2的周围形成元件隔离区域4到6。然后，在p型硅衬底1的表面形成将成为栅绝缘膜7的氧化硅膜。

其次，如图1(b)所示，在栅绝缘膜7上形成将成为栅电极8的多晶硅膜。用反应性离子蚀刻(RIE)法，选择性地蚀刻多晶硅膜，形成栅电极8。

如图1(c)所示，在pMOS区域成膜成光刻胶膜10。把光刻胶膜10和nMOS区域的栅电极8作为掩模，对p型硅衬底1表面的nMOS区域离子注入将成为n型的扩散杂质的V族原子，例如离子化的砷(As)。离子注入的条件是加速能量1keV，剂量1×10¹⁵cm^-2。通过该离子注入，邻接栅电极8，接连元件隔离区域5和6形成浅n型扩散杂质区域9。除去光刻胶膜10。

如图1(d)所示，对nMOS区域成膜成光刻胶膜11。把光刻胶膜11和pMOS区域的栅电极8作为掩模，在p型硅衬底1表面的pMOS区域，离子注入将成为p型扩散杂质的III族原子，例如离子化的硼(B)。离子注入的条件是加速能量0.2keV，剂量1×10¹⁵cm^-2。通过离子注入，邻接栅电极8，接连元件隔离区域4和5形成浅的p型扩散杂质区域12。除去光刻胶膜11。

其次，以卤素灯作为热源，进行p型硅衬底1的RTA处理。RTA处理的条件是如图3所示，RTA处理时的p型硅衬底1的衬底温度和RTA处理的加热时间设为落入斜线的工艺条件区域19内。因此，把杂质的杂质扩散长可作成10nm以下。还有，这个工艺条件区域19的边界线，可用式1表示。更好，衬底温度设为900℃以下，加热时间设为30秒以下是理想的。因此，可把杂质的杂质扩散长度设为5nm以下。该RTA处理中，杂质不会扩散到硅衬底1很深。而且，可消除离子注入中硅衬底1上发生的晶体缺陷。在消除晶体缺陷后的制造工序，硅衬底1升温时能抑制杂质扩散。但是，因为衬底温度低，不能使杂质充分激活。

(加热时间(秒))＝6＊10^-13exp{3.74＊10⁺⁴/((衬底温度(℃))+275)}…(1)

用减压气相生长(LPCVD：Low Pressure Chemical Vapor Deposition)法，顺序淀积氮化硅(Si₃N₄)膜和氧化硅(SiO₂)膜。用RIE法，蚀刻氮化硅膜和氧化硅膜，在栅电极8和栅绝缘膜7的侧面，选择性地残留氮化硅膜和氧化硅膜。

因此，如图2(e)所示，可形成氮化硅膜和氧化硅膜的的多层构造侧壁隔层13。

如图2(f)所示，以光刻胶膜掩蔽pMOS区域，栅电极8和侧壁隔层13作为掩模，对nMOS区域离子注入将成为n型源漏的杂质V族原子，例如离子化的磷(P)。离子注入的条件是加速能量15keV，剂量3×10¹⁵cm^-2。同样，以光刻胶膜掩蔽nMOS区域，对pMOS区域离子注入将成为p型的源漏杂质的III族原子，例如离子化的硼。离子注入的条件是加速能量4keV，剂量3×10¹⁵cm^-2。通过这些离子注入，离开栅电极8的边缘，在硅衬底1内形成接连元件隔离区域4到6和扩散杂质区域9与12的深源漏杂质区域14和15。而且，通过这些离子注入，在栅电极8中，即使nMOS区域也注入磷，在pMOS区域注入硼。

其次，卤素灯作为热源，进行p型硅衬底1的RTA处理。RTA处理的条件是如图3所示，RTA处理时的p型硅衬底1的衬底温度和RTA处理的加热时间设为落入斜线的工艺条件区域19内。因此，可把杂质的杂质扩散长度规定为10nm以下。更好的是，衬底温度设为900℃以下，加热时间设为30秒以下是理想的。因此，可把杂质的杂质扩散长规定5nm以下。该RTA处理中，杂质不会扩散到硅衬底1很深。而且，能够消除因离子注入而在硅衬底1发生的晶体缺陷。在该晶体缺陷的消除后的制造工序中，硅衬底1升温的时候可抑制杂质扩散。但是，因为衬底温度低，不可能使注入源漏杂质区域14和15的杂质充分激活。

如图2(g)所示，用LPCVD法，成膜氮化硅膜16的膜厚30nm左右。进而，可用LPCVD法成膜膜厚500nm左右的氧化硅膜17。因此，能形成氮化硅膜16和氧化硅膜17层叠的层间绝缘膜。

加热硅衬底1，使硅衬底1的衬底预热温度上升到450℃，并维持在450℃。如图2(h)所示，在硅衬底1的表面上方氙闪光灯发光，从硅衬底1的表面上方使氙闪光灯光18照射整个硅衬底1的表面。氙闪光灯光18对硅衬底1上的照射能量密度为35J/cm²，氙闪光灯光18的照射时间是1ms。照射的氙闪光灯光18，透过氮化硅膜16、氧化硅膜17和侧壁隔层13，被栅电极8和硅衬底1内的扩散杂质区域9、12和源漏杂质区域14、15吸收。吸收氙闪光灯光18的栅电极8和杂质区域9、12、14和15发热并升温。一般可以认为，栅电极8和杂质区域9、12、14和15的温度超越1000℃，随着这个温度，注入栅电极限8和杂质区域9、12、14和15的杂质被激活。通过该激活，可降低栅电极8和杂质区域9、12、14和15的电阻。还有，氙闪光灯光18的光源发光时间在100ms以下是理想的。因此，不会使硅衬底1过分升温。最好是1ms以下。因此，只有栅电极8和杂质区域9、12、14和15升温。光源照射能量密度是100J/cm²以下是理想的。根据这种情况，也不会使衬底1过分升温。衬底预热温度是600℃以下是理想的。根据这个情况，也不会使硅衬底1过分升温。

然后，在栅电极8和源漏杂质区域14和15上的层间绝缘膜上开连接孔。经过连接孔把栅布线连接到栅电极8。经过连接孔把源漏电极连接到源漏杂质区域14和15。通过以上步骤完成半导体器件。

以第1实施例的半导体器件的制造方法制作的半导体器件中，在硅衬底1未形成晶体缺陷等损伤。注入栅电极8和杂质区域9、12、14和15的杂质也充分被激活，因而栅电极8和杂质区域9、12、14和15的薄层电阻降低，在硅衬底1的晶片上所配置的多个元件的该薄层电阻面内离散σ也控制在未满1％。这样，半导体器件的元件特性提高了。

如图4所示，可以认为，根据硅衬底1的晶片上配置的多个元件的nMOS区域的p阱3和杂质区域9、14的pn结的结漏电流的晶片面内的面内分布累积几率，第1实施例半导体器件一方，比比较例的半导体器件结漏电流要小，形成良好的pn结。

还有，比较例的半导体器件是部分变更第1实施例半导体器件的制造方法制作的。变更的地方有3处。第1变更处是层间绝缘膜形成后不进行闪光灯光的照射。第2变更处是图1(d)的扩散杂质注入后，转换成卤素灯的RTA处理之后，按与第1实施例相同条件进行闪光灯光的照射。第3变更处是图2(f)的源漏杂质注入后，转换为卤素灯的RTA处理，按与第1实施例相同条件，进行闪光灯光的照射。

就比较例的半导体器件来说，在作为硅衬底1的晶片面内，有时源漏杂质区域14、15薄层电阻面内离散σ大，可以认为是由于注入源漏杂质区域14、15杂质的激活不充分引起的。而且，对结漏电流增大而言，都知道是因为硅衬底1内部，由于部分熔化而变形、滑移、层叠缺陷，位错等晶体缺陷引起的衬底损伤的缘故。

同样，如图5所示，根据在硅衬底1的晶片上配置的多个元件的pMOS区域n阱2和杂质区域12、15的pn结的结漏电流晶片面内的面内分布累积几率，可以认为第1实施例的半导体器件比起比较例半导体器件方面来结漏电流要小，能形成良好的pn结。

由此，如图6所示，很清楚对于衬底预热温度和照射能量密度，存在能够形成低电阻，低漏电流的杂质区域9、12、14和15的工艺条件区域20。衬底预热温度和照射能量密度过大，硅衬底1上就发生滑移和裂纹。衬底预热温度和照射能量密度过小，对注入硅衬底1的杂质就不能充分激活。而且，可知如提高衬底预热温度，就能降低照射能量密度。这是因为，衬底预热温度一提高，滑移等发生的照射能量密度降低，同时，因为充分激活必要的照射能量密度也降低的缘故。还有，第1的实施例中制作半导体器件时的工艺条件，相当于图6的点22，处于工艺条件区域20里面。

另一方面，如图7所示，很清楚，用于制作比较例半导体器件的工艺条件区域21是比图6第1实施例的工艺条件区域20要狭窄。而且，按比较例制作半导体器件时的工艺条件，相当于点22，在工艺条件区域21以外。

用于制作比较例半导体器件的工艺条件区域21比图6的第1实施例工艺条件区域20还窄的理由，认为如下。

构成半导体器件的元件的材料折射率n大多分布在1.4～5.0之间。例如，硅衬底1的硅折射率n为4.1。栅电极8的多晶硅(poly-Si)折射率n为3.8～4.6。元件隔离区域4到6、栅绝缘膜7、侧壁隔层13和层间绝缘膜17的氧化硅(SiO₂)折射率n为1.5。层间绝缘膜16和侧壁隔层13的氮化硅(Si₃N₄)的折射率n为2.0。

在比较例，形成层间绝缘膜16，17之前要照射闪光灯光18，不过闪光灯光18是其波长从可见光直到红外成为连续光谱。而且，根据波长，折射率n变化，因而各波长折射角不同。作为被处理衬底的硅衬底1具有起因于能带构造的吸收光谱。由该吸收光谱可知，硅衬底1吸收可见光，而不吸收红外光。故此，可以认为是，没有经由层间绝缘膜16、17，折射率n从1气氛向硅衬底1入射闪光灯光18时，在硅衬底1的表面，闪光灯光18的尤其红外光，在不同的波长光之间由于不同折射率而会聚，随着该会聚使硅衬底1局部上发热。

还有，如图8所示，从气氛向硅衬底1入射闪光灯光18，在相同波长光之间，作为栅电极8下硅衬底1表面多个同步的二次光源31到33引起干涉。从闪光灯光18的二次光源32出射的光是受元件隔离区域4反射的场合，这个反射反射光的光源可看作二次光源31、33。由此可知，从二次光源31到33出射的同步，同波长的3束传播波叠合的话，在热点26到29，3束传播波的相位就一致。因此，对该热点26到29，重叠3束传播波后的振幅得到最大振幅。而且，得到最大光能。可以认为在该热点26到29局部性发热，成为滑移和裂纹的原因。热点26，27是离二次光源321.5波长，热点28是离开2.5波长，热点29离开6.5波长。具体点说，热点26，27距硅衬底1表面的深度是，假设氙闪光灯光18峰值波长为硅能带构造起因的临界点附近的可见光40nm则二次光源32的波长大约150nm。

另一方面，第1实施例中，形成层间绝缘膜16，17之后，照射闪光灯光18。闪光灯光18从气氛经由层间绝缘膜16，17照射硅衬底1。凸部的栅电极8之间的凹部，配置着层间绝缘膜16，17。层间绝缘膜的氧化硅膜17折射率n是1.5，氮化硅膜16的折射率n是2.0。对该凹部改变气氛，通过配置层间绝缘膜16，17，可缩小凹部的折射率和栅电极8折射率之差，所以难以产生二次光源31到33，难以产生光的相干性。因此，抑制热点26到29的发生，可降低发热强度。而且，可提高均匀使硅衬底1升温的均热性，能降低滑移、裂纹等损伤。

而且，第1实施例中，吸收闪光灯光18的光吸收膜不在硅衬底1的上方，因而闪光灯光18直接照射硅衬底1使之发热。因此，用小的光能量就可进行有效的加热。还有，层间绝缘膜的氮化硅膜16和氧化硅膜17对闪光灯光18的吸收系数大致为0。因此，闪光灯光18没有损失大量光能，可让能量传送到硅衬底1。而且，因为不用光吸收膜，所以不需要光照射后剥离光吸收膜的工序。

还有，层间绝缘膜的氮化硅膜16，即使用等离子CVD法来形成也行。并且，层间绝缘膜的氧化硅膜17，用等离子CVD法或涂布法来形成也可以。而且，硅衬底1上成膜的层间绝缘膜是不限于氮化硅膜16和氧化硅膜17。例如，象氮氧化硅(SiON)膜，PSG(Phospho Silicate Glass)膜、BSG(Boro-Silicate Glass)膜，BPSG(Boro-Phospho Silicate Glass)膜，SiH₄膜那样的电介质膜也行。进而，象聚硅氮烷膜，聚丙炔膜，聚丙炔醚膜，聚甲基硅氧烷之类的有机膜也可以。而且，把层间绝缘膜的氮化硅膜16和氧化硅膜17，这些电介质膜和有机膜作成多孔性也行。由于作成多孔性，闪光灯光18在层间绝缘膜内进行光散射。这样，闪光灯光18刚到达硅衬底1之前因为光散射，硅衬底1内的光相干性减弱，能抑制光能量集中发生的热点26到29。还有，为了形成多孔性膜，只要加快成膜速度就行。

并且，作为在层间绝缘膜内散射闪光灯光18其它的方法，在层间绝缘膜的膜表面，例如，用化学机械抛光(CMP：Chemical MechanicalPolishing)法，形成微细凹凸也行。这样微细的凹凸，可使闪光灯光18散射。该微细凹凸是周期比硅衬底1上形成的栅电极8的凸部重复图形还短的周期。

而且，第1实施例中，图1(d)和图2(f)各自离子注入后就卤素灯的RTA处理来说，把衬底温度是900℃以下，加热时间是30秒以下作为例子做说明，然而不限定于此，这些RTA处理即使省略也行。因为形成侧壁隔层13时和形成层间绝缘膜时，随着硅衬底1升温，能兼具这些RTA处理的缘故。

第1实施例中，在半导体器件的制造方法的热处理方法方面，用高辉度光源进行热处理之前，象半导体器件的元件栅电极8这样微细有凸起元件图形的硅衬底1表面，形成折射率比气氛高的，或具有光散射性的膜。因此，在硅衬底1上不会发生损伤，可用高辉度光源进行热处理。

这是因为，用层间绝缘膜埋入微细地凸起的元件图形间，能够缩小微细凸起元件图形与其周围的折射率差，削弱硅衬底内的光相干性，抑制因光能集中而发生热点，可以降低集中的光能强度。就是，采用具有多孔性的层间绝缘膜，或者在层间绝缘膜表面添加比元件图形间隔还要微细的凹凸的办法，也能获得硅衬底1光到达以前使光散射同样的效果。

抑制热点发生的结果，不会给硅衬底1造成损伤，可均匀地使硅衬底升温，抑制半导体器件的元件电特性离散。进而，因为半导体器件元件的微细化容易，所以能够制造高性能的MOS晶体管。

(第2实施例)

以半导体器件LSI的元件CMOS晶体管为例，说明有关本发明第2实施例的半导体器件。

有关第2实施例半导体器件，如图9所示，具有硅衬底1；元件隔离区域4到6和37到39；栅绝缘膜7；栅电极8；源漏杂质区域14，15、扩散杂质区域9、12、以及碳化硅层或氮化硅层35、36。

硅衬底1有nMOS区域和pMOS区域的多个元件区域。nMOS区域的硅衬底1上配置着p阱3。pMOS区域的衬底1上配置n阱2。

元件隔离区域4到6和37到39，设于硅衬底1的表面，隔离nMOS区域和pMOS区域的元件区域。元件隔离区域37到39包括与硅共价键的碳或氮。

栅绝缘膜7设在nMOS区域和pMOS区域的元件区域的上述硅衬底1上。

栅电极8设在栅绝缘膜7上。

源漏杂质区域14，15设置在包括硅衬底1表面的nMOS区域和pMOS区域的元件区域。源漏杂质区域14是导电型n型，与nMOS区域的元件区域p阱的导电型不同。源漏杂质区域15的导电型n型，与pMOS区域的元件区域n阱导电型不同。

扩散杂质区域9、12设置包括硅衬底1表面的元件区域，设于栅电极8下边，并接连源漏杂质区域14、15。扩散杂质区域9的导电型是n型，与源漏杂质区域14的导电型相同。扩散杂质区12的导电型是p型，与源漏杂质区域15的导电型相同。

碳化硅层或氮化硅层35、36设在栅绝缘膜7下边，而且设在源漏杂质区域14，15下边。并且，碳化硅层或氮化硅层35、36设置在元件隔离区域4到6和37到39下或下方。

第2实施例的半导体器件中，借助于碳化硅层或氮化硅层35、36，能够耐受半导体器件的制造方法的热处理时发生的应力。而且，不仅硅衬底1的元件区域，而且碳化硅层35、36和包括与硅共价键碳的元件隔离区域37到39也随光能发热，所以可以均匀加热硅衬底1。

有关第2实施例半导体器件的制造方法，把构成半导体器件LSI元件的CMOS晶体管制造工序作为例子做说明。

首先，如图10(a)所示，在p型硅(Si)衬底1的nMOS区域内，形成p阱(well)层3，pMOS区域内形成n阱层2。在p阱层3的周围和n阱层2的周围形成元件隔离区域4到6。

其次，如图10(b)所示，使碳原子或氮原子离子化，在加速能量100keV、剂量1×10¹⁵cm^-2条件下，离子注入硅衬底1。在衬底温度1000℃下加热硅衬底1大约1小时。通过该加热处理，硅衬底1内形成碳化硅层或氮化硅层35、36。硅原子和碳原子的共价键(Si-C)，或有硅原子和氮原子的共价键(Si-N)的元件隔离区域37到39是在元件隔离区域4到6下面形成的。还有，距注入碳或氮的硅衬底1表面的深度为100nm以上的深度是理想的。因此，元件特性不会恶化。注入的碳或氮的浓度，注入为1×10¹⁹～1×10²²cm^-3是理想的。因此，不会在硅衬底1发生晶体缺陷，但能变换折射率。

其次，如图10(c)所示，形成栅绝缘膜7和栅电极8。栅绝缘膜7和栅电极8的形成可以实施与图1(b)的第1实施例半导体装置制造方法同样的方法。

如图11(d)所示，形成浅的n型扩散杂质区域9。n型扩散杂质区域9的形成可以实施与图1(c)的第1实施例半导体器件的制造方法同样的方法。

如图11(e)所示，形成浅的p型扩散杂质区域12。p型扩散杂质区域12的形成可以实施与图1(d)的第1实施例半导体器件的制造方法同样的方法。

加热硅衬底1，使硅衬底1的衬底预热温度上升到450℃，并维持在450℃。如图11(f)所示，用氙闪光灯，对硅衬底1的表面照射氙闪光灯光18。就照射条件来说，例如，照射时间设为1ms，照射能量密度设为35J/cm²。通过该照射，注入离子后的扩散杂质被激活，同时恢复扩散杂质区域9、12的晶体缺陷。能够降低邻接栅电极8的浅扩散杂质区域9，12的电阻。还有，这个照射，可以更换成用卤素灯的RTA处理。这种RTA处理的条件是与第1实施例半导体器件的制造方法的图1(d)的用卤素灯RTA处理相同。该RTA处理中，不会使扩散杂质扩散到硅衬底1的深处，并恢复扩散杂质区域9、12的晶体缺陷。但是，有时扩散杂质未能充分激活。

如图12(g)所示，形成侧壁隔层13。侧壁隔层13的形成可以实施与图2(e)的第1实施例半导体器件的制造方法同样的方法。

如图12(h)所示，形成源漏杂质区域14和15。并且，栅电极8中对nMOS区域注入磷、对pMOS区域注入硼的离子。源漏杂质区域14与15的形成，和离子注入可以实施与图2(f)的第1实施例半导体器件的制造方法同样的方法。

加热硅衬底1，使硅衬底1的衬底预热温度上升到450℃，并维持在450℃。如图12(i)所示，用氙闪光灯，对硅衬底1的表面照射氙闪光灯光18。就照射条件来说，例如，照射时间设为1ms，照射能量密度设为35J/cm²。通过该照射，注入离子后的源漏杂质和栅电极8中所注入的杂质被激活，同时恢复源漏杂质区域14、15和栅电极8的晶体缺陷。能够降低邻接栅电极8的深源漏杂质区域14，15和栅电极8的电阻。并且，氙闪光灯光18的发光时间在100ms以下是理想的。因此，可使源漏杂质区域14，15和栅电极全体发热。更理想的是设定为1ms以下。因此，可使源漏杂质区域14、15局部发热。氙闪光灯光18的照射能量密度为100J/cm²以下是理想的。因此，可使源漏杂质区域14，15局部发热。衬底预热温度为600℃以下是理想的。因此，能够抑制该预热时杂质的再扩散。

最后，如图9所示，形成氮化硅膜16和氧化硅膜17层叠的层间绝缘膜。氮化硅膜16和氧化硅膜17的形成可以实施与图2(g)的第1实施例半导体器件的制造方法同样的方法。还有，层间绝缘膜用常温CVD法，以成膜温度400℃，整个形成氧化硅膜也行。而后，在栅电极8和源漏杂质区域14和15上的层间绝缘膜开连接孔。通过连接孔把栅布线连接到栅电极8。通过连接孔把源漏电极连接到源漏杂质区域14和15。通过以上工序，完成了半导体器件。

第2实施例的半导体器件中，没有在硅衬底1上形成晶体缺陷等损伤。注入栅电极8和杂质区域9、12、14和15的杂质也被充分激活了，因而降低栅电极8和杂质区域9、12、14和15的电阻，在硅衬底1晶片上所配置的多个元件薄层电阻的面内离散σ也控制在未满1％内。根据硅对衬底1晶片上所配置的多个元件nMOS区域的p阱3和杂质区域9、14的pn结结漏电流的晶片面内的面内分布累积几率，可以认为结漏电流小，形成了良好的pn结。这样，半导体器件的元件特性提高了。

而且，如图13所示，对于衬底预热温度和照射能量密度，可见存在能够形成低电阻低漏电流的杂质区域9、12、14和15的工艺条件区域43。如衬底预热温度和照射能量密度过大的话，硅衬底1上就发生滑移和裂纹。如衬底预热温度和照射能量密度过小的话，就对硅衬底1注入的杂质不能充分地激活。而且，可知提高衬底预热温度的话，可降低照射能量密度。这就是与第1实施例的图6的工艺条件区域20同样的倾向。而且，和第1实施例的图6的工艺条件区域20相比，工艺条件区域43，照射能量密度扩大到更大的区域。还有，第2实施例中制造半导体器件时的工艺条件，相当于图13的点22，处于工艺条件区域43里面。

用于制造第2实施例半导体器件的工艺条件区域43扩大的理由如以下。

构成半导体器件的元件的材料折射率n多半分布在1.4～5.0之间。向这些元件照射闪光灯光18时，闪光灯光18成为其波长从可见光到红外光的连续光谱，随着波长而折射率n变化，因而每种波长折射角不同。并且，作为被处理衬底的硅衬底1，具有起因于能带构造的吸收光谱。由吸收光谱可知，硅衬底1吸收可见光，然而不吸收红外光。故此，可以认为是，是从折射率n为1的气氛向硅衬底1和元件隔离区域4到6入射闪光灯光18的话，在硅衬底1和元件隔离区域4到6的表面，闪光灯光18的尤其红外光，因透镜效应，即因不同的波长光之间不同折射率而会聚，随该透镜效应而使硅衬底1局部发热。

进而，如图14所示，和图8同样，在热点26到29发生的位置，配置碳化硅层或氮化硅层35、36。即，距比热点26和27接近硅衬底1的表面处，配置碳化硅层或氮化硅层35、36的上面41。距比热点29远离硅衬底1的表面处，配置碳化硅层或氮化硅层35、36的下面42。在热点26到29发生的位置，由于材料由硅换成碳化硅或氮化硅，折射率也改变了，因而不会形成热点26到29。

热点26、27是距二次光源32离开1.5波长，热点28离开2.5波长，热点29是离开6.5波长。具体点说，热点26、27距硅衬底1表面的深度如设定二次光源32的波长为可见光400mn，则是大约150nm。热点28距硅衬底1表面的深度，如设定二次光源32的波长为可见光400nm，就是大约250nm。热点点29距硅衬底1表面的深度如设定二次光源32的波长为可光400mn，就是大约650nm。从以上，碳化硅层或氮化硅层35、36的上面41是距硅衬底1表面大约比150nm要浅是理想的。否则就，大约比250nm要浅是理想的。碳化硅层或氮化硅层35、36的下面42是距硅衬底1表面大约比650nm还深是理想的。否则就，大约比250nm还深是理想的。

把碳注入硅衬底1中的场合，元件隔离区域37到39中也注入碳，元件隔离区域37到39也能变成具有闪光灯光18的光吸收性，可以提高硅衬底1晶片的均匀加热性。碳化硅层35、36提高硅衬底1的抗热应力性能。不会也伴随热点发生的应力对硅衬底1造成损伤，能够供给充分的能量。通过更加充分进行对杂质的激活，可达成降低薄层电阻和提高均一性。

并且，倘若由氮化硅层35、36，和碳化硅层不同，没有对闪光灯光18的光吸收性，因而会降低热点的光吸收量，使折射率变化，因而能够抑制热点的发生和强度。并且，氮化硅层35、36提高了硅衬底1的抗热应力性能。

还有，第2实施例中，刚形成图10(b)的元件隔离区域4到6以后形成碳化硅层或者氮化硅层35、36，然而本发明不限定于此，只要氙闪光灯的闪光灯光18照射前可以说都行。但是，如果使元件隔离区域4到6具有光吸收性，即使为避免元件的晶体管驱动力恶化，在元件隔离区域4到6形成以后到源漏区域14，15形成之前，栅绝缘膜7的成膜之前，形成碳化硅层或氮化硅层35、36是理想的。

通过预先对硅衬底1导入碳、氮等杂质，就不会在硅衬底1发生损伤，可用高辉度的光源进行热处理。这是因为，由于把杂质注入硅衬底1中，施加再结晶处理，硅衬底1中形成硬化层的碳化硅层或氮化硅层35、36的缘故。提高对闪光灯光18等高辉度光能照射发热的抗热应力性能。并且，减少热点发生位置的光吸收性，能防止焦耳热发生，会抑制衬底损伤。工艺条件区域扩大，关系到工艺的稳定性。结果，硅衬底1内不发生损伤，可进行光照射强度很强的瞬间性热处理。而且，半导体器件的微细化就容易，能够制造高性能的MOS晶体管。

(第3实施例)

以半导体器件LSI的元件CMOS晶体管为例，说明有关本发明第3实施例半导体器件。

如图15所示，有关第3实施例半导体器件，与图9的第2实施例半导体器件相比，碳化硅层或氮化硅层35的配置位置不同。碳化硅层或氮化硅层35设置在硅衬底1的背面上。

以半导体器件LSI的元件CMOS晶体管的制造工序为例，说明有关第3实施例半导体器件的制造方法。

首先，如图16(a)所示，在硅衬底1的背面，用等离子CVD法，形成碳化硅层或氮化硅层35。碳化硅层或氮化硅层35的膜厚设为1μm。还有，碳化硅层或氮化硅层35的形成，采用从硅衬底1的背面向硅衬底1，注入碳原子或氮原子的办法也行。碳原子或氮原子的注入，通过对换硅衬底1的表面和背面，可与图10(b)的第2实施例半导体器件的制造方法同样实施。

如图16(b)所示，在p型硅衬底1的nMOS区域内形成p阱(wel1)层3、pMOS区域内形成n阱层2。在p阱层3的周围和n阱层2的周围形成元件隔离区域4到6。

如图16(c)所示，形成栅绝缘膜7和栅电极8。绝缘膜7和栅电极8的形成，可与图10(c)的第2实施例半导体器件的制造方法和图1(b)的第1实施例半导体器件的制造方法同样实施。以下，与图11(d)到图12(i)的第2实施例半导体器件的制造方法同样实施。而且，能够完成第3实施例的半导体器件。还有，闪光灯18照射的条件，变更如以下。

如图17所示，如果第1和第2实施例中的衬底预热温度450℃，拉伸应力超过120Mpa时，通常硅衬底1的晶片上，就发生滑移和裂纹。因此，设定板预热温度为更容易发生裂纹的500℃。如果衬底预热温度500℃，拉伸应力超过100Mpa时，通常硅衬底的晶片上，就发生滑移和裂纹。

而且，闪光灯18的照射时间设为3ms，照射能量密度设为35J/cm²。如图18和图19所示，刚照射之后的拉伸应力是以硅衬底1的背面为最高，达到了130Mpa。但是，硅衬底1的晶片上不发生滑移和裂纹。即，可在图13的工艺条件区域43中获得工艺条件23。还有，将碳化硅层或氮化硅层35设在硅衬底1的背面上或附近是令人满意的。由此，因为硅衬底1的背面，刚照射之后是拉伸应力成为最大的地点，在此地点可配置碳化硅层或氮化硅层35的缘故。从硅衬底1的表面到背面为止的由背面起设置碳化硅层或氮化硅层35也可以。所以要从硅衬底1的表面到背面的由背面起的地点，是因为发生拉伸应力。并且，背面发生的拉伸应力，起因于表面压缩应力，因而为抑制压缩应力的增大，象第2实施例的半导体器件那样，在表面的附近配置碳化硅层或氮化硅层35，有效地防止滑移发生。

还有，上述实施例中，作为照射光的光源，虽然说明了有关使用氙闪光灯的退火装置的情况，但是本发明不限定于此，有关象激光器那样的高辉度发光的可能光源也能应用。此外，在不脱离本发明宗旨的范围内，还可实施各式各样变化。

如以上说过的一样，按照本发明，就能够提供半导体衬底上不发生滑移和缺陷，而可以形成浅pn结的半导体器件的制造方法。

并且，按照本发明，就能够提供半导体衬底上没有滑移和缺陷，而具有浅pn结的半导体器件。

Claims

1.一种半导体器件，特征在于包括：

具有多个元件区域的硅衬底；

设于所述硅衬底表面，隔离所述元件区域的元件隔离区域；

设于所述元件区域的所述硅衬底上的栅绝缘膜；

设于所述栅绝缘膜上的栅电极；

具有设于包括所述硅衬底表面的所述元件区域，与所述元件区域的导电型不同的导电型的源漏杂质区域；

设于所述栅绝缘膜下方的碳化硅层或氮化硅层，

所述碳化硅层或所述氮化硅层设置在所述源漏杂质区域的下方。

2.按照权利要求1所述的半导体器件，其特征是具有设于包括所述硅衬底表面的所述元件区域，设于所述栅电极下方，接连于所述源漏杂质区域，并具有与所述源漏杂质区域的导电型相同导电型的扩散杂质区域。

3.按照权利要求1所述的半导体器件，其特征是所述碳化硅层或所述氮化硅层设置在所述元件隔离区域下方。

4.按照权利要求1所述的半导体器件，其特征是所述碳化硅层或所述氮化硅层设置在所述硅衬底的所述表面到背面，该设置是从所述背面开始的。

5.按照权利要求1所述的半导体器件，其特征是所述碳化硅层或所述氮化硅层设置在相对所硅衬底的所述表面的背面之上。