CN100403359C - 具有备用信号线的薄膜电晶体阵列及其制作方法 - Google Patents

Abstract

一种具有备用信号线的薄膜电晶体阵列，包括一薄膜电晶体、一主要信号线与一备用信号线，其中薄膜电晶体是制作于一玻璃基板上表面，而主要信号线是电性连接至薄膜电晶体的源极，以输入控制信号。备用信号线是电性连接至主要信号线，且备用信号线是与薄膜电晶体的闸极同时形成。

Description

具有备用信号线的薄膜电晶体阵列及其制作方法

技术领域

本发明是关于一种薄膜电晶体阵列，尤其是一种具有备用信号线的薄膜电晶体阵列。

发明背景

平面显示器是利用薄膜电晶体(thin film transistor，TFT)阵列，控制每一个画素的显示。而薄膜电晶体的运作，又必须藉由信号线(signal line)与闸极线(gate line)控制。因此，若是信号线或是闸极线出现断路(open)，将影响薄膜电晶体的正常运作，而造成画素不正常显示。

请参照图1，是一习知薄膜电晶体1阵列的俯视图。其中，信号线2的宽度远小于闸极线3的宽度。因此，制程环境的微粒污染与制程中热处理，容易导致信号线2产生断路。为了解决上述信号线2断路所衍生的问题，一般是设置一备用信号线，提供信号传递一备用线路。藉此，即使信号线2产生断路，薄膜电晶体1依然可以经由备用信号线接收控制信号。因而可以维持显示器正常运作，提升产品良率以及可靠度。

请参照图2，是一习知薄膜电晶体1、主要信号线30与备用信号线40的示意图，该薄膜电晶体包括一闸极12、一第一隔离层14、一源极16、一汲极18、一闸极通道20、一第二隔离层22与一画素电极层24。

闸极12是制作于一玻璃基板10的上表面，而第一隔离层14是制作于玻璃基板10上方且覆盖上述闸极12。闸极通道20是制作于第一隔离层14的上方，且位于闸极12的正上方，以定义此薄膜电晶体的主动区域。而源极16与汲极18是制作于第一隔离层14的上方，并且连接至上述闸极通道20的两侧。同时，主要信号线30亦是制作于第一隔离层14的上方，延伸连接源极16以输入信号。

第二隔离层22是制作于源极16、汲极18、闸极通道20与主要信号线30的上方，藉以保护薄膜电晶体。而画素电极层24是制作于第二隔离层22的上方，用以输入一操作电压，以控制画素的显示。

备用信号线40是制作于第二隔离层22的上方，并透过一贯穿第二隔离层22的内连线32，连接至主要信号线30，藉此，备用信号线40可以充当控制信号传递至源极16的一备用线路，以预防主要信号线30产生断路。

虽然，藉由设置于第二隔离层22上方的备用信号线40，可以解决主要信号线30断路所衍生的问题，但仍有下列缺点待克服：

一、一般而言，画素电极层24是位于一发光层(未图示)的下表面，且该发光层的上表面是制作有一上电极层(未图示)，并藉由上下电极层的电位差，驱动发光层以为显示。因此，备用信号线40亦是位于该发光层的下表面。由于备用信号线40与上电极层之间仅夹有一发光层以为分隔，因而，容易因制程的瑕疵，导致备用信号线40与上电极层接触产生短路，进而导致上电极层与画素电极层24的电位相同(上电极层经由备用信号线40连接至主要信号线30，而主要信号线30是连接至源极16，同时，画素电极层24是连接至汲极18，藉此，当薄膜电晶体开启(on)时，上述源极16与汲极18是等电位，因此，上电极层与画素电极层24等电位)，而产生暗点(dead pixel)。

二、受限于薄膜电晶体1的结构设计，请参照图2，第二隔离层22上表面的平坦度不佳，因此，制作备用信号线40于第二隔离层22上方时，容易因第二隔离层22的起伏，而造成备用信号线40厚度不均，甚至产生断路。

有鉴于此，本发明提出一种薄膜电晶体1阵列，利用不同的备用信号线40设计，以解决上述问题。

发明内容

本发明目的在于提供一种具有备用信号线的薄膜电晶体阵列，至少包括一薄膜电晶体、一主要信号线与一备用信号线，该薄膜电晶体是制作于一玻璃基板上表面，且主要信号线是电性连接至该薄膜电晶体的源极，同时，备用信号线是电性连接至该主要信号线。

本发明所提供的一种具有备用信号线的薄膜电晶体阵列，至少包括：

一薄膜电晶体，是制作于一玻璃基板上表面；

一主要信号线，是电性连接至该薄膜电晶体的源极；以及

一备用信号线，是电性连接至该主要信号线，并且该备用信号线是与该薄膜电晶体的闸极同时形成。

所述的薄膜电晶体至少包括：

一闸极，是制作于一玻璃基板上方；

一第一隔离层，是覆盖该闸极；

一源极与一汲极，是制作于该第一隔离层上方，且位于该闸极的两侧；以及

一第二隔离层，是制作于该闸极、该源极、该汲极与该第一隔离层的上方。

所述的主要信号线是制作于该第一隔离层与该第二隔离层之间，且该备用信号线是制作于该玻璃基板与该第一隔离层之间。

所述的连接结构包括一贯穿该第一隔离层的内连线。

所述的连接结构包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第一隔离层与该第二隔离层，该导电连线是水平制作于该第二隔离层的上表面，该第二插塞是贯穿该第二隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

所述的薄膜电晶体阵列，还包括一闸极通道层，制作于该第一隔离层的上方，并且连接该源极与该汲极。

所述的源极包括一源极金属层与一重掺杂非晶硅欧姆接触层，且该源极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

所述的汲极包括一汲极金属层与一重掺杂非晶硅欧姆接触层，且该汲极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

所述的薄膜电晶体至少包括：

一源极与一汲极，是制作于一玻璃基板上方；

一第一隔离层，是制作于该玻璃基板上方，且覆盖该源极与该汲极；

一闸极，是制作于该第一隔离层上方；以及

一第二隔离层，是制作于该闸极与该第一隔离层的上方。

所述的主要信号线是制作于该第二隔离层上方，且该备用信号线是制作于该第一隔离层与该第二隔离层之间。

所述的备用信号线是透过一连接结构连接至该主要信号线。

所述的连接结构包括一贯穿该第二隔离层的内连线。

所述的薄膜电晶体阵列，还包括一第三隔离层，制作于该第二隔离层上方，且覆盖该主要信号线，同时，该连接结构包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第二隔离层与该第三隔离层，该导电连线是水平制作于该第三隔离层的上表面，该第二插塞是贯穿该第三隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

所述的薄膜电晶体阵列，还包括一闸极通道层，制作于该玻璃基板的上方，并且连接该源极与该汲极。

一种具有备用信号线的薄膜电晶体阵列，其中每一该薄膜电晶体至少包括：

一闸极，是制作于一玻璃基板上表面；

一备用信号线，是制作于该玻璃基板上表面；

一第一隔离层，是制作于该玻璃基板上方，同时覆盖该闸极与该备用信号线；

一闸极通道，是制作于该第一隔离层的上方，并且位于该闸极的正上方；

一源极与一汲极，是制作该第一隔离层的上方，并且连接至上述闸极通道的两侧；

一主要信号线，是制作于该第一隔离层的上方，延伸连接该源极以输入信号，同时，经由一连接结构，延伸连接该备用信号线；

一第二隔离层，制作于该源极、该汲极、该闸极通道与该主要信号线的上方；以及

一画素电极层，制作于该第二隔离层的上方。

所述的薄膜电晶体阵列，其中该连接结构包括一贯穿该第一隔离层的接触窗。

所述的连接结构包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第一隔离层与该第二隔离层，该导电连线是水平制作于该第二隔离层的上表面，该第二插塞是贯穿该第二隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

所述的源极包括一源极金属层与一重掺杂非晶硅欧姆接触层，且该源极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

所述的汲极包括一汲极金属层与一重掺杂非晶硅欧姆接触层，且该汲极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

一种具有备用信号线的薄膜电晶体阵列的制作方法，其中该制作方法包括以下步骤：

提供一玻璃基板；

制作一第一金属层于该玻璃基板上表面；

微影及蚀刻该第一金属层，形成一闸极与一备用信号线于该玻璃基板上；

制作一第一隔离层覆盖该闸极与该备用信号线；

依序制作一非晶硅层与一重掺杂非晶硅层于该第一隔离层的上方；

微影及蚀刻该非晶硅层与该重掺杂非晶硅层，以定义该薄膜电晶体的主动区域；

制作一金属层于该第一隔离层与该重掺杂非晶硅层的上方；

微影及蚀刻该金属层，形成一源极、一汲极与一主要信号线；

制作一第二隔离层覆盖该源极、该汲极与该主要信号线；以及

制作一连接结构，分别延伸连接至该主要信号线与该备用信号线。

所述的制作方法，其中制作该连接结构的步骤包括：

微影与蚀刻该第一隔离层，形成一第一接触窗以暴露该备用信号线；以及

制作一内连线于该第一接触窗之内，以连接该主要信号线与该备用信号线。

所述的制作方法，其中制作该连接结构的步骤包括：

制作一第一插塞贯穿该第一隔离层与该第二隔离层，以连接该备用信号线；

制作一第二插塞贯穿该第二隔离层，以连接该主要信号线；以及

制作一导电连线于该第二隔离层的上表面，且分别连接该第一插塞与该第二插塞。

所述的导电连线是以氧化铟锡为材料。

所述的第一插塞与第二插塞是以氧化铟锡为材料。

所述的制作方法，其中在微影与蚀刻该金属层的步骤中，是以该非晶硅层与该第一隔离层为蚀刻终止层。

附图说明

图1是一习知薄膜电晶体阵列的示意图；

图2是一习知薄膜电晶体、主要信号线与备用信号线的剖面示意图；

图3A是本发明第一实施例的示意图，图中显示一薄膜电晶体、主要信号线与备用信号线；

图3B是本发明备用信号线连接至主要信号线的示意图，且备用信号线是透过前后两个连接结构连接至主要信号线；

图4A至图4E显示图3A中，本发明第一实施例中，薄膜电晶体、主要信号线与备用信号线，其制作流程的剖面示意图；

图5是本发明第二实施例的示意图，图中显示一薄膜电晶体、主要信号线与备用信号线；

图6是本发明第三实施例的示意图，图中显示一薄膜电晶体、主要信号线与备用信号线；

图7是本发明第四实施例的示意图，图中显示一薄膜电晶体、主要信号线与备用信号线。

图号说明

薄膜电晶体1            信号线2

闸极线3                玻璃基板10

闸极12                 第一隔离层14

非晶硅层19             重掺杂非晶硅层15

源极16                 汲极18

源极金属层161          源极欧姆接触层162

汲极金属层181          汲极欧姆接触层182

闸极通道20             第二隔离层22

画素电极层24           第三隔离层26

主要信号线30           备用信号线40

连接结构31             第一插塞311

导电连线312            第二插塞313

前连接结构31a          后连接结构31b

内连线32               第一接触窗141

第二接触窗222          汲极接触窗221

具体实施方式

请参照图3A，是本发明第一实施例的示意图，图中显示一薄膜电晶体1、主要信号线30与备用信号线40，该薄膜电晶体包括一闸极12、一第一隔离层14、一源极16、一汲极18、一闸极通道20、一第二隔离层22与一画素电极层24。

闸极12是制作于一玻璃基板10的上表面，而备用信号线40亦是制作于上述玻璃基板10的上表面，且与闸极12保持一预定距离，以避免相互干扰。

第一隔离层14是制作于该玻璃基板10上方，且覆盖上述闸极12与备用信号线40，同时，第一隔离层14中包括一第一接触窗141，藉以暴露部份上述备用信号线40的上表面。

闸极通道20，亦是制作于第一隔离层14的上方，且位于闸极的正上方。而源极16与汲极18，是制作于第一隔离层14的上方，并且连接至闸极通道20的两侧。上述源极16包括一源极金属层161与一源极欧姆接触层162，该源极金属层161是覆盖该源极欧姆接触层162，并经由源极欧姆接触层162连接上述闸极通道20，而上述汲极18亦包括一汲极金属层181与一汲极欧姆接触层182，该汲极金属层181是覆盖该汲极欧姆接触层182，并经由汲极欧姆接触层182连接上述闸极通道20。

主要信号线30是制作于第一隔离层14的上方，延伸连接至源极金属层161以输入信号。同时，透过一制作于该第一接触窗141内的内连线32，连接至该备用信号线40。

第二隔离层22是制作于源极16、汲极18、闸极通道20与主要信号线30的上方，藉以保护薄膜电晶体1。同时，第二隔离层22中包括一汲极接触窗221，以暴露部份上述汲极金属层181。

画素电极层24是制作于第二隔离层22的上方，且填入汲极接触窗221以连接至汲极金属层181，藉以输入一操作电压控制画素的显示。

值得注意的是，上述备用信号线40是与该闸极12同时形成。同时，为使备用信号线40发挥功能，请参照图3B，在备用信号线40与其相对应的主要信号线30之间必须具有至少前后两个连接结构31a与31b。前连接结构31a是提供控制信号由主要信号线30传递至备用信号线40之用，而后连接结构31b是提供控制信号由备用信号线40传回至主要信号线30之用。藉此，当主要信号线30在前后连接结构31a与31b之间产生断路，控制信号由主要信号线30的输入端，经由上述前连接结构31a传送至备用信号线40，再经由上述后连接结构31b传回至主要信号线30，避开上述主要信号线30发生断路的位置，藉以将控制信号顺利传递至源极18。此连接结构31a与31b可以是内连线或是其他用以电性连接该二信号线30与40的结构。

关于上述本发明第一实施例中，薄膜电晶体1、主要信号线30与备用信号线40的制作流程，请参照图4所示。

首先，请参照图4A，制作一金属层于一玻璃基板10的上表面，随后，微影及蚀刻此金属层，以形成一闸极12与一备用信号线40于玻璃基板10的上表面。

请参照图4B，制作一第一隔离层14于上述玻璃基板10上，并覆盖闸极12与备用信号线40。随后，微影及蚀刻第一隔离层14，形成一第一接触窗141以曝露部分备用信号线40的上表面。

请参照图4C，依序制作一非晶硅层19与一重掺杂非晶硅层15于第一隔离层14的上方，藉以定义出薄膜电晶体1的主动区域。

请参照图4D，制作一金属层于第一隔离层14与重掺杂非晶硅层15的上方，并且填入上述第一接触窗141。随后，微影及蚀刻上述金属层，藉以形成一源极16、一汲极18与一主要信号线30，同时，一闸极通道20亦是形成于上述源极16与上述汲极18之间。此外，上述主要信号线30是延伸连接至源极16，同时透过位于第一接触窗141内的一内连线32连接至备用信号线40。

请参照图4E，制作一第二隔离层22于源极16、汲极18、第一隔离层14与主要信号线30的上方。并且，微影及蚀刻第二隔离层22，形成一汲极接触窗221，以暴露部分汲极18的上表面。随后，制作一导电层24于第二隔离层22的上表面，并填入汲极接触窗221以连接至汲极18。

值得注意的是，为了形成上述内连线32以连接主要信号线30与备用信号线40，必须特别对该第一隔离层14施以一道微影制程与一道蚀刻制程以形成上述第一接触窗141。

请参照图5所示，是本发明第二实施例的示意图，图中显示一薄膜电晶体1、主要信号线30与备用信号线40，该薄膜电晶体1包括一闸极12、一第一隔离层14、一源极16、一汲极18、一闸极通道20、一第二隔离层22与一画素电极层24，此外，一连接结构31是用以连接上述主要信号线30与备用信号线40。

闸极12是制作于一玻璃基板10的上表面，而备用信号线40亦是制作于上述玻璃基板10的上表面，且与闸极12保持一预定距离，以避免相互干扰。而第一隔离层14是制作于该玻璃基板10上方，且覆盖上述闸极12与备用信号线40。

闸极通道20，亦是制作于第一隔离层14的上方，且位于闸极12的正上方。而源极16与汲极18，是制作于第一隔离层14的上方，并且连接至闸极通道20的两侧。上述源极16包括一源极金属层161与一源极欧姆接触层162，该源极金属层161是覆盖该源极欧姆接触层162，并经由源极欧姆接触层162连接上述闸极通道20，而上述汲极18亦包括一汲极金属层181与一汲极欧姆接触层182，该汲极金属层181是覆盖该汲极欧姆接触层182，并经由汲极欧姆接触层182连接上述闸极通道20。同时，主要信号线30亦是制作于第一隔离层14的上方，延伸连接至源极金属层161以输入信号。

第二隔离层22是制作于源极16、汲极18、闸极通道20与主要信号线30的上方，藉以保护薄膜电晶体1。同时，第二隔离层22中包括一汲极接触窗221，以暴露部份上述汲极金属层181。

画素电极层24是制作于第二隔离层22的上方，且透过汲极接触窗221连接汲极金属层181，藉以输入一操作电压控制画素的显示。

上述连接结构31包括一第一插塞311、一导电连线312与一第二插塞313，其中，第一插塞311是垂直贯穿该第一隔离层14与第二隔离层22，而第二插塞313是垂直贯穿第二隔离层22。导电连线312是制作于第二隔离层22的上表面，并透过上述第一插塞311与第二插塞313，分别连接备用信号线40与主要信号线30。

值得注意的是，上述第一插塞311与第二插塞313，可藉由改变用于第二隔离层22的光罩图案，于微影第二隔离层22时，同时定义其位置。并藉由后续制程，制作上述第一插塞311与第二插塞313。而在第一实施例中，请参照图4B，在沉积第一隔离层14之后，必须对第一隔离层14施以微影与蚀刻制程以曝露备用信号线40，并藉由后续制程，制作内连线32以连接主要信号线30与备用信号线40。因此，相较之下，本实施例可以省去一道微影制程与一道蚀刻制程。

在本发明中，备用信号线40与薄膜电晶体1的闸极12是同时形成，其优点如下所述：

一、一般而言，画素下电极层241是位于一发光层(未图示)的下表面，且该发光层的上表面是制作有一上电极层(未图示)，并藉由上下电极层的电位差，驱动发光层以为显示。由于在备用信号线40的上方，至少有一第一隔离层14与一第二隔离层22以为保护，因此，可以避免备用信号线40与上电极层接触造成短路，以防止产生暗点。

二、请参照图2，在习知技术中，第二隔离层22上表面的平坦度不佳，因此，制作备用信号线40于第二隔离层22上方时，容易因第二隔离层22的起伏，而造成备用信号线40厚度不均，甚至产生断路。相较之下，本发明的备用信号线40直接制作于平坦的玻璃基板10上表面，有助于改善备用信号线40厚度的均匀性，并防止断路产生。

在第一实施例与第二实施例中，闸极12是直接制作于玻璃基板10的上表面。惟亦不限于此，请参照图6，是本发明第三实施例的示意图，图中显示一薄膜电晶体1、主要信号线30与备用信号线40。

该薄膜电晶体1包括一闸极通道20、一第一隔离层14、一闸极12、一第二隔离层22、一源极16与一汲极18。其中，源极16与汲极18，是制作于一玻璃基板10的上表面，且闸极通道20，亦是制作于玻璃基板10的上表面，并且连接源极16与汲极18。而第一隔离层14是制作于玻璃基板10上方，并覆盖上述源极16、汲极18与闸极通道20。

闸极12是制作于第一隔离层14的上表面，且位于上述闸极通道20的正上方。而备用信号线40亦是制作于第一隔离层14上方，且与上述闸极12保持一预定距离，以避免相互干扰。第二隔离层22是制作于闸极12、备用信号线40与第一隔离层14的上方，且第二隔离层22中包括一第二接触窗222，以暴露上述备用信号线40。

主要信号线30是制作于第二隔离层22上方，连接至上述源极16以输入显示信号，同时，透过一制作于上述第二接触窗222内的内连线32连接至备用信号线40。

请参照图7，是本发明第四实施例的示意图，图中显示薄膜电晶体1、主要信号线30与备用信号线40。

该薄膜电晶体1包括一闸极通道20、一第一隔离层14、一闸极12、一第二隔离层22、一源极16、一汲极18与一第三隔离层26，此外，一连接结构31是用以连接上述主要信号线30与备用信号线40。其中，源极16与汲极18，是制作于一玻璃基板10的上表面，且闸极通道20，亦是制作于玻璃基板10的上表面，并且连接源极16与汲极18。而第一隔离层14是制作于玻璃基板10上方，并覆盖上述源极16、汲极18与闸极通道20。

闸极12是制作于第一隔离层14的上表面，且位于上述闸极通道20的正上方。而备用信号线40亦是制作于第一隔离层14上方，且与上述闸极12保持一预定距离，以避免相互干扰。第二隔离层22是制作于闸极12、备用信号线40与第一隔离层14的上方。主要信号线30是制作于第二隔离层22上方，连接至上述源极16以输入显示信号。而第三隔离层26是制作于该第二隔离层22的上方，且覆盖该主要信号线30。

上述连接结构31包括一第一插塞311、一导电连线312与一第二插塞313，其中，第一插塞311是垂直贯穿第二隔离层22与第三隔离层26，而第二插塞313是垂直贯穿第三隔离层26。导电连线312是制作于该第三隔离层26的上表面，并透过上述第一插塞311与第二插塞313，分别连接备用信号线40与主要信号线30。

以上所述是利用较佳实施例详细说明本发明，而非限制本发明的范围，而且熟知此类技艺人士皆能明了，适当而作些微的改变及调整，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围。

Claims (31)

1.一种具有备用信号线的薄膜电晶体阵列，其特征在于至少包括：

一薄膜电晶体，是制作于一玻璃基板上表面；

一主要信号线，是电性连接至该薄膜电晶体的源极；

一备用信号线，是透过前后二个连接结构电性连接至该主要信号线，并且该备用信号线是与该薄膜电晶体的闸极同时形成，其中，该前连接结构用以将控制信号由该主要信号线传递至该备用信号线，该后连接结构用以将该控制信号由该备用信号线传回至该主要信号线。

2.如权利要求1所述的薄膜电晶体阵列，其特征在于该薄膜电晶体至少包括：

一闸极，是制作于一玻璃基板上方；

一第一隔离层，是覆盖该闸极；

一源极与一汲极，是制作于该第一隔离层上方，且位于该闸极的两侧；以及

一第二隔离层，是制作于该闸极、该源极、该汲极与该第一隔离层的上方。

3.如权利要求2所述的薄膜电晶体阵列，其特征在于该主要信号线是制作于该第一隔离层与该第二隔离层之间，且该备用信号线是制作于该玻璃基板与该第一隔离层之间。

4.如权利要求3所述的薄膜电晶体阵列，其特征在于该前后两个连接结构分别包括一贯穿该第一隔离层的内连线。

5.如权利要求3所述的薄膜电晶体阵列，其特征在于该前后两个连接结构分别包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第一隔离层与该第二隔离层，该导电连线是水平制作于该第二隔离层的上表面，该第二插塞是贯穿该第二隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

6.如权利要求5所述的薄膜电晶体阵列，其特征在于该导电连线是以氧化铟锡为材料。

7.如权利要求6所述的薄膜电晶体阵列，其特征在于该第一插塞与该第二插塞是以氧化铟锡为材料。

8.如权利要求2所述的薄膜电晶体阵列，其特征在于还包括一闸极通道层，制作于该第一隔离层的上方，并且连接该源极与该汲极。

9.如权利要求2所述的薄膜电晶体阵列，其特征在于该源极包括一源极金属层与一重掺杂非晶硅欧姆接触层，且该源极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

10.如权利要求2所述的薄膜电晶体阵列，其特征在于该汲极包括一汲极金属层与一重掺杂非晶硅欧姆接触层，且该汲极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

11.如权利要求1所述的薄膜电晶体阵列，其特征在于该薄膜电晶体至少包括：

一源极与一汲极，是制作于一玻璃基板上方；

一第一隔离层，是制作于该玻璃基板上方，且覆盖该源极与该汲极；

一闸极，是制作于该第一隔离层上方；以及

一第二隔离层，是制作于该闸极与该第一隔离层的上方。

12.如权利要求11所述的薄膜电晶体阵列，其特征在于该主要信号线是制作于该第二隔离层上方，且该备用信号线是制作于该第一隔离层与该第二隔离层之间。

13.如权利要求12所述的薄膜电晶体阵列，其特征在于该备用信号线是透过前后两个连接结构连接至该主要信号线。

14.如权利要求13所述的薄膜电晶体阵列，其特征在于该前后两个连接结构分别包括一贯穿该第二隔离层的内连线。

15.如权利要求13所述的薄膜电晶体阵列，其特征在于还包括一第三隔离层，制作于该第二隔离层上方，且覆盖该主要信号线，同时，该前后两个连接结构分别包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第二隔离层与该第三隔离层，该导电连线是水平制作于该第三隔离层的上表面，该第二插塞是贯穿该第三隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

16.如权利要求15所述的薄膜电晶体阵列，其特征在于该导电连线是以氧化铟锡为材料。

17.如权利要求16所述的薄膜电晶体阵列，其特征在于该第一插塞与该第二插塞是以氧化铟锡为材料。

18.如权利要求11所述的薄膜电晶体阵列，其特征在于还包括一闸极通道层，制作于该玻璃基板的上方，并且连接该源极与该汲极。

19.一种具有备用信号线的薄膜电晶体阵列，其特征在于每一该薄膜电晶体至少包括：

一闸极，是制作于一玻璃基板上表面；

一备用信号线，是制作于该玻璃基板上表面；

一第一隔离层，是制作于该玻璃基板上方，同时覆盖该闸极与该备用信号线；

一闸极通道，是制作于该第一隔离层的上方，并且位于该闸极的正上方；

一源极与一汲极，是制作该第一隔离层的上方，并且连接至上述闸极通道的两侧；

一主要信号线，是制作于该第一隔离层的上方，延伸连接该源极以输入信号，同时，经由前后两个连接结构，延伸连接该备用信号线，其中，该前连接结构用以将控制信号由该主要信号线传递至该备用信号线，该后连接结构用以将该控制信号由该备用信号线传回至该主要信号线；

一第二隔离层，制作于该源极、该汲极、该闸极通道与该主要信号线的上方；以及

一画素电极层，制作于该第二隔离层的上方。

20.如权利要求19所述的薄膜电晶体阵列，其特征在于该前后两个连接结构分别包括一贯穿该第一隔离层的接触窗。

21.如权利要求19所述的薄膜电晶体阵列，其特征在于该前后两个连接结构分别包括一第一插塞、一导电连线与一第二插塞，该第一插塞是垂直贯穿该第一隔离层与该第二隔离层，该导电连线是水平制作于该第二隔离层的上表面，该第二插塞是贯穿该第二隔离层，其中，该第一插塞是连接该备用信号线与该导电连线，该第二插塞是连接该主要信号线与该导电连线。

22.如权利要求21所述的薄膜电晶体阵列，其特征在于该导电连线是以氧化铟锡为材料。

23.如权利要求22所述的薄膜电晶体阵列，其特征在于该第一插塞与该第二插塞是以氧化铟锡为材料。

24.如权利要求19所述的薄膜电晶体阵列，其特征在于该源极包括一源极金属层与一重掺杂非晶硅欧姆接触层，且该源极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

25.如权利要求19所述的薄膜电晶体阵列，其特征在于该汲极包括一汲极金属层与一重掺杂非晶硅欧姆接触层，且该汲极金属层是制作于该重掺杂非晶硅欧姆接触层的上表面。

26.一种具有备用信号线的薄膜电晶体阵列的制作方法，其特征在于该制作方法包括以下步骤：

提供一玻璃基板；

制作一第一金属层于该玻璃基板上表面；

微影及蚀刻该第一金属层，形成一闸极与一备用信号线于该玻璃基板上；

制作一第一隔离层覆盖该闸极与该备用信号线；

依序制作一非晶硅层与一重掺杂非晶硅层于该第一隔离层的上方；

微影及蚀刻该非晶硅层与该重掺杂非晶硅层，以定义该薄膜电晶体的主动区域；

制作一金属层于该第一隔离层与该重掺杂非晶硅层的上方；

微影及蚀刻该金属层，形成一源极、一汲极与一主要信号线；

制作一第二隔离层覆盖该源极、该汲极与该主要信号线；以及

制作前后两个连接结构，分别延伸连接至该主要信号线与该备用信号线，其中，该前连接结构用以将控制信号由该主要信号线传递至该备用信号线，该后连接结构用以将该控制信号由该备用信号线传回至该主要信号线。

27.如权利要求26所述的制作方法，其特征在于制作该前后两个连接结构的步骤包括：

微影与蚀刻该第一隔离层，形成一第一接触窗以暴露该备用信号线；以及

制作一内连线于该第一接触窗之内，以连接该主要信号线与该备用信号线。

28.如权利要求26所述的制作方法，其特征在于制作该前后两个连接结构的步骤包括：

制作一第一插塞贯穿该第一隔离层与该第二隔离层，以连接该备用信号线；

制作一第二插塞贯穿该第二隔离层，以连接该主要信号线；以及

制作一导电连线于该第二隔离层的上表面，且分别连接该第一插塞与该第二插塞。

29.如权利要求28所述的制作方法，其特征在于该导电连线是以氧化铟锡为材料。

30.如权利要求29所述的制作方法，其特征在于该第一插塞与该第二插塞是以氧化铟锡为材料。

31.如权利要求26所述的制作方法，其特征在于在微影与蚀刻该金属层的步骤中，是以该非晶硅层与该第一隔离层为蚀刻终止层。

Images