[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100407429C - 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法 - Google Patents

具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法 Download PDF

Info

Publication number
CN100407429C
CN100407429C CN2005100965354A CN200510096535A CN100407429C CN 100407429 C CN100407429 C CN 100407429C CN 2005100965354 A CN2005100965354 A CN 2005100965354A CN 200510096535 A CN200510096535 A CN 200510096535A CN 100407429 C CN100407429 C CN 100407429C
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
semiconductor
temperature value
value scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100965354A
Other languages
English (en)
Other versions
CN1741276A (zh
Inventor
马库斯·布利茨
罗伯特·赫茨尔
赖因霍尔德·瓦赫利希
安德烈亚斯·胡贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1741276A publication Critical patent/CN1741276A/zh
Application granted granted Critical
Publication of CN100407429C publication Critical patent/CN100407429C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种直径至少为200毫米、包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层的半导体晶片，该半导体晶片是利用包括至少一个快速热退火步骤的层转移法而制得，其特征在于，该半导体晶片的翘曲度低于30微米，Delta翘曲度低于30微米，弯曲度低于10微米且Delta弯曲度低于10微米。此外，本发明还涉及通过热处理制造所述的半导体晶片。

Description

具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
技术领域
本发明涉及一种用至少一个快速热退火步骤(RTA)根据层转移法制得的直径至少为200毫米的半导体晶片，其包括：一个由硅构成的载体晶片、一个电绝缘层及一个位于其上的半导体层，其中在未经加工的状况下且在任何元件加工过程之后，该半导体晶片具有低翘曲度和低弯曲度。此外，本发明还涉及该半导体晶片的制造方法。
背景技术
SOI晶片(“绝缘体上硅”)通常是通过将硅层从所谓的供体晶片转移至载体晶片(也称“处理晶片”或“基底晶片”)而制得。例如，EP 533551A1、WO 98/52216A1或WO 03/003430A2描述了利用硅层的转移(“层转移”)以制造SOI晶片的方法。SOI晶片包括一个载体晶片以及一个与其相连的单晶硅覆盖层(也称“顶层”或“器件层”)。该硅覆盖层是用以制造电子元件的所谓活化层。该硅覆盖层是经例如由氧化硅组成的电绝缘中间层(在此情况下，该中间层称作埋氧层(BOX))与通常也是由单晶硅组成的载体晶片相连。所用载体晶片通常是经抛光的硅晶片。它们通常是借助于Czochralski拉晶法(CZ法)由硅单晶制得。以下将这类晶片称作CZ硅晶片。
为确保缺陷密度低，所用供体晶片通常是所谓的完整硅晶片。
这类SOI晶片尤其被用作制造先进集成电路(“先进IC”)的起始原料，而尤其重要的是高开关速率和低功率消耗。为降低表面粗糙度，通常对SOI晶片实施热处理，如快速热退火处理。例如参见EP 1158581 A1的方法也是已知的，其中首先将SOI晶片实施快速热退火处理，随后在所谓的分批式炉内实施其他热处理。将许多平行排列的SOI晶片在分批式炉内同时实施热处理。
而根据该方法所制的SOI晶片，在其热处理期间以及在随后制造电子元件中的其他热处理期间具有会发生变形的缺点。这在制造电子元件时会导致严重的困难：在光刻蚀过程中，为确保光照期间表面尽可能平整，将待光照的SOI晶片用真空晶片支架加以吸附。这应保证掩膜结构在SOI晶片上形成尽可能精确的图像。若该晶片发生变形，则不能由真空晶片支架完全吸附，从而在光照期间该表面不平整。在此情况下，该SOI晶片的所有区域内的表面上的掩膜结构不可能形成清晰的图像。此外，这还会使转移至SOI晶片上的掩膜结构发生侧向移动，从而导致相邻的元件重叠，因此无法发挥其功能。
最好地描述SOI晶片变形并对光刻蚀作用具有重要意义的参数是整体形状。下面通过“翘曲度”和“弯曲度”这两个参数描述晶片的整体形状。“翘曲度”是指SOI晶片的任何位置与经过无外力情况下安装的SOI晶片重心的平面之间的最大偏差。该参数的准确定义参见标准ASTMF1390。“弯曲度”是指无外力情况下安装的SOI晶片的任何位置与由晶片上的三个点所确定的平面之间的最大偏差。参数“弯曲度”的定义参见标准ASTM F534。弯曲度通常包含于翘曲度中且不能大于翘曲度。
在包括借助于许多热处理步骤涂覆的复杂层结构的电子元件的制造过程中，由于两个原因而产生变形，由翘曲度和弯曲度两个参数的恶化反映出：首先，必然产生一定应力的SOI晶片的层结构(例如：硅载体晶片、由氧化硅构成的绝缘层、硅层)会导致翘曲度和弯曲度的增大。根据上述方法所制的SOI晶片在制造元件的过程中额外显示出塑性的变化，这是因为载体晶片内氧沉积物(以下称作BMD，即体微缺陷)的形成和生长。另一方面，塑性的变化导致翘曲度和弯曲度的增加。然而对于硅晶片的非常简单的情况(即没有层结构的情况)，以下文献描述了该效应，例如A.Giannattasio，S.Senkader，S.Azam，R.J.Falster，P.R.Wilshaw：利用数字模拟以预测CZ-硅晶片中位错应力的释放(The use of numericalsimulation to predict the unlocking stress of dislocations in CZ-siliconwafers)，Microelectronic Engineering 70(2003)，p125-130，或K.Jurkschat，S.Senkader，P.R.Wilshaw，D.Gambaro，R.J.Falster：含有氧化物沉积物的硅中的滑移开始(Onset of slip in silicon containing oxide precipitates)，J.Appl.Phys.90(7)，(2001)，p3219-3225。这些文献解释了间隙氧浓度与滑移迁移率之间的关系：间隙氧浓度越高，硅晶片的抗变形性越强。在此情况下，氧沉积作用会对间隙氧浓度产生重要影响。
发明内容
在下文中，将元件加工过程中仅由SOI晶片的塑性变化所引起的SOI晶片的额外变形称作Delta翘曲度或Delta弯曲度。
为避免光刻蚀作用期间的问题以及与此相关的产率损失，必须将元件制造前的SOI晶片的翘曲度值和弯曲度值以及元件加工期间的Delta翘曲度和Delta弯曲度降低至最小。
通过一种直径至少为200毫米、包括一个由硅构成的载体晶片、一个电绝缘层及一个位于其上的半导体层的半导体晶片可实现此目的，该半导体晶片是利用包括至少一个快速热退火步骤的层转移法而制得的，其特征在于，该半导体晶片的翘曲度低于30微米，Delta翘曲度低于30微米，弯曲度低于10微米且Delta弯曲度低于10微米。
该半导体晶片的载体晶片的BMD密度优选为1×103至1×106/平方厘米。
通过一种直径至少为200毫米、包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层的半导体晶片也可实现该目的，其特征在于，该半导体晶片的翘曲度低于30微米且弯曲度低于10微米，并且该载体晶片的BMD密度为1×103至1×106/平方厘米。
由于根据本发明的半导体晶片在起始状态下的翘曲度值和弯曲度值均低，并且在元件加工过程中热处理后的Delta翘曲度值和Delta弯曲度值均低，根据本发明的半导体晶片使得光刻蚀作用的加工窗口明显更大，并使得元件制造期间的总产率明显更高。根据本发明的半导体晶片的翘曲度优选为低于20微米，其弯曲度优选为低于5微米。此外，在制造电子元件之后，根据本发明的半导体晶片的Delta翘曲度值优选为低于20微米。其Delta弯曲度值优选为低于5微米。根据本发明的半导体晶片的载体晶片的BMD密度特别优选为1×103至1×105/平方厘米。此外，尽可能均匀的BMD密度是优选的，该载体晶片的整个体积内的BMD密度与载体晶片的整个体积内的平均BMD密度的偏差更优选为不超过50％。
根据本发明的半导体晶片的载体晶片的电阻率优选为1至1000Ω·cm。
根据本发明的半导体晶片的载体晶片的间隙氧浓度优选为3×1017至8×1017/立方厘米，而氮浓度优选为1×1013至5×1015/立方厘米。特别优选为5×1017至7×1017/立方厘米的间隙氧浓度结合1×1013至5×1015/立方厘米的氮浓度，3×1017至8×1017/立方厘米的间隙氧浓度结合5×1014至5×1015/立方厘米的氮浓度以及3×1017至5×1017/立方厘米的间隙氧浓度结合5×1014至5×1015/立方厘米的氮浓度。
本发明包括具有一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的任意半导体层的所有类型的半导体晶片，这些半导体晶片是利用包括至少一个快速热退火步骤的层转移而制得的。该电绝缘层优选由氧化硅组成，但也可由其他合适的绝缘体组成。该半导体层是由半导体材料组成，优选由单晶硅组成。在此关系中，若半导体晶片是通过将一个薄的硅层从一个供体晶片转移至另一个晶片上，即载体晶片上，而制得的，才涉及载体晶片。通过已知的SIMOX法，即通过注入氧离子并随后实施热处理，而不将一层转移至载体晶片上，所制成的SOI晶片在本发明的意义上不具有载体晶片，并且不在本发明的应用领域中。
根据本发明的半导体晶片可通过下述方法制得：
根据本发明的第一方法包括该半导体晶片的热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的温度值范围内，随后在此温度范围内保持5至300秒的时间段，然后以0.5至25℃/秒的冷却速率将其冷却。
冷却速率优选为0.5至15℃/秒。
根据本发明的第二方法包括该半导体晶片的热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的第一温度值范围内，随后在该第一温度范围内保持5至300秒的第一时间段，然后以10至150℃/秒的第一冷却速率冷却至1000至1150℃的第二温度范围内，随后在该第二温度范围内保持10至300秒的第二时间段，然后再以10至150℃/秒的第二冷却速率继续冷却。
根据本发明的第三方法包括该半导体晶片的第一热处理，其中以10至200℃/秒的第一加热速率将该半导体晶片加热至1100至1250℃的第一温度值范围内，随后在该第一温度范围内保持5至300秒的第一时间段，然后以10至150℃/秒的第一冷却速率冷却；以及该半导体晶片的第二热处理，其中以10至200℃/秒的第二加热速率将该半导体晶片加热至1000至1150℃的第二温度值范围内，随后在该第二温度范围内保持10至300秒的第二时间段，然后以10至150℃/秒的第二冷却速率冷却。
在第二和第三方法中，第二时间段优选为30至120秒。
根据本发明的第四方法包括：在含有超过12,000ppm氧的气氛中实施该半导体晶片的热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的温度值范围内，随后在该温度范围内保持5至300秒的时间段，然后以10至150℃/秒的冷却速率冷却。
根据本发明第四方法中的气氛，除含有氧以外，优选还含有惰性气体或更多种惰性气体的混合物。优选的惰性气体为氩。氧含量优选为至少20,000ppm。
根据本发明的所有方法是基于应用了适当修改的热处理，具体而言，是制造根据本发明的半导体晶片的范畴内的快速热退火处理。
根据本发明的快速热退火处理是指一种快速热处理。该快速热退火处理并非限定在特定的装置内实施，例如可使用灯式炉(Lampenofen)或外延反应器或其他容许所需的高加热速率和高冷却速率的适当装置。该热处理可在含有一种或更多种下列气体的气氛中实施：氮、氧、氢以及这些元素之间的化合物、惰性气体(例如氩)、硅烷或氯硅烷。然而，在根据本发明的第四方法中，该气氛必须含有所需的氧。此外，该热处理可在不同的气压下实施，如低于大气压、大气压或高于大气压。如EP1158581 A1所述，分批式炉内无需随后的热处理。
根据本发明的所有方法使得BMD密度降低并使BMD深度分布发生适当的改变。无论在该半导体晶片自身的制造过程中还是随后的元件加工过程中，这使得该半导体晶片在热处理过程中抵抗产生弯曲度和翘曲度的能力更强。
根据本发明的四种方法也可以适当的方式加以组合。
附图说明
下面依据附图对本发明加以更详细的说明：
图1所示为如EP 1158581 A1所述、通过硅层的转移及热处理所制的SOI晶片中典型的不均匀BMD分布。
图2所示为传统的经抛光CZ硅晶片内不同且极为均匀的BMD分布，以进行比较。
图3所示为依照EP 1158581 A1在制造SOI晶片期间所实施的所有热处理，以及间隙氧浓度、BMD密度和平均BMD半径的发展。虚线曲线7代表制造SOI晶片期间的温度分布，连续的曲线8代表BMD密度以10为底的对数。
图4所示为图3中所示的数值用于根据本发明的第二方法中的情形，在该方法中热处理分两步实施。虚线曲线7仍代表制造SOI晶片期间的温度分布，而连续的曲线8代表BMD密度以10为底的对数。
图5所示为实施例中所用的现代元件加工工艺的温度分布。
具体实施方式
根据本发明的诸如SOI晶片的半导体晶片的热处理的变化，使得半导体晶片在立即制成后以及制造电子元件期间及之后的翘曲度和弯曲度的数值显著降低。因而，Delta翘曲度和Delta弯曲度同样显著降低。具体而言，根据本发明的方法可使翘曲度达到低于30微米的值，更优选为低于20微米，而使弯曲度达到低于10微米的值，更优选为低于5微米。Delta翘曲度同样达到低于30微米的值，更优选为低于20微米，而Delta弯曲度达到低于10微米的值，更优选为低于5微米。这意味着晶片在制造电子元件期间仅发生微小的变形。
有关BMD的半导体晶片断面边缘分析(Bruchkantenanalyse)表明(参见图1)，根据本发明的热处理对载体晶片的BMD密度具有重要影响。依据EP 1158581 A1的热处理中，BMD密度最高为超过1×106/平方厘米的值。此外，载体晶片的晶片正面1附近的BMD密度高出晶片背面3附近的数倍。与之相反，根据本发明的热处理所达到的相对均匀的BMD密度为低于1×106/平方厘米，更优选为低于1×105/平方厘米。根据本发明的半导体晶片的BMD密度与载体晶片整个体积内的平均值的偏差优选为不超过50％。
BMD密度的降低对塑性具有积极影响。这是由于间隙氧浓度的提高。此外，根据本发明的热处理改变了BMD密度的均匀度，这对SOI晶片内的层应力具有积极效果。
总之，无论在SOI加工后立即或在元件制造范畴内的热处理期间，这些效应使得所述弯曲度和翘曲度降低。由此可解决所述的光刻蚀作用中的问题。
本发明的另一个优点是，对SOI晶片热处理的必要改变易于实施，且对最终SOI晶片的其他重要参数不存在有害的副作用。
现有技术中没有已知的普遍有效的模式，该模式同时考虑到机械性能，尤其是硅晶片的抗变形性的所有影响因素。特别地，该模式更广泛地适用于具有层结构的半导体晶片，该半导体晶片是通过硅层的转移而制得的，并且由一个载体晶片、一个电绝缘层以及一个半导体层组成。
所述SOI晶片具有一个形成特定BMD的特殊热处理历程。图1所示为该SOI晶片内的典型BMD分布。该分布严重的不均匀，其中晶片背面3附近的BMD密度相对较低，而在晶片正面1附近则高出数倍。晶片正面承载着用以制造电子元件的薄硅层。整体而言，从晶片正面1至晶片中部2进而至晶片背面3，BMD密度逐渐降低。与之相反，在传统CZ硅晶片中(图2)，即根据Czochralski法拉制的硅单晶所制、不具有层结构的硅晶片中，BMD密度的分布相对均匀，且具有不同的分布：从晶片中部5分别朝晶片正面4及晶片背面6，BMD密度逐渐降低。
此外，该SOI晶片具有导致层应力的层结构，其类似于具有一个外延层、一个多晶硅层或一个氧化硅层的晶片内的层结构。
将形成的层应力及不均匀的缺陷分布这两种效果相结合，导致与传统CZ硅晶片具有显著差异的整体形状。
依照现有技术采用快速热退火处理，以使得被转移的硅层的表面足够平滑，该硅层是通过从供体晶片的残余部分分离出来而具有一定的粗糙度。依照现有技术，该快速热退火处理达不到其他目的(参见EP1158581 A1)。因此，通过修改该快速热退火处理以解决在光刻蚀作用中所产生的问题的效果并不明显。
实施例：
在下列实施例和比较例中，对共九个直径为300毫米的层转移SOI晶片(由一个由单晶硅构成的载体晶片、一个由氧化硅构成的绝缘层以及一个位于其上的硅层组成)实施不同的快速热退火处理。实施快速热退火处理之后，测量BMD密度和翘曲度。所得结果列于表1中标题为“SOI加工后立即”的栏内。在测量工作之后，对这些SOI晶片实施热处理，该热处理具有制造现代电子元件中典型的温度分布。该温度分布(单位为℃)作为时间(单位为分钟)的函数，如图5所示。在该热处理之后，再次测量翘曲度和BMD密度。所得结果列于表1中标题为“元件加工之后”的栏内。
表1
Figure C20051009653500141
比较例(V)：
依照现有技术，在氮气氛中实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率一步加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后再以100℃/秒的冷却速率冷却至室温。
实施例1A：
依照本发明第一方法在氮气氛中实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率一步加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以15℃/秒的冷却速率冷却至室温。
实施例1B：
依照本发明第一方法在氮气氛中实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率一步加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以5℃/秒的冷却速率冷却至室温。
实施例2A：
依照本发明第二方法在氮气氛中分两步实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至1000℃。将该SOI晶片在1000℃下保持90秒，然后以100℃/秒的冷却速率冷却至室温。
实施例2B：
依照本发明第二方法在氮气氛中分两步实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至1050℃。将该SOI晶片在1050℃下保持240秒，然后以100℃/秒的冷却速率冷却至室温。
实施例3A：
依照本发明第三方法在氮气氛中分两步实施快速热退火处理。实施该快速热退火处理的第一步是以100℃/秒的加热速率加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至室温。实施该快速热退火处理的第二步是随后以100℃/秒的加热速率加热至1100℃。将该SOI晶片在该温度下保持90秒，随后以100℃/秒的冷却速率冷却至室温。
实施例3B：
依照本发明第三方法在氮气氛中分两步实施快速热退火处理。实施该快速热退火处理的第一步是以100℃/秒的加热速率加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至室温。实施该快速热退火处理的第二步是随后以100℃/秒的加热速率加热至1050℃。将该SOI晶片在该温度下保持60秒，随后以100℃/秒的冷却速率冷却至室温。
实施例4A：
依照本发明第四方法在氧含量为15,000ppm的氮气氛中实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率一步加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至室温。
实施例4B：
依照本发明第四方法在氧含量为20,000ppm的氮气氛中实施快速热退火处理。实施该快速热退火处理是以100℃/秒的加热速率一步加热至1200℃。随后将该SOI晶片在该温度下保持10秒，然后以100℃/秒的冷却速率冷却至室温。
如表1所示，依照实施例1A至4B实施热处理的SOI晶片，于该热处理之后，其BMD密度和翘曲度值与根据比较例的SOI晶片相比明显较低。根据本发明的SOI晶片的BMD密度和翘曲度值在制造电子元件之后实质上也未改变。相反地，根据比较例的SOI晶片在制造元件期间，其BMD密度及翘曲度均显著提高。因而根据本发明方法所制的根据本发明的SOI晶片的翘曲度值以及Delta翘曲度值与根据现有技术的SOI晶片相比均明显较低。

Claims (18)

1.一种直径至少为200毫米、包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层的半导体晶片，该半导体晶片是利用包括至少一个快速热退火步骤的层转移法而制得的，其特征在于，该半导体晶片的翘曲度低于30微米，Delta翘曲度低于30微米，弯曲度低于10微米且Delta弯曲度低于10微米。
2.根据权利要求1所述的半导体晶片，其特征在于，所述载体晶片的BMD密度为1×103至1×106/平方厘米。
3.一种直径至少为200毫米、包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层的半导体晶片，其特征在于，该半导体晶片的翘曲度低于30微米且弯曲度低于10微米，并且该载体晶片的BMD密度为1×103至1×106/平方厘米。
4.根据权利要求1至3之一所述的半导体晶片，其特征在于，翘曲度低于20微米。
5.根据权利要求1至3之一所述的半导体晶片，其特征在于，弯曲度低于5微米。
6.根据权利要求1至3之一所述的半导体晶片，其特征在于，所述载体晶片的BMD密度为1×103至1×105/平方厘米。
7.根据权利要求1至3之一所述的半导体晶片，其特征在于，所述载体晶片的间隙氧浓度为3×1017至8×1017/立方厘米，而氮浓度为1×1013至5×1015/立方厘米。
8.根据权利要求7所述的半导体晶片，其特征在于，所述载体晶片的间隙氧浓度为5×1017至7×1017/立方厘米。
9.根据权利要求7所述的半导体晶片，其特征在于，所述载体晶片的氮浓度为5×1014至5×1015/立方厘米。
10.根据权利要求9所述的半导体晶片，其特征在于，所述载体晶片的间隙氧浓度为3×1017至5×1017/立方厘米。
11.根据权利要求1至3之一所述的半导体晶片，其特征在于，所述载体晶片的整个体积内的BMD密度与所述载体晶片的整个体积内的平均BMD密度的偏差不超过50％。
12.一种用以制造根据权利要求1或2所述的半导体晶片的方法，其包括：
制备一种直径至少为200毫米的半导体晶片，该半导体晶片包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层，以及
对该半导体晶片实施热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的温度值范围内，随后在此温度值范围内保持5至300秒的时间段，然后以0.5至25℃/秒的冷却速率将其冷却。
13.根据权利要求12所述的方法，其特征在于，冷却速率为0.5至15℃/秒。
14.一种用以制造根据权利要求1或2所述的半导体晶片的方法，其包括：
制备一种直径至少为200毫米的半导体晶片，该半导体晶片包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层，以及
对该半导体晶片实施热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的第一温度值范围内，随后在该第一温度值范围内保持5至300秒的第一时间段，然后以10至150℃/秒的第一冷却速率冷却至1000至1150℃的第二温度值范围内，随后在该第二温度值范围内保持10至300秒的第二时间段，然后再以10至150℃/秒的第二冷却速率继续冷却。
15.一种用以制造根据权利要求1或2所述的半导体晶片的方法，其包括：
制备一种直径至少为200毫米的半导体晶片，该半导体晶片包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层，
对该半导体晶片实施第一热处理，其中以10至200℃/秒的第一加热速率将该半导体晶片加热至1100至1250℃的第一温度值范围内，随后在该第一温度值范围内保持5至300秒的第一时间段，然后以10至150℃/秒的第一冷却速率冷却，以及
对该半导体晶片实施第二热处理，其中以10至200℃/秒的第二加热速率将该半导体晶片加热至1000至1150℃的第二温度值范围内，随后在该第二温度值范围内保持10至300秒的第二时间段，然后以10至150℃/秒的第二冷却速率冷却。
16.根据权利要求14或15所述的方法，其特征在于，第二时间段为30至120秒。
17.一种用以制造根据权利要求1或2所述的半导体晶片的方法，其包括：
制备一种直径至少为200毫米的半导体晶片，该半导体晶片包括一个由硅构成的载体晶片、一个电绝缘层以及一个位于其上的半导体层，以及
在含有超过12,000ppm氧的气氛中对该半导体晶片实施热处理，其中以10至200℃/秒的加热速率将该半导体晶片加热至1100至1250℃的温度值范围内，随后在该温度值范围内保持5至300秒的时间段，然后以10至150℃/秒的冷却速率冷却。
18.根据权利要求17所述的方法，其特征在于，所述气氛中的氧含量至少为20,000ppm。
CN2005100965354A 2004-08-26 2005-08-26 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法 Active CN100407429C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004041378A DE102004041378B4 (de) 2004-08-26 2004-08-26 Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
DE102004041378.9 2004-08-26

Publications (2)

Publication Number Publication Date
CN1741276A CN1741276A (zh) 2006-03-01
CN100407429C true CN100407429C (zh) 2008-07-30

Family

ID=35745567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100965354A Active CN100407429C (zh) 2004-08-26 2005-08-26 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法

Country Status (7)

Country Link
US (2) US20060046431A1 (zh)
JP (1) JP2006066913A (zh)
KR (1) KR100750978B1 (zh)
CN (1) CN100407429C (zh)
DE (1) DE102004041378B4 (zh)
FR (1) FR2874745B1 (zh)
TW (1) TWI303077B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
DE102010027766B4 (de) 2010-04-15 2017-02-09 Daniela Claudia Szasz Kühlanordnung für elektrische Komponenten eines elektrischen Gerätes
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
WO2016081356A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
WO2016140850A1 (en) 2015-03-03 2016-09-09 Sunedison Semiconductor Limited Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
CN114156179A (zh) * 2021-10-29 2022-03-08 中国科学院上海微系统与信息技术研究所 一种改善绝缘层上硅晶圆表面粗糙度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321336A (zh) * 1998-09-02 2001-11-07 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅－绝缘体结构
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07169925A (ja) * 1993-12-16 1995-07-04 Fujitsu Ltd 貼り合わせ半導体基板
JP3172389B2 (ja) * 1995-03-09 2001-06-04 東芝セラミックス株式会社 シリコンウエーハの製造方法
JPH09326396A (ja) 1996-06-04 1997-12-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001525991A (ja) 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
KR19990000805A (ko) * 1997-06-10 1999-01-15 윤종용 웨이퍼의 결함 제거방법
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
JP3618254B2 (ja) * 1998-06-02 2005-02-09 信越半導体株式会社 Ｓｏｉ基板の製造方法
US6454852B2 (en) * 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
KR100309646B1 (ko) * 1999-09-27 2001-11-02 김영환 반도체 기판 특성 개선방법
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321336A (zh) * 1998-09-02 2001-11-07 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅－绝缘体结构
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
US20040115900A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Company Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance

Also Published As

Publication number Publication date
DE102004041378A1 (de) 2006-03-02
DE102004041378B4 (de) 2010-07-08
FR2874745A1 (fr) 2006-03-03
KR20060050693A (ko) 2006-05-19
US20080122043A1 (en) 2008-05-29
KR100750978B1 (ko) 2007-08-22
JP2006066913A (ja) 2006-03-09
US7820549B2 (en) 2010-10-26
FR2874745B1 (fr) 2009-11-27
US20060046431A1 (en) 2006-03-02
TW200608458A (en) 2006-03-01
CN1741276A (zh) 2006-03-01
TWI303077B (en) 2008-11-11

Similar Documents

Publication Publication Date Title
CN100407429C (zh) 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
EP1087041B1 (en) Production method for silicon wafer and silicon wafer
CN101207009B (zh) Soi基板的制造方法
CN103498196B (zh) 硅晶片的制造方法
US7803228B2 (en) Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers
WO2012125632A1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
CN101241835B (zh) 贴合晶片的制造方法
WO2000062343A1 (fr) Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
EP2532773A1 (en) Method for producing silicon carbide substrate
US5951755A (en) Manufacturing method of semiconductor substrate and inspection method therefor
KR20030039122A (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
CN101188190A (zh) Soq基板以及soq基板的制造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH09199416A (ja) 半導体基板とその製造方法
US4666532A (en) Denuding silicon substrates with oxygen and halogen
CN101752246A (zh) 半导体晶片、半导体芯片及处理晶片的方法和设备
CN100394536C (zh) 硅晶圆及其制造方法
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
JP2012222092A (ja) 半導体基板または半導体装置の製造方法
TW527667B (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP4563918B2 (ja) 単結晶ＳｉＣ基板の製造方法
JP3899810B2 (ja) シリコン酸化膜の形成方法及びｍｏｓデバイス用ウェーハの製造方法
KR100309132B1 (ko) 실리콘 웨이퍼의 게터링 영역 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant