CN100358052C - 移位寄存器 - Google Patents

Abstract

一种移位寄存器，此寄存器每一级电路至少包括有：三个电压控制开关，一储存元件，第一、二、三时脉控制信号控制各开关，可将输入的讯号储存在电容上并顺序地传递到下一级，传递到下一级的同时也用来激活面板显示器中的每一列像素开关，以接收数据端送出的信息，显示在像素上；此控制时脉的特性是第一、二、三时脉控制信号不能同时为低电位，以防每一级电路的开关(第二、三开关)形成直流路径(DC path)而烧毁。

Description

移位寄存器

技术领域

本发明涉及一种寄存器，尤其涉及一种移位寄存器。

背景技术

低温多晶硅(LTPS)制作技术的成熟，使众多集成电路在玻璃基板上实现变为可行，在显示面板上若可将驱动电路设计于其中，则可省下周边IC的成本，简化面板生产过程、并提高合格率。

已知的移位寄存器(Shift Register)，在1971年Robert、Stamford等人有相似的设计(如美国专利第3610951号)，如图8所示，此设计有六个元件，分成二级相同的构架，由不同相位(phase)的二个时脉clk1、clk2将数据输入作时间的移位再由数据输出端输出。图9-1、9-2为此构架所模拟出的节点电压波形图，图10为原专利所描述的控制时脉及输出入关系波形，比较图9-1与图10，可发现在相同的控制时脉Clk1、Clk2及输入讯号下，所得的输出波形却与专利所附的输出波形不同(如图9-1圈起来的地方所示)，若使用图9-2的控制时脉也仅能得部分相同输出(Data-out，图9-2左边圈起来的地方所示)；根据此一节点模拟，虽然对输入讯号有移位的作用，但时脉二(Clk2)在每一次电位变化时，数据输出端也跟着变化，从实际应用于面板显示器而言，此构架应该不能称为移位寄存器。其中若将元件换为NMOS(N沟道金属氧化物半导体)，也得到同样的结果。

另外，在1976又有一相似的设计(如美国专利第3937984号)，如图11所示，它的电容C一端是接到输出点B点，且接输出端的MOS(金属氧化物半导体)栅极是接在一个参考电位Vd1，此参考电位是当输出端无讯号输出时，用来维持一高或低准位电压；以PMOS(P沟道金属氧化物半导体)设计为例，Vd1须设为低电位，使输出在非触发讯号的状态时，维持在高准位电压，因此Vd1的电位若太低，则因PMOS的源极(source)端是接正电源端Vdd，会使输出讯号无法达到理想的低电位，如图12的实线圈所示，若Vd1电位不够低，则输出讯号虽可达较低准位，却易受控制时脉干扰，如图12的圆圈虚线所示，所以使用另一个时脉来取代参考电位Vd1，则可改善此项缺陷。

发明内容

本发明的主要目的，在于解决上述传统的缺陷，为避免该缺陷的存在，本发明在于简化元件的使用数目，而同样达到电路功能的运作，区别于其它复杂的电路设计。

为达到上述的目的，本发明的移位寄存器，至少包括有：第一、二、三时脉控制信号控制各开关，可将输入的讯号储存在电容上并顺序地传递到下一级，传递到下一级的同时也用来激活面板显示器中的每一列像素开关，以接收数据端送出的信息，显示在像素上；此控制时脉的特性是第一、二、三时脉控制信号不能同时为低电位，以防每一级电路的开关(第二、三开关)形成直流路径(DC path)而烧毁。

附图说明

图1是本发明的移位寄存器的一、二级电路示意图。

图2是为图1的实际电路线路示意图。

图3-1是本发明的控制信号与输入信号示意图。

图3-2是本发明的输入信号第一、二级输出信号示意图。

图4是本发明的又一实施例示意图。

图5是为图4构架下的输入与第一至第七级输出波形示意图。

图6是本发明的再一实施例示意图。

图7是图6构架下的输入与第一至第七级输出波形示意图。

图8是传统二级移位电路示意图。

图9-1、9-2是图8所模拟的节点电压波形示意图。

图10是图8先前设计(prior art)节点电压波形示意图。

图11是另一传统移位电路示意图。

图12是图11的节点电压波形示意图。

发明详述

现将有关本发明的详细内容及技术说明，参照附图说明如下：

请参阅图1、2所示，是本发明的第一、二级移位寄存器及图1的实际电路线路示意图，以此设计可组成任意级数的移位寄存器电路，如图所示：本发明的移位寄存器，至少包括有：第一级电路1，承接输入讯号做时间移位后送出讯号给下一级，并同时启动面板显示器中的一列像素开关，以接收数据端送出的信息，显示在像素上。

上述所提到的第一级电路1在输入端上具有一第一开关11，该第一开关11的输出端16做为第二开关12的输出端16，第一开关11的输出端16也接有第一储存元件15的一端以储存第一级电路1的输入讯号，而第二开关12的一输出端18与第三开关13的一输出端18连接，做为本级的讯号输出端18的节点(node)；前述第一开关11的输入端8输入有一输入信号14，而第一开关11的控制端10有一第一时脉控制信号(CLK1)3；另外，前述的第二开关12的另一控制端19有一第二时脉信号(CLK2)4；而且，前述的第三开关13的控制端6有一第三时脉控制信号(CLK3)5；此第三开关13的另一输入端17接一固定电源。复制该第一级电路1作为第二级电路2，第一控制讯号(CLK1)3改接于第五开关22的一输入端26，第二控制讯号(CLK2)4改接于此级的第四开关21的控制端20。

上述的各开关皆以MOS(PMOS、NMOS、CMOS)元件作为开关，配合适当的时脉控制信号，来传递移位讯号。

请参阅图1、2、3-1、3-2所示，是本发明的二级输出移位寄存器及图1的实际电路线路，与输入信号及第一、二、三时脉控制信号示意图。如图所示：上述所提到的各开关以PMOS做开关为例，由第一时脉控制信号(CLK1)3、第二时脉控制信号(CLK2)4、第三时脉控制信号(CLK3)5组成有二级输出的移位寄存器电路，更后级的电路也相同，只是每级相邻电路第一时脉控制信号(CLK1)3、第二时脉控制信号(CLK2)4所控制的节点10、20及连接的控制端19、26位置要互换，以达到将输入讯号移位的效果，又，MOS元件的栅极(Gate)与源极(Source)或漏极(Drain)之间有一寄生(Parasitic)电容，若此电容值足够储存输入讯号，则可省略外加的储存元件15、24，以图2为例，已省略储存元件15、24。

此PMOS移位寄存器电路的操作是，输入讯号(S_IN)14为低电位(LOW)时，控制第一开关11的CLK1需在输入信号(S_IN)14转为高电位(HIGH)之前，完成低电位(LOW)、高电位(HIGH)动作，使输入信号(S_IN)14流经第一开关11，储存于储存元件15中，并致使第二关关12的控制端16为低电位，而呈导通状态。当CLK1使第一开关11导通前控制端10、26节点为高电位(HIGH)，第三控制时脉(CLK3)5的低电位(LOW)使第三开关13与第六开关23导通，第一级与第二级输出端18、25节点维持在接近节点17的高电位Vdd(HIGH)，输出端18、25、26的高电位(HIGH)使第五开关22呈断路(OFF)状态，当CLK1讯号为低电位时，第二级的控制端26维持原电位状态(无讯号输出)。第二时脉控制信号(CLK2)4产生高低高电位(HIGH LOW HIGH)变化时，由于第二开关12为导通状态，而第三时脉控制信号(CLK3)5为高电位(CLK3 HIGH)，第一级输出端18随CLK2同步产生高低高电位变化，完成第一级电路1讯号移位的动作。

此控制时脉的特性是第一时脉控制信号(CLK1)3、第二时脉控制信号(CLK2)4、第三时脉控制信号(CLK3)5不能同时为低电位，以防第二开关12及第三开关13等开关形成直流路径(DCpath)而烧毁。当输入讯号(S_IN)14为高电位(HGH)时，第二开关12会成OFF(截止)状态，而第二时脉控制信号(CLK2)4不会出现在输出端18节点。以下各级的动作重复上述的动作。

请参阅图4、5所示，是本发明的又一实施例及图4的输入与第一至第七级输出波形。如图所示：本实施例与上述图1、2相同，所不同之处在于各开关乃是利用NMOS所作成的开关或传输闸。其控制原理与图1、2相同，在此不多言述。

请参阅图6、7所示，是本发明的再一实施例及图6的输入与第一至第七级输出波形。如图所示：本实施例与上述图1、2相同，所不同之处在于各开关乃是利用CMOS作为开关或传输闸。其控制原理与图1、2相同，在此不多言述。

进一步，在于可获得较佳的讯号输出准位，及较低的时脉干扰，并正确地将输入讯号做时间的移位。

上述仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围。即凡依本发明权利要求所做的均等变化与修饰，皆为本发明权利要求所涵盖。

Claims (5)

1.一种移位寄存器，是用来顺序地启动面板显示器中的每一列像素开关，以接收数据端送出的信息，显示在像素上，其特征在于，所述移位寄存器至少包括有：

一具有输入端的第一开关(11)，所述第一开关(11)的输出端连接于第二开关(12)的控制端(10)及第一储存元件(15)的一端，而所述第二开关(12)的一输出端(16)与第三开关(13)的输出端(18)连接，以形成第一级电路(1)及其输出节点；

一于所述第一开关(11)的所述输入端(8)输入有一输入信号(14)，而一控制端(41)有一第一时脉控制信号(3)；另外，所述第二开关(12)的另一控制端(19)输入连接有一第二时脉控制信号(4)；并且，所述第三开关(13)的一控制端(6)输入有一第三时脉控制信号(5)；

一与所述第一级电路(1)输出端连接的第四开关(21)，所述第四开关(21)的输出端连接有一第五开关(22)的控制端及第二储存元件(24)的一端，所述第五开关(22)的一输出端接第六开关(23)的输出端，借以构成一第二级电路(2)；

一于所述第五开关(22)的另一输入端(26)输入有一第一时脉控制信号(3)，而所述第六开关(23)的一控制端输入有一第三时脉控制信号(5)；

借此，所述第一、二级电路(1)、(2)、所述第一时脉控制信号(3)、所述第二时脉控制信号(4)、所述第三时脉控制信号(5)所控制，达到输入讯号移位传输的效果。

2.根据权利要求1所述的移位寄存器，其特征在于，所述各开关(11)、(12)、(13)、(21)、(22)、(23)皆以MOS为元件。

3.根据权利要求2所述的移位寄存器，其特征在于，所述MOS元件可为PMOS、NMOS、CMOS等的任一种所构成。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第一、二、三时脉控制信号(3)、(4)、(5)不能同时为低电位，以防止所述第二开关(12)及所述第三开关(13)等开关形成直流路径(DC path)而烧毁。

5.根据权利要求1所述的移位寄存器，其特征在于，所述第一、二储存元件(15)、(24)可为一电容器所构成。

Images