[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN109757025B - 部件承载件及其制造方法 - Google Patents

部件承载件及其制造方法 Download PDF

Info

Publication number
CN109757025B
CN109757025B CN201811318327.8A CN201811318327A CN109757025B CN 109757025 B CN109757025 B CN 109757025B CN 201811318327 A CN201811318327 A CN 201811318327A CN 109757025 B CN109757025 B CN 109757025B
Authority
CN
China
Prior art keywords
component
component carrier
sealing structure
layer structure
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811318327.8A
Other languages
English (en)
Other versions
CN109757025A (zh
Inventor
阿卜德尔拉扎克·伊菲斯
沃尔夫冈·斯科瑞特维塞尔
克里斯汀·沃肯伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN109757025A publication Critical patent/CN109757025A/zh
Application granted granted Critical
Publication of CN109757025B publication Critical patent/CN109757025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0015—Gaskets or seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

提供了一种部件承载件(100)和制造部件承载件(100)的方法。该部件承载件包括：至少一个导电层结构(104)和至少一个电绝缘层结构(106)的堆叠体(102)；嵌入在堆叠体(102)中的部件(108)；以及密封结构(110)，该密封结构关于堆叠体(102)的材料对部件(108)的至少一部分进行密封，其中，密封结构(110)被配置用于降低部件(108)与堆叠体(102)之间的应力。

Description

部件承载件及其制造方法
技术领域
本发明涉及部件承载件，以及制造部件承载件的方法。
背景技术
在配备有一个或多个部件的部件承载件的产品功能不断增加，并且这样的部件日益微型化以及待安装在部件承载件诸如印刷电路板上的部件的数量增加的情况下，越来越多地采用具有若干部件的日益更强大的阵列状部件或封装件，这些阵列状部件或封装件具有多个触点或连接件，在这些触点之间的空间甚至不断减小。去除运行期间由这样的部件和部件承载件自身生成的热成为日益凸显的问题。同时，部件承载件应该是机械稳固的，以便在即使恶劣的条件下也能够运行。
发明内容
本发明的目的是提供一种可靠的、具有嵌入式部件的部件承载件。
为了实现上面定义的目的，提供了根据本发明实施方式的一种部件承载件和一种制造部件承载件的方法。
根据本发明的示例性实施方式，提供了一种部件承载件，该部件承载件包括：至少一个导电层结构和至少一个电绝缘层结构的堆叠体；嵌入在堆叠体中的部件；以及密封结构，该密封结构关于堆叠体的(特别是至少一个电绝缘层结构的)材料对部件的至少一部分进行密封(特别是密封地隔开)；其中，密封结构被配置用于降低部件与堆叠体(特别是至少一个电绝缘层结构)之间的应力。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：将部件嵌入堆叠体中，该堆叠体包括至少一个导电层结构和至少一个电绝缘层结构；通过密封结构关于堆叠体的(特别是至少一个电绝缘层结构的)材料对部件的至少一部分进行密封；以及将密封结构配置成降低部件与堆叠体(特别是至少一个电绝缘层结构)之间的应力。
在本申请的上下文中，术语“部件承载件”可以特别地指能够在其上和/或其中容纳一个或多个部件以用于提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被配置用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物和IC(集成电路)基板中的一种。部件承载件还可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
在本申请的上下文中，术语“部件”可以特别地指嵌入在部件承载件的内部中的任何庞大而不是层型的有源(诸如半导体芯片)或无源(例如铜块)部件。
根据本发明的示例性实施方式，可以设置密封结构以在嵌入式部件与部件承载件材料的嵌入堆叠体之间进行密封或用作不可渗透的间隔件。该密封结构可以具体地适合于降低部件与电绝缘层结构和/或导电层结构的堆叠体之间的机械应力。设置具有所描述配置的密封结构起因于下述发现：在嵌入过程期间(其可能涉及在期间施加压力和/或温度的层叠过程)，部件承载件的构成部分可能遭受大量的应力。该应力可以是机械应力，因为在包封过程中可能使构成部分经受机械压力。然而，应力也可以是热应力，因为层叠过程(可以在嵌入期间被应用)可能涉及温度增加，以便例如重新熔化至少一个电绝缘层结构的可固化材料来提供部件承载件的构成部分的稳固互连。此外，化学诱导的应力可能由于在一个或多个电绝缘层结构的树脂固化期间的化学改性(例如交联)而发生，这可能又涉及不期望的现象，诸如收缩。同样，部件承载件的处于紧密的空间关系的不同构成部分的、具有显著不同的材料性质(例如在热膨胀、柔软性等方面)的不同材料可能生成应力。然而，这样的机械和/或热和/或化学应力可能使部件(可以例如是敏感的半导体芯片)劣化甚至损坏部件。而且，还可能发生堆叠体的层结构之间的分层的趋势，因为它们也经历应力。因此，在部件承载件的内部特别是在升高的温度下或在温度循环期间可能发生高张力。本发明人惊奇地发现，设置具有其物理性质适当的配置的密封结构可以有效地降低该应力，并因此可以防止部件的损坏和堆叠体的分层。简言之，示例性实施方式在将部件嵌入部件承载件材料的堆叠体中之前对部件进行密封，以用于在处理期间保护部件免受应力(特别是在嵌入期间、在激光处理期间和/或在运行易于制造的部件承载件期间产生(exert)的应力)。
在下文中，将对部件承载件和方法的另外的示例性实施方式进行说明。
在实施方式中，密封结构被配置用于降低在嵌入和/或激光处理和/或运行部件承载件期间产生的应力。部件承载件的生产、激光处理和运行可能涉及可以通过密封结构降低的应力。为此目的，密封结构可以是相对柔软的材料，从而当部件和/或堆叠体构成部分在部件承载件内膨胀、缩小或传递力时，允许执行平衡运动。这增加了部件承载件的寿命和可靠性。
在实施方式中，密封结构被布置成关于部件屏蔽至少一个电绝缘层结构的树脂材料。在通过层叠将部件嵌入堆叠体期间，这样的树脂材料可能朝向部件流动。根据所描述的实施方式，密封结构防止树脂直接与部件相互作用。这样的树脂可以在经历交联的同时在层叠过程期间通过重新熔化来变得可流动。通过插入密封结构，可以防止树脂流到部件。这增加了部件承载件的稳固性和可靠性。
在实施方式中，密封结构被布置成关于部件的硅(或另一半导体)材料或陶瓷部件的陶瓷材料屏蔽或隔开至少一个电绝缘层结构的材料。构成部件的半导体芯片的硅(或另一半导体)材料可能对至少一个电绝缘层结构的、可能在层叠期间朝向部件流动的树脂和/或增强纤维的存在非常敏感。然而，由于密封结构的具体配置，可以安全地防止这样的不期望的相互作用。对于可以制成部件的陶瓷材料也是如此。
在实施方式中，密封结构的杨氏模量的值(例如在300K的温度下)在至少一个电绝缘层结构的树脂材料的杨氏模量的值(例如在300K的温度下)和部件的硅(或另一半导体)材料的杨氏模量的值(例如在300K的温度下)之间。也称为弹性模量的杨氏模量是固体材料的刚度的度量，并且限定了材料中的应力(每单位面积的力)和应变(比例变形)之间的关系。较软的材料具有比较刚性的材料小的杨氏模量的值。因此，密封结构的柔软度可以在部件的柔软度和堆叠体的柔软度之间。因此，可以通过中间密封结构来提供柔软度方面的平滑过渡。这也降低了作用在部件上的应力并降低了堆叠体分层的趋势，以及将通过提供阻尼功能来防止振动或机械冲击。
在实施方式中，密封结构的热膨胀系数(例如，体积热膨胀系数)的值(例如在300K的温度下)在至少一个电绝缘层结构的树脂(特别是环氧树脂)材料的热膨胀系数(例如，体积热膨胀系数)的值(例如在300K的温度下)和部件的硅(或另一半导体)材料的热膨胀系数的值之间。当具有非常不同的热膨胀系数的值的两种材料彼此直接连接时，这些构成部分中的一种(特别是树脂)在温度增加期间强烈地膨胀，而这些构成部分中的另一种(特别是硅)经历仅很小的热膨胀。这导致在这两种材料之间的界面处的高热应力。使具有中间的热膨胀系数的值的密封结构夹在中间可以降低这样的热应力并且可以增加部件承载件的寿命和可靠性。
在实施方式中，密封结构包括下述或由下述构成：具有填料颗粒的树脂(特别是环氧树脂)，该填料颗粒包括铜、陶瓷和玻璃中的至少一种。已经证明，具体地，这些材料可以提供本文所述的降低部件与堆叠体之间的应力的有利性质中一种或多种。据信，所述的材料的高度有利的性质是由于下述事实而产生的：这些材料关于其环境特别是关于附近的电绝缘层结构(经常包括树脂和增强玻璃颗粒或纤维)和/或导电层结构(经常包括铜)仅提供非常小的材料变化。当部件是陶瓷部件时，陶瓷颗粒使与部件和密封结构之间的材料性质有关的间隙平滑。然而，应该理解，可以使用具有如本文所述的材料性质的许多其他材料以及用于密封结构的材料。
在实施方式中，密封结构的材料具有的热膨胀系数(例如体积热膨胀系数)的值(例如在300K的温度下)在5ppm/K至40ppm/K之间的范围内的，特别是在10ppm/K至30ppm/K之间的范围内。这些值在半导体材料的典型值与堆叠体的介电印刷电路板材料的典型值之间。因此，利用这样的值，可以平衡由于邻近材料的非常不同的热膨胀系数的值而发生的热失配。
在实施方式中，密封结构的材料的杨氏模量的值(例如在300K的温度下)在5GPa至500GPa之间的范围内，特别是在10GPa至50GPa之间的范围内。这样的相对柔软的材料可以适当地平衡部件承载件的堆叠体内的固有张力。
在实施方式中，密封结构的材料的热膨胀系数(例如体积热膨胀系数)的值(例如在300K的温度下)在下述两者的平均值(特别是算数平均值)的约±30％或甚至±10％的范围内：所述两者中的一者为部件的材料的热膨胀系数(例如体积热膨胀系数)的值(例如在300K的温度下)，并且所述两者中的另一者为至少一个电绝缘层结构的材料的热膨胀系数(例如体积热膨胀系数)的值(例如在300K的温度下)。已证明这些通道(corridor，廊道)有利于显著地降低作用在部件承载件上的应力。
在实施方式中，密封结构的杨氏模量的值(例如在300K的温度下)比部件的材料的杨氏模量的值(例如在300K的温度下)与至少一个电绝缘层结构的材料的杨氏模量的值(例如在300K的温度下)的平均值(特别是算术平均值)低。例如，密封材料可以比硅柔软并且比树脂更刚性。已经证明该设计规则是降低作用在部件的构成部分上的应力的有效方式。
在实施方式中，密封结构的杨氏模量的值(例如在300K的温度下)在下述两者的和的30％至48％之间或甚至在30％至45％之间的范围内：部件的材料的杨氏模量的值(例如在300K的温度下)，和至少一个电绝缘层结构的杨氏模量的值(例如在300K的温度下)。当部件、堆叠体和密封结构的材料满足上述条件时，可以实现所获得的部件承载件的高可靠性。
在实施方式中，密封结构的材料被配置用于使在部件承载件内生成的热消散。为了实现这一点，密封结构可以至少部分地由具有高的热传导性特别是具有50W/mK或更高的传导性的材料制成。例如，密封结构可以包括由具有这样的传导性的铜或铝制成的颗粒。因此，可以有效地从部件去除并从部件承载件中去除在部件承载件的运行期间由部件生成的热。
在实施方式中，密封结构的材料覆盖部件的至少一部分和至少一个电绝缘层结构的至少一部分。因此，密封结构可以构成部件与堆叠体之间的直接界面。不需要为了充分地降低应力使得部件承载件的可靠性长期很高而提供另外的附加材料。
在实施方式中，密封结构的材料被配置用于抑制电磁辐射特别是射频辐射在部件和密封结构的外部之间传播。除了上述应力阻尼功能，已经证明可以使用相同的密封结构来进行应力降低，并且还用于抑制电磁辐射在密封的部件的内部与外部之间传播。这样的电磁干扰不仅对于部件承载件与电子外围之间的关系是一种干扰效应，而且对于嵌入在同一部件承载件内的不同部件(例如，实施为半导体芯片)之间的关系也是一种干扰效应。通过采取所描述的措施，可以显著地改善部件承载件的EMI(电磁干扰)特性。
在实施方式中，密封结构的材料被配置用于吸收电磁辐射，特别是射频辐射。这对于涉及频率范围为GHz及以上的信号的高频应用特别有利。
在实施方式中，密封结构的材料包括被配置用于屏蔽电磁辐射的屏蔽颗粒。特别地，颗粒可以选自由下述构成的组：金属颗粒、铁磁颗粒、石墨颗粒、银颗粒和镍颗粒。这样的屏蔽颗粒可以是导电颗粒，或甚至更优选的是磁性颗粒。例如，屏蔽颗粒可以是铁或镍颗粒。已经证明，可以是例如被成形为球体的这些屏蔽颗粒被嵌入密封结构中而不会干扰应力阻尼密封功能。
在实施方式中，密封结构的材料包括其中嵌入了颗粒的基体，特别是聚合物基体。这样的系统可以是双部件系统(即聚合物基体和嵌入式颗粒)，但也可以包括一种或多种添加剂。例如，基体可以被配置用于应力降低，而颗粒可以被配置用于屏蔽电磁辐射和/或用于提供一个或多个附加或可替换的功能(诸如热去除)，或反之亦然。
在实施方式中，该方法包括：对具有虚拟密封结构的虚拟(即，建模但尚未制造的)部件承载件的应力行为进行模拟，并在模拟指示了在配置修改了的情况下应力降低时虚拟地修改虚拟密封结构的配置(特别是材料)。在使具有适当的虚拟密封结构的虚拟部件承载件建模之后，可以制造具有物理密封结构的对应的物理部件承载件。已经证明这样的用于设计密封结构的试错过程是用于改善或甚至优化密封结构的性能的有力工具。同样，理论假设和模型可以允许设计密封结构的适当材料参数。
在实施方式中，该方法包括基于以下标准中的一个或优选地以下标准的组合来配置密封结构：
至少部分地平衡部件的热膨胀系数(例如体积热膨胀系数)的值(特别是在300K下)和至少一个电绝缘层结构的热膨胀系数(例如体积热膨胀系数)的值(特别是在300K下)之间的失配；和
至少部分地平衡部件的杨氏模量的值(特别是在300K下)与至少一个电绝缘层结构的杨氏模量的值之间的失配。具体地，对这两个参数的适当调整的组合可以引起应力的显著降低。
在实施方式中，该方法还包括将下述考虑为用于配置密封结构的标准：至少一个电绝缘层结构的材料的收缩行为，特别是至少一个电绝缘层结构的树脂材料的收缩行为。已经证明树脂收缩(特别是在层叠期间)是部件承载件内部的失真和生成机械应力的重要源。该效应特别地可能在层叠期间发生。如果树脂在部件的硅材料上收缩，则可能生成高应力。如果树脂在部件承载件的其他材料上收缩，则可能发生部件承载件的变形，这可能导致分层、翘曲或弯曲。通过为设计密封结构而考虑树脂收缩，可以进一步增加部件承载件的可靠性。特别地，已经证明当密封结构的材料的杨氏模量足够低时，由于收缩造成的应力的力就较低。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所述的电绝缘层结构和导电层结构的层叠体，特别是通过施加机械压力形成，如果需要的话所述形成过程受热能支持。所述堆叠体可以提供板状部件承载件，该板状部件承载件能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。术语“层结构”可以特别地指公共平面内的连续层、图案化层或多个非连续岛状件。
在实施方式中，部件承载件被成形为板的形式。这有助于紧凑设计，其中，部件承载件仍然为在其上安装部件提供了大的基底。此外，特别是例如作为嵌入式电子部件的裸晶片，得益于其厚度薄，可以方便地嵌入到薄板诸如印刷电路板中。
在实施方式中，部件承载件被配置成由下述构成的组中的一种：印刷电路板和基板(特别地IC基板)。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地指通过将若干导电层结构和若干电绝缘层结构层叠形成的部件承载件(其可以是板状的(即平面的)、三维曲面的(例如当使用3D印刷制造时)或者其可以具有任何其他形状)，上述形成过程例如通过施加压力形成，如果需要的话伴随有热能的供应。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。通过形成穿过层叠体的通孔，例如通过激光钻孔或机械钻孔，并且通过用导电材料(特别是铜)填充所述通孔，由此形成作为通孔连接的过孔，来使各个导电层结构可以以期望的方式连接至彼此。除了可以嵌入在印刷电路板中的一个或多个部件，印刷电路板通常被配置成在板状印刷电路板的一个表面或两个相反表面上容纳一个或多个部件。部件可以通过焊接连接至相应的主表面。PCB的介电部分可以由具有加强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地指与待安装在其上的部件(特别地电子部件)具有大致相同的大小的小型部件承载件。更具体地，基板可以理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，不过具有显著较高密度的横向和/或竖向布置的连接件。横向连接件例如为传导路径，而竖向连接件可以为例如钻孔。这些横向和/或竖向连接件布置在基板内，并且可以用于提供所容置的部件或未容置的部件(诸如裸晶片)特别是IC芯片与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强球体(诸如玻璃球)的树脂构成。
在实施方式中，至少一个电绝缘层结构包括由以下构成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸料材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。还可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网、纤维或球体。虽然预浸料或FR4通常是优选的，但也可以使用其它材料。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中作为电绝缘层结构实现。
在实施方式中，至少一个导电层结构包括由铜、铝、镍、银、金、钯以及钨构成的组中的至少一种。尽管铜通常是优选的，但是其它材料或它们的涂覆形式也是可能的，尤其是涂覆有超导材料诸如石墨烯的上述材料。
该至少一个部件可以选自由下述构成的组：不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或另一数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片以及能量收集单元。然而，其他部件可以嵌入在部件承载件中。例如，可以使用磁性元件作为部件。这样的磁性元件可以是永磁性元件(诸如铁磁元件、反铁磁性元件或铁磁性元件，例如铁氧体芯)，或者可以是顺磁性元件。然而，部件还可以是另外的部件承载件，例如处于板中板配置。部件可以表面安装在部件承载件上和/或可以嵌入其内部。而且，其他部件特别是那些生成和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件也可以用作部件。
在实施方式中，部件承载件是层叠型部件承载件。在这样的实施方式中，部件承载件是多层结构的复合体，该多层结构通过施加按压力而被堆叠并连接在一起，如果期望的话伴随有热。
附图说明
根据下文将描述的实施方式的实施例，本发明的以上限定的方面和另外的方面变得明显，并且参考这些实施方式的实施例对所述方面进行说明。
图1至图5示出了根据本发明的示例性实施方式的在执行制造部件承载件的方法期间获得的结构的不同截面视图。
图6至图11示出了根据本发明的另一示例性实施方式的在执行制造部件承载件的方法期间获得的结构的不同截面视图。
图12至图15示出了根据本发明的其他示例性实施方式的部件承载件的不同截面视图。
具体实施方式
在附图中的图示是示意性的。在不同的附图中，类似或相同的元件被设置有相同的附图标记。
在参考附图进一步详细地描述示例性实施方式之前，将概述展开了本发明的示例性实施方式所基于的一些基本考虑。
根据示例性实施方式，设置了通过密封工艺制造的高度可靠的嵌入式部件承载件或封装件。这使得嵌入工艺更容易并且高度可靠。而且，这样的制造架构允许在嵌入工艺的按压循环期间保护嵌入式零件。此外，由于树脂和/或粘合剂收缩，可以使在嵌入式零件内的残余应力降低或甚至最小化。同样，可以使介电材料、粘合剂和一个或多个嵌入式部件之间的CTE(热膨胀系数)失配降低或甚至最小化。此外，本发明的示例性实施方式允许加强配准的准确性。此外，所提供的制造架构使操作者能够将薄部件或零件嵌入部件承载件中。然而，根据本发明的示例性实施方式，同样可以嵌入大部件或零件。此外，可以在相同的堆叠体(例如完全固化的材料的芯)中并且在相同的按压循环的情况下嵌入不同的部件大小。
根据本发明的示例性实施方式，可以执行以下工艺方案：胶或粘合剂可以被印刷在作为导电层结构的导电箔上。此后，可以执行除气工艺。之后，胶可以固化。然后，可以实行组装工艺以将部件放置在粘合剂上。在随后的过程中，可以通过用保护绝缘材料覆盖待嵌入的部件来对该部件进行密封，从而形成密封结构。优选地，保护材料可以具有比部件材料低或甚至显著更低的杨氏模量。此外优选地，保护材料可以是无气泡的。其厚度和形状可以根据部件形状(纵横比)、腔大小和覆盖材料性质来选择。还可以在真空下应用除气工艺。而且，覆盖材料可以被固化。可以切割作为电绝缘层结构的介电材料。可以执行铺叠(lay-up)工艺。此后，可以实行按压工艺以进行层叠。密封材料可以降低在所提及的和/或其他工艺期间发生的应力。
在传统的嵌入工艺期间，待嵌入的部件可能由于在按压循环期间的高应力水平而破损。该应力是由树脂收缩、温度梯度和所施加的压力导致的。如果腔的大小很大而部件很薄，则部件可能会负载有弯曲应力，该弯曲应力可能导致部件失效。
与这样的传统方法形成对照，本发明的示例性实施方式提供了上述的和/或以下的改进中的一个或多个：
将嵌入工艺分成两个单独的过程，即首先密封，然后进行层叠。实际上，收缩效应在粘合剂的体积重要时可以更明显。实际上，保护材料可能已经处于固态，这意味着收缩受限于腔中的自由体积。
所选的用于密封的材料可以被选择成具有相当低的CTE。因此，可以降低按压循环期间的CTE失配。因此，残余应力也可以显著地降低。
用于密封的材料可以被选择成具有相当低的杨氏模量。因此，部件的模量与嵌入的粘合剂的失配较低。于是，界面中的应力集中可以较低。同样，保护层的较低模量允许将能量转换成部件中的应变而非应力。
可以通过密封结构保护嵌入式部件免受所有污染或腐蚀。
密封的部件可以易于嵌入，并且可以提供高机械、热、化学和电可靠性。它们还可以提供容易并且精确的配准和热分配。
根据本发明实施方式的另一方面，部件承载件诸如印刷电路板的嵌入式电子部件相对于电磁失真的屏蔽可以通过涂层来实现，涂层具有构成密封结构的填充有金属的树脂。因此，部件的涂层也可以被表示为密封结构。
当在高频应用方面的操作频率随着电磁电路的复杂性增加而增加时，对应的部件(特别是高频半导体芯片)由于电磁干扰(EMI)而变得对失真更加敏感。还可以是同一部件承载件的嵌入式电子部件诸如半导体芯片也可能以不希望的方式进行干扰。为了克服对应的缺点，本发明的示例性实施方式提供了在部件与部件承载件内部和外部的电子外围之间的屏蔽电磁辐射的密封结构。通过将密封结构直接布置在部件上，高的局部屏蔽是有可能的，这允许以少作用(特别是以少量材料)和高效率来实现屏蔽(由于紧密的空间邻近度，可以有效地抑制杂散场)。
因此，本发明的示例性实施方式提供了一种具有嵌入式电子部件的印刷电路板，该嵌入式电子部件由屏蔽密封结构覆盖，以便改善电磁辐射发射和吸收性质。这增加了印刷电路板(或任何其他类型的部件承载件，诸如IC基板)的可靠性。这可以通过下述来实现：将屏蔽密封结构直接布置在生成电磁失真的位置处，即布置在一个或多个部件的直接周围处。这样的部件例如可以是可以以高度有利的方式设置有这样的屏蔽的微处理器。
因此，可以改善同一部件承载件的不同部件之间的电磁干扰特性，以及嵌入式部件和电子外围之间的电磁干扰特性。例如，对应地配置的密封结构可以是基于环氧树脂的、具有金属填料的涂覆膜。实验表明，颗粒材料诸如石墨、银和镍在聚合物基底中在吸收电磁辐射方面具有特别高的效率。
附加地或可替换地，对聚合物基体中的屏蔽结构的厚度的控制和/或铁磁填充颗粒的量的适应是用于改善或优化电磁辐射屏蔽功能的适当设计参数。
图1至图5示出了根据本发明的示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的不同的截面视图。
图1示出了作为导电层结构104的铜箔，在该导电层结构上分配、印刷、沉积或以其他方式施加了液态粘合剂131，例如环氧基粘合剂。
图2示出了在使粘合剂131固化之后，通过将电子部件108(诸如半导体芯片)附接到粘合剂131上或浸入到该粘合剂中来将该电子部件附接到图1中所示的结构。由图2可知，电子部件108的焊盘133向下定向，该焊盘也被表示为电子部件108的面朝下的配置。然而，面朝上的布置结构也是可以的，在面朝上的布置结构中焊盘133布置在电子部件108的、与导电层结构104相反的(根据图2，上部)主表面上。此外，焊盘133还可以被预见为位于电子部件108的两个相反的主表面上。
参考图3，然后通过形成具有基本上倒U形的帽或盖的密封结构110使部件108关于稍后添加(对照图4)的电绝缘层结构106的材料是密封的。密封结构110的材料可以以液相或粘性相施加，以便结合粘合剂131气密地包封电子芯片108。有利地，密封结构110可以被配置成降低部件108与随后连接的电绝缘层结构106之间的应力。
为了正确地配置密封结构110，还可以在实际制造部件承载件100之前对具有密封结构110的部件承载件100的应力行为进行模拟或建模。在下述情况下时可以修改密封结构110的材料配置(实际上，即在模拟的框架中，或在物理上，即在制造期间使用修改的材料)，所述情况即模拟指示在密封结构110的所修改的材料配置下，应力降低。
可以应用以下设计或选择标准中的一个或多个来配置密封结构110的材料、形状、体积和/或位置：
平衡下述两方面之间的失配：所述两方面中的一方面为部件108的热膨胀系数(CTE)的值，并且所述两方面中的另一方面为导电层结构104和/或电绝缘层结构106的热膨胀系数的值；
平衡下述两方面之间的失配：所述两方面中的一方面为部件108的杨氏模量的值，并且所述两方面中的另一方面为导电层结构104和/或电绝缘层结构106的杨氏模量的值；
考虑电绝缘层结构106的树脂材料和/或粘合剂131的材料的收缩行为。
然而，附加地或可替换地，设计密封结构110还可以考虑一个或多个其他设计参数。
根据使用一个或多个上述考虑或标准的这样的选择或设计，如图3中所示，例如通过分配、印刷或以其他方式施加密封结构110，以覆盖部件108、粘合剂131和导电层结构104。执行该覆盖，使得部件108和电绝缘层结构106之间的任何直接接触都被禁用或变得不可能，并且部件108被保护在盖状密封结构110内。
参考图4，此后由密封结构110覆盖的电子部件108可以嵌入堆叠体102内。堆叠体102由下述构成：上述的底侧导电层结构104、上述的一个或多个电绝缘层结构106(例如包括下述或由下述构成：树脂，诸如环氧树脂，其中嵌入有增强颗粒，例如玻璃纤维)，以及在顶部的另外的导电层结构104(诸如另外的铜箔)。例如，电绝缘层结构106可以包括完全固化材料(例如由FR4制成)的凹陷芯167(参见腔或凹部137)和至少部分未固化材料(例如预浸料)的连续层169。堆叠体102的所述互连可以通过层叠来实现，即施加压力，如果需要的话伴随有热。由于该层叠过程，密封结构110的材料不仅覆盖部件108的一部分，而且现在还与电绝缘层结构106的一部分直接接触，因此起到在其间的间隔件的作用。因此，密封结构110可以形成材料分离界面，并且可以夹在部件108和电绝缘层结构106之间。
在嵌入电子部件108的这样的互连过程期间，一个或多个电绝缘层结构106和一个或多个导电层结构104可以横向放置和/或位于图3中所示的布置结构的顶部上和/或底部上。电绝缘层结构106中的一个或多个可以具有凹部137或通孔，该凹部或通孔可以通过切去相应的电绝缘层结构106的对应预成型件的一部分来形成。具有密封结构110的部件108被嵌入凹部137中。在所示的实施方式中，电绝缘层结构106中的一个(参见附图标记169)包括部分未固化的介电材料，诸如预浸料。因此，施加升高的压力和/或升高的温度可以导致该至少部分未固化的材料熔化，接着在释放所施加的高的压力和/或高的温度时进行不可逆的硬化。特别地，一个或多个电绝缘层结构106的“至少部分未固化的材料”可以包括B阶材料和/或A阶材料或由B阶材料和/或A阶材料构成。在所述的层叠过程期间，至少部分未固化的材料重新熔化并流入在其环境中的间隙。因此，在层叠期间，也可以用一个或多个电绝缘层结构106的树脂139填充凹部137。在图4中示出了凹部137，并且在图5中示出了已经流入之前的凹部137中的树脂139。
传统上，可流动树脂139可以在层叠过程期间与实施为半导体芯片的电子部件110接触。由于下述两方面具有非常不同的物理性质(特别是在杨氏模量、热膨胀系数等方面)，所以树脂139与半导体材料的直接接触可能在部件承载件100的制造期间、运行期间和热循环期间对部件108造成显著的应力：所述两方面中的一方面为电绝缘层结构106的这样的树脂材料，并且所述两方面中的另一方面为电子部件108的半导体材料。由于设置了根据本发明的所描述的实施方式的密封结构110，所以可以安全地防止树脂和半导体材料之间的这样的直接接触，可以降低应力并且可以提高电子部件100的可靠性。
图5示出了根据本发明的示例性实施方式的作为所描述的制造工艺的结果而获得的部件承载件100，该部件承载件在此实施为印刷电路板(PCB)。部件承载件100包括：导电层结构104和电绝缘层结构106的互连堆叠体102；半导体部件108，该半导体部件嵌入堆叠体102中并且布置在粘合剂131上；以及密封结构110，该密封结构关于电绝缘层结构106的树脂139对部件108和粘合剂131进行密封。
如上所述，密封结构110被配置用于降低部件108与堆叠体102之间的应力，更确切地说与电绝缘层结构106之间的应力，甚至更精确地与其树脂139之间的应力。这样的应力可以特别地在嵌入工艺期间(对照图4和图5)、在激光处理期间(例如，在形成导电互连143方面用于形成激光过孔，对照图11)、在使易于制造的部件承载件100运行期间(其中可能发生热循环，并且其中欧姆热可以由部件108消散)作用在部件108上。
典型地，部件108的硅材料可以具有为几个ppm/K的小的热膨胀系数的值。与此形成对照，电绝缘层结构106的树脂139可以具有特别是在高温下大于100ppm/K的显著更高的热膨胀系数的值。同时，部件108的硅材料的杨氏模量可以非常高，例如显著地在100GPa以上。与此形成对照，PCB型电绝缘层结构106的树脂139的杨氏模量可以非常小，例如约1GPa。鉴于这些差异，部件108的硅材料与电绝缘层结构106的树脂139之间的直接接触可能引起显著的应力。简言之，相较于PCB堆叠体102的树脂139，部件108的硅材料可以具有低约两个数量级的CTE和高约两个数量级的杨氏模量。类似的考虑适用于部件108的其他半导体或金属材料。由于电绝缘层结构106(例如预浸料或FR4)的增强颗粒(诸如玻璃纤维)在层叠期间不会再熔化，并因此不(至少在很大程度上不)与部件108接触(在没有密封结构110的情况下)，树脂139在应力方面的问题通常比增强颗粒的问题更明显。
如所描述的并且为了降低这样的应力，密封结构110被布置成在层叠期间关于部件108的半导体(特别是硅)材料屏蔽电绝缘层结构106的树脂139。当将密封结构110的杨氏模量的值选择成在电绝缘层结构106的树脂材料的杨氏模量的值与部件108的硅材料的杨氏模量的值之间时，可以获得显著的应力降低。此外，可以执行材料选择，使得密封结构110的热膨胀系数(CTE)的值在电绝缘层结构106的树脂139的热膨胀系数的值与部件108的硅材料的热膨胀系数的值之间。
优选地，密封结构110的材料具有在5ppm/K至30ppm/K之间的热膨胀系数的值，例如10ppm/K。密封结构110的材料的杨氏模量的值优选地在5GPa至50GPa之间的范围内，例如10GPa。密封结构110的材料的热膨胀系数的值可以优选地在下述两者的平均值的约±10％的范围内：所述两者中的一者为部件108的材料的热膨胀系数的值，且所述两者中的另一者为电绝缘层结构106的材料的热膨胀系数的值。在优选实施方式中，密封结构110的杨氏模量的值比部件108的材料的杨氏模量的值与电绝缘层结构106的材料的杨氏模量的值的平均值低。非常优选地，密封结构110的杨氏模量的值在下述两者的总和的30％至45％之间的范围内：所述两者中的一者为部件108的材料的杨氏模量的值，且所述两者中的另一者为电绝缘层结构106的材料的杨氏模量的值。
在树脂139再凝固之后，获得根据图5的互连的部件承载件100。在如上所述的层叠过程期间，传统上可能的是，至少部分未固化的电绝缘层结构106的树脂材料也朝向部件108流动并且可能使其功能劣化。然而，当施加密封结构110时，可以安全地防止这样的树脂朝向嵌入式部件108的敏感硅材料的流动。
而且，密封结构110的材料可以降低在制造期间和运行期间作用在部件承载件100的各种构成部分上的热应力。特别地，它可以具有介于在其内部和外部的结构之间的中间的热膨胀系数的值。这降低了由于部件承载件100的各种构成部分的不同热膨胀引起的热应力。同时，密封结构110的材料也可以足够柔软，以便能够被压缩来平衡部件承载件100的内部中的机械张力。这降低了作用在部件承载件100的内部中的应力，并因此降低了层结构104、106分层的风险以及嵌入式部件108劣化或损坏的风险。
图6至图11示出了根据本发明的另一示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的不同截面视图。根据图6至图11的实施方式为密封结构110使用了类似材料，但附加地在密封结构110中添加填料颗粒112，作为附加功能，填料颗粒屏蔽了在待嵌入的部件108(当实施为高频半导体芯片时)的内部和外部之间传播的电磁辐射。
如从图6可知，铜箔被设置为导电层结构104。可替换地，该铜箔可以用例如由铝制成的另一承载件箔代替。
如从图7可知，粘合剂贮物(depot)作为粘合剂131施加在导电层结构104的部件安装位置上。这样的粘合剂131可以是可以通过丝网印刷、分配等进行施加的热固化的环氧粘合剂。
通过拾取和放置过程，然后可以将作为部件108的电子芯片安装在粘合剂131上，如图8中所示。优选地，该部件的焊盘133面朝导电层结构104。随后，粘合剂131可以热固化。
接下来，如图9中所示，将由如参考图1至图5描述的但附加地包括金属填充颗粒112的材料制成的密封结构110施加到部件108上。这可以通过喷涂、印刷或分配来完成。如从细节141可知，金属颗粒112嵌入在聚合物基体114中。金属颗粒112(例如由铁磁材料制成)被配置用于抑制射频辐射在部件108和密封结构110的外部之间传播。更具体地，密封结构110的颗粒112被配置用于吸收射频辐射。因此，颗粒112防止或至少抑制电磁辐射从嵌入式部件108传播到部件承载件100的外部、从部件承载件100的外部传播到嵌入式部件108、以及可选地在同一部件承载件100的不同的嵌入式部件108之间传播。这增加了部件承载件100的电可靠性，并使部件承载件特别适合于高频应用。优选地，可以选择聚合物基体114的材料以提供上述的应力降低。可以选择颗粒112的材料以提供EMI(电磁干扰)屏蔽功能。这允许用户具体地设计所制造的部件承载件100的应力降低性质(通过对应地调整基体114的材料)和EMI屏蔽性质(通过对应地调整颗粒112的材料)。
如从图10可知，根据图9的结构然后被嵌入导电层结构104和电绝缘层结构106的堆叠体102中。由此，所示的布置结构互连以形成一体式本体。
图11示出了如何实现嵌入式电子部件108与部件承载件100的外部之间的电连接。为此目的，嵌入式电子部件108的焊盘133例如通过(优选为激光)钻孔从而形成(例如激光)过孔而露出。随后，可以在过孔(起访问孔的作用)中沉积或镀(例如化学镀或电镀)铜以形成导电互连143。
图12至图14示出了根据本发明的其他示例性实施方式的部件承载件100的不同的截面视图。应当理解，通过上面参考图1至图5和图6至图11描述的实施方式获得的几何结构仅是示例性的。为此目的，图12、图13和图14示出了可以以类似方式获得的其他实施方式。根据图12，电子部件108被密封结构110的材料气密密封并因此在周向上完全与密封结构的材料接触。根据图13，电子部件108的下主表面露出，使得部件108的焊盘133形成部件承载件100的外部表面的一部分。图14示出了具有嵌入式电子部件108的部件承载件100，该嵌入式电子部件在其两个相反的主表面处具有导电和/或导热触点(参见附图标记104)。
图15的实施方式示出了处于下述配置的部件承载件100：在该配置中都发射电磁辐射149的两个部件108被嵌入在堆叠体102中。然而，由于它们至少部分地被密封结构110包围，所以不仅它们被布置成具有低机械应力和温度稳固，而且在这些部件108之间以及在部件108与部件承载件100周围的电子外围之间的电磁辐射149的传播也被强烈地抑制。因此，可以获得在应力降低和EMI保护方面都高度可靠的部件承载件100。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一个”不排除多个。同样，结合不同实施方式描述的元件可以组合。
还应注意的是，权利要求中的附图标记不应理解为限制权利要求的范围。
本发明的实现不限于附图中所示的和上述的优选实施方式。相反，即使是在基础不同的实施方式的情况下，也可以有使用所示的方案并根据本发明的原理进行的多种变型。

Claims (18)

1.一种部件承载件(100)，所述部件承载件(100)包括：
堆叠体(102)，所述堆叠体包括至少一个导电层结构(104)和至少一个电绝缘层结构(106)；
部件(108)，所述部件嵌入所述堆叠体(102)的所述至少一个电绝缘层结构(106)中并且所述部件包括相反的两个主表面；
密封结构(110)，所述密封结构关于所述堆叠体(102)的材料对所述部件(108)的至少一部分进行密封，其中，所述密封结构(110)被配置用于降低所述部件(108)与所述堆叠体(102)之间的应力，
其中，所述密封结构(110)的热膨胀系数的值在所述至少一个电绝缘层结构(106)的树脂材料的热膨胀系数的值与所述部件(108)的半导体材料的热膨胀系数的值之间，
其中，所述密封结构(110)的材料具有的热膨胀系数的值在5ppm/K至40ppm/K之间的范围内，以及
其中，所述至少一个导电层结构(104)直接接触所述部件(108)的相反的所述两个主表面中的至少一个主表面。
2.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)被配置用于降低在嵌入所述部件(108)期间和/或在激光处理所述部件承载件(100)期间和/或在使所述部件承载件(100)运行期间产生的应力。
3.根据权利要求1或2所述的部件承载件(100)，其中，所述密封结构(110)被布置成关于所述部件(108)屏蔽所述至少一个电绝缘层结构(106)的树脂材料。
4.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)被布置成关于半导体屏蔽所述至少一个电绝缘层结构(106)的材料。
5.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)的杨氏模量的值在所述至少一个电绝缘层结构(106)的树脂材料的杨氏模量的值与所述部件(108)的半导体材料的杨氏模量的值之间。
6.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)的材料包括具有填料颗粒的树脂，所述填料颗粒包括铜、陶瓷和玻璃中的至少一种。
7.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)的材料的杨氏模量的值在5GPa至500GPa之间的范围内。
8.根据权利要求1所述的部件承载件(100)，包括下述特征中的至少一个：
其中，所述密封结构(110)的材料的热膨胀系数的值在下述两者的平均值的±30％的范围内：所述两者中的一者为所述部件(108)的材料的热膨胀系数的值，所述两者中的另一者为所述至少一个电绝缘层结构(106)的材料的热膨胀系数的值；
其中，所述密封结构(110)的杨氏模量的值比所述部件(108)的材料的杨氏模量的值和所述至少一个电绝缘层结构(106)的材料的杨氏模量的值两者的平均值低；
其中，所述密封结构(110)的材料被配置用于使在所述部件承载件(100)内生成的热消散；
其中，所述密封结构(110)的材料直接接触所述部件(108)的至少一部分并且直接接触所述至少一个电绝缘层结构(106)的至少一部分；
其中，所述密封结构(110)的材料被配置用于在所述部件(108)与所述密封结构(110)的外部之间屏蔽电磁辐射；
其中，所述密封结构(110)的材料被配置用于吸收电磁辐射。
9.根据权利要求1所述的部件承载件(100)，其中，所述密封结构(110)的材料包括被配置用于屏蔽电磁辐射的屏蔽颗粒(112)。
10.根据权利要求9所述的部件承载件(100)，包括下述特征中的至少一个：
其中，所述屏蔽颗粒(112)选自由下述构成的组：金属颗粒、铁磁颗粒、石墨颗粒；
其中，所述密封结构(110)的材料包括其中嵌入有所述屏蔽颗粒(112)的基体(114)。
11.根据权利要求9所述的部件承载件(100)，其中，所述屏蔽颗粒(112)选自由下述构成的组：银颗粒、镍颗粒。
12.根据权利要求1所述的部件承载件(100)，包括下述特征中的至少一个：
其中，所述部件(108)选自由下述构成的组：不导电嵌体和/或导电嵌体、热传递单元、能量收集单元、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、电容器、电阻器、电感、累加器、开关、相机、天线、磁性元件、另外的部件承载件以及逻辑芯片；
其中，所述至少一个导电层结构(104)包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任一种涂覆有超导材料；
其中，所述至少一个电绝缘层结构(106)包括由以下构成的组中的至少一种：树脂；玻璃；预浸料材料；液晶聚合物；环氧基积层膜；陶瓷以及金属氧化物；
其中，所述部件承载件(100)被成形为板的形式；以及
所述部件承载件(100)被配置为层叠型部件承载件(100)。
13.根据权利要求1所述的部件承载件(100)，其中，所述至少一个电绝缘层结构(106)包括由以下构成的组中的至少一种：氰酸酯、聚亚苯基衍生物、聚酰亚胺、聚酰胺、聚四氟乙烯。
14.根据权利要求1所述的部件承载件(100)，其中，所述至少一个电绝缘层结构(106)包括由以下构成的组中的至少一种：FR-4、FR-5。
15.根据权利要求1所述的部件承载件(100)，其中，所述部件承载件(100)被配置成印刷电路板。
16.根据权利要求1所述的部件承载件(100)，其中，所述部件承载件(100)被配置成基板。
17.一种制造部件承载件(100)的方法，所述方法包括：
将部件(108)嵌入堆叠体(102)的至少一个电绝缘层结构(106)中，所述堆叠体包括至少一个导电层结构(104)和所述至少一个电绝缘层结构(106)，所述部件(108)包括相反的两个主表面；
通过密封结构(110)关于所述堆叠体(102)的材料对所述部件(108)的至少一部分进行密封；
将所述密封结构(110)配置成降低所述部件(108)与所述堆叠体(102)之间的应力，
其中，所述密封结构(110)的热膨胀系数的值在所述至少一个电绝缘层结构(106)的树脂材料的热膨胀系数的值与所述部件(108)的半导体材料的热膨胀系数的值之间，
其中，所述密封结构(110)的材料具有的热膨胀系数的值在5ppm/K至40ppm/K之间的范围内，以及
其中，所述至少一个导电层结构(104)直接接触所述部件(108)的相反的所述两个主表面中的至少一个主表面。
18.根据权利要求17所述的方法，包括下述特征中的至少一个：
其中，所述方法包括：对具有所述密封结构(110)的所述部件承载件(100)的应力行为进行模拟，并且在下述情况下时修改所述密封结构(110)的配置，所述情况即所述模拟指示在所述密封结构(110)的所修改的配置下，应力降低；
其中，所述方法包括基于下述标准中的一个或其组合来配置所述密封结构(110)，所述标准即：至少部分地平衡所述部件(108)的热膨胀系数的值与所述至少一个电绝缘层结构(106)的热膨胀系数的值之间的失配，以及至少部分地平衡所述部件(108)的杨氏模量的值与所述至少一个电绝缘层结构(106)的杨氏模量的值之间的失配；
其中，所述方法还包括考虑下述项作为用于配置所述密封结构(110)的标准：所述至少一个电绝缘层结构(106)的材料的收缩行为。
CN201811318327.8A 2017-11-08 2018-11-07 部件承载件及其制造方法 Active CN109757025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17200694.2A EP3483929B1 (en) 2017-11-08 2017-11-08 Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
EP17200694.2 2017-11-08

Publications (2)

Publication Number Publication Date
CN109757025A CN109757025A (zh) 2019-05-14
CN109757025B true CN109757025B (zh) 2022-08-30

Family

ID=60293838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811318327.8A Active CN109757025B (zh) 2017-11-08 2018-11-07 部件承载件及其制造方法

Country Status (3)

Country Link
US (1) US11081416B2 (zh)
EP (1) EP3483929B1 (zh)
CN (1) CN109757025B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN112351571B (zh) * 2019-08-06 2022-08-16 奥特斯(中国)有限公司 半柔性部件承载件及其制造方法
CN112349676B (zh) 2019-08-06 2022-04-05 奥特斯奥地利科技与系统技术有限公司 半柔性的部件承载件及其制造方法
US12127338B2 (en) * 2019-08-06 2024-10-22 AT&S(China) Co. Ltd. Semi-flex component carrier with dielectric material surrounding an embedded component and having locally reduced young modulus
US11562969B2 (en) * 2019-09-12 2023-01-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including reinforced structure
CN112702840B (zh) 2019-10-23 2023-10-27 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN113163572A (zh) * 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
EP3930428A1 (en) * 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution
EP3930429A1 (en) * 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component connected in cavity by anchored first and second polymers
US20230335509A1 (en) * 2022-04-14 2023-10-19 Texas Instruments Incorporated Power module package with magnetic mold compound
EP4383121A1 (en) 2022-12-05 2024-06-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Controlling and minimizing warpage of printed circuit boards, such as asymmetric embedded component pcbs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN102971841A (zh) * 2010-07-06 2013-03-13 原子能和代替能源委员会 在柔性基板中组装芯片的方法
CN103380496A (zh) * 2010-10-06 2013-10-30 查尔斯.斯塔克.德雷珀实验室公司 中介层、电子模块及其形成方法
CN106233462A (zh) * 2014-04-14 2016-12-14 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145696A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
CA2192076C (en) * 1995-04-13 2000-01-18 Masao Gogami Ic card and ic module
US6094138A (en) * 1998-02-27 2000-07-25 Motorola, Inc. Integrated circuit assembly and method of assembly
WO2004053984A1 (ja) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法
US7759167B2 (en) 2005-11-23 2010-07-20 Imec Method for embedding dies
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
US9155188B2 (en) 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US10109592B2 (en) * 2013-11-26 2018-10-23 Infineon Technologies Ag Semiconductor chip with electrically conducting layer
KR102016407B1 (ko) * 2015-06-18 2019-09-02 후지필름 가부시키가이샤 적층 필름
US10643953B2 (en) * 2015-11-30 2020-05-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component packaged in component carrier serving as shielding cage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN102971841A (zh) * 2010-07-06 2013-03-13 原子能和代替能源委员会 在柔性基板中组装芯片的方法
CN103380496A (zh) * 2010-10-06 2013-10-30 查尔斯.斯塔克.德雷珀实验室公司 中介层、电子模块及其形成方法
CN106233462A (zh) * 2014-04-14 2016-12-14 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法

Also Published As

Publication number Publication date
EP3483929B1 (en) 2022-04-20
CN109757025A (zh) 2019-05-14
EP3483929A1 (en) 2019-05-15
US11081416B2 (en) 2021-08-03
US20190139848A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN109757025B (zh) 部件承载件及其制造方法
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
US8314343B2 (en) Multi-layer board incorporating electronic component and method for producing the same
US11574849B2 (en) Package with embedded electronic component being encapsulated in a pressureless way
US11452199B2 (en) Electronic module with single or multiple components partially surrounded by a thermal decoupling gap
US12058810B2 (en) Semi-flex component carrier with dielectric material having high elongation and low young modulus
US20180213647A1 (en) Solid-State Transition Piece Being Transferable Into an Adhesive State for Embedding a Component in a Component Carrier
US10383208B2 (en) Hybrid component carrier and method for manufacturing the same
US11129314B2 (en) Stepped component assembly accommodated within a stepped cavity in component carrier
JP2012089812A (ja) 埋め込み印刷回路基板の製造方法
US11963310B2 (en) Component carrier having component covered with ultra-thin transition layer
US20210045249A1 (en) Semi-Flex Component Carrier With Dielectric Material Surrounding an Embedded Component and Having Locally Reduced Young Modulus
US11410965B2 (en) Electronic device with embedded component carrier
US20230092954A1 (en) Electronic Package with Components Mounted at Two Sides of a Layer Stack
CN112996271A (zh) 制造部件承载件的方法及部件承载件
US11116075B2 (en) Component carrier comprising dielectric structures with different physical properties
CN113130438B (zh) 部件承载件及其制造方法
CN113133178A (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
EP3897080A2 (en) Component carrier and method of manufacturing a component carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant