[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN109546278B - 一种基于硅通孔的三维耦合器及其制备方法 - Google Patents

一种基于硅通孔的三维耦合器及其制备方法 Download PDF

Info

Publication number
CN109546278B
CN109546278B CN201811246791.0A CN201811246791A CN109546278B CN 109546278 B CN109546278 B CN 109546278B CN 201811246791 A CN201811246791 A CN 201811246791A CN 109546278 B CN109546278 B CN 109546278B
Authority
CN
China
Prior art keywords
layer
signal interconnection
column
dielectric layer
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811246791.0A
Other languages
English (en)
Other versions
CN109546278A (zh
Inventor
卢启军
朱樟明
杨银堂
李跃进
丁瑞雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811246791.0A priority Critical patent/CN109546278B/zh
Publication of CN109546278A publication Critical patent/CN109546278A/zh
Application granted granted Critical
Publication of CN109546278B publication Critical patent/CN109546278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开的一种基于硅通孔的三维耦合器及其制备方法，涉及三维集成电路领域，主要通过采用硅通孔三维集成技术及多枝节结构，并结合反应离子腐蚀技术、电化学淀积、等离子体增强化学气相淀积及化学气相淀积法等工艺方法，有效地减小了互连线长度和芯片面积、提高了数据传输带宽和集成度、实现了同时提高集成电路的性能、降低功耗、减小重量和体积的目的，解决了现有技术存在的占用芯片面积大，耦合度、定向性等指标可调空间小，尤其是隔离度难以提高、难以满足集成化要求的缺陷。

Description

一种基于硅通孔的三维耦合器及其制备方法
技术领域
本发明属于三维集成电路领域，具体涉及一种基于硅通孔的三维耦合器及其制备方法。
背景技术
三维集成技术将电路系统功能模块分布在不同的芯片上(可以是不同功能、不同工艺的芯片)，通过低温键合形成三维堆叠。在三维集成电路(3-Dimension IntegratedCircuit，3-D IC)中，上下层模块之间的电学连接通过硅通孔(Through Silicon Via，TSV)实现，它对整个系统性能具有决定性作用。3-D IC具有能够大幅度地降低全局互连长度、提高数据传输带宽、减小芯片面积、提高集成度、实现芯片异质集成的优点，可实现同时提高集成电路的性能、降低功耗、减小重量和体积的目的。
微波耦合器是微波无线通信系统中最基本的无源器件之一，它通过电磁耦合方式实现输入输出功率和相位的分配，主要应用在混频器、平衡放大器、天线阵列的馈电网络等模块中以及微波测试中。3-D IC将多层模块垂直堆叠，上下层模块之间的无线电磁耦合通信、微波信号功率分配以及微波信号相位分配均需要引入更多的耦合器，所以耦合器在3-DIC中的应用将更加广泛。传统的平面微波耦合器不但占用巨大的芯片面积，并且耦合度、定向性等指标可调空间小，尤其是隔离度难以提高。另外，基于低温共烧陶瓷工艺的分立三维微波耦合器难以满足集成化的要求。利用TSV的垂直互连特性，可将耦合器的大部分使用垂直TSV实现，不但可以大幅度减小器件所占的芯片面积，同时还可以有效提高耦合度、隔离度等指标，尤其是和3-D IC工艺可实现良好的兼容。另外，使用TSV技术更容易实现多节耦合器，这对高性能宽频带微波耦合器尤为重要。
发明内容
针对现有技术存在的缺陷，本发明实施例提供了一种基于硅通孔的三维耦合器及其制备方法。
第一方面，本发明实施例提供了一种基于硅通孔的三维耦合器，包括顶层顶部接地层、顶层顶部信号线、顶层顶部介质层、顶层接地柱、顶层顶部信号互连柱、顶层底部接地层、顶层底部介质层、顶层底部信号互连柱、顶层底部屏蔽层、上层硅衬底、上层第一介质层、上层屏蔽层、上层第二介质层、上层信号互连柱、中间层顶部第一介质层、中间层顶部屏蔽层、中间层顶部第一信号互连柱、中间层顶部接地层、中间层顶部第二介质层、中间层顶部第二信号互连柱、中间层顶部接地柱、中间层中部介质层、中间层中部接地柱、中间层信号互连线、中间层底部接地柱、中间层底部第二信号互连柱、中间层底部第二介质层、中间层底部接地层、中间层底部第一介质层、中间层底部屏蔽层、中间层底部第一信号互连柱、下层硅衬底、下层第一介质层、下层屏蔽层、下层第二介质层、下层信号互连柱、底层顶部介质层、底层顶部屏蔽层、底层顶部信号互连柱、底层顶部接地层、底层底部介质层、底层接地柱、底层底部信号互连柱、底层底部接地层、底层底部信号线：
基于硅通孔的三维耦合器从上往下依次为顶层顶部接地层、顶层顶部介质层、顶层底部接地层、顶层底部介质层、上层硅衬底、中间层顶部第一介质层、中间层顶部接地层、中间层顶部第二介质层、中间层中部介质层、中间层底部第二介质层、中间层底部接地层、中间层底部第一介质层、下层硅衬底、底层顶部介质层、底层顶部接地层、底层底部介质层、底层底部接地层；
所述顶层顶部信号线包含前后左右对称的六个枝节，所述顶层顶部信号线与顶层顶部接地层之间的间距处处相等；
所述顶层顶部介质层设有前后左右对称的四个顶层接地柱和两个左右对称的顶层顶部信号互连柱；
所述顶层底部接地层设有左右对称的两个通孔，所述通孔内有顶层顶部介质层和顶层顶部信号互连柱通过；
所述顶层底部介质层设有左右对称的两个呈环形通槽分布的顶层底部屏蔽层，在所述每个顶层底部屏蔽层的内侧设有顶层底部信号互连柱；
所述上层硅衬底设有左右对称的两个呈环形通槽分布的上层屏蔽层，在所述每个上层屏蔽层的内侧设有一个上层信号互连柱，在所述上层屏蔽层与所述上层硅衬底之间设有上层第一介质层，在所述上层屏蔽层与上层信号互连柱之间设有上层第二介质层；
所述中间层顶部第一介质层设有左右对称的两个呈环形通槽分布的中间层顶部屏蔽层，在所述每个中间层顶部屏蔽层的内侧设有中间层顶部第一信号互连柱；
所述中间层顶部接地层设有左右对称的两个通孔，所述通孔内有中间层顶部第二介质层和中间层顶部第二信号互连柱通过；
所述中间层顶部第二介质层设有前后左右对称的四个中间层顶部接地柱和左右对称的两个中间层顶部第二信号互连柱；
所述中间层中部介质层设有前后左右对称的四个中间层中部接地柱和左右对称的两根中间层信号互连线；
所述中间层底部第二介质层设有前后左右对称的四个中间层底部接地柱和左右对称的两个中间层底部第二信号互连柱；
所述中间层底部接地层设有左右对称的两个通孔，所述通孔内有中间层底部第二介质层和中间层底部第二信号互连柱通过；
所述中间层底部第一介质层设有左右对称的两个呈环形通槽分布的中间层底部屏蔽层，在所述每个中间层底部屏蔽层的内侧设有中间层底部第一信号互连柱；
所述下层硅衬底设有左右对称的两个呈环形通槽分布的下层屏蔽层，在所述每个下层屏蔽层的内侧设有一个下层信号互连柱，在所述下层屏蔽层与所述下层硅衬底之间设有下层第一介质层，在所述下层屏蔽层与下层信号互连柱之间设有下层第二介质层；
所述底层顶部介质层设有左右对称的两个呈环形通槽分布的底层顶部屏蔽层，在所述每个底层顶部屏蔽层的内侧设有底层顶部信号互连柱；
所述底层顶部接地层设有左右对称的两个通孔，所述通孔内有底层底部介质层和底层底部信号互连柱通过；
所述底层底部介质层设有前后左右对称的四个底层接地柱和左右对称的两个底层底部信号互连柱；
所述底层底部信号线包含前后左右对称的六个枝节，所述底层底部信号线与底层底部接地层之间的间距处处相等；
所述顶层顶部信号线、顶层顶部信号互连柱、顶层底部信号互连柱、上层信号互连柱、中间层顶部第一信号互连柱、中间层顶部第二信号互连柱、中间层信号互连线、中间层底部第二信号互连柱、中间层底部第一信号互连柱、下层信号互连柱、底层顶部信号互连柱、底层底部信号互连柱、底层底部信号线依次相连；
所述顶层顶部接地层、顶层接地柱、顶层底部接地层、顶层底部屏蔽层、上层屏蔽层、中间层顶部屏蔽层、中间层顶部接地层、中间层顶部接地柱、中间层中部接地柱、中间层底部接地柱、中间层底部接地层、中间层底部屏蔽层、下层屏蔽层、底层顶部屏蔽层、底层顶部接地层、底层接地柱、底层底部接地层依次相连；
所述顶层底部介质层、上层第一介质层、中间层顶部第一介质层依次相连；
所述中间层底部第一介质层、下层第一介质层、底层顶部介质层依次相连。
进一步地，所述顶层底部接地层通孔、顶层底部屏蔽层、上层屏蔽层、中间层顶部屏蔽层、中间层顶部接地层通孔、中间层底部接地层通孔、中间层底部屏蔽层、下层屏蔽层、底层顶部屏蔽层、底层顶部接地层通孔中心处于同一条直线上。
进一步地，所述顶层顶部信号互连柱、顶层底部信号互连柱、上层信号互连柱、中间层顶部第一信号互连柱、中间层顶部第二信号互连柱、中间层底部第二信号互连柱、中间层底部第一信号互连柱、下层信号互连柱、底层顶部信号互连柱、底层底部信号互连柱中心处于同一条直线上。
进一步地，所述的一种基于硅通孔的三维耦合器上下关于中间层中部介质层对称。
进一步地，所述顶层顶部信号线、顶层顶部接地层、顶层底部接地层、中间层顶部接地层、中间层信号互连线、中间层底部接地层、底层顶部接地层、底层底部信号线、底层底部接地层采用铜材料。
进一步地，所述顶层接地柱、顶层顶部信号互连柱、顶层底部信号互连柱、顶层底部屏蔽层、上层屏蔽层、上层信号互连柱、中间层顶部屏蔽线层、中间层顶部第一信号互连柱、中间层顶部第二信号互连柱、中间层顶部接地柱、中间层中部接地柱、中间层底部第二信号互连柱、中间层底部第一信号互连柱、中间层底部接地柱、中间层底部屏蔽层、下层屏蔽层、下层信号互连柱、底层顶部屏蔽层、底层顶部信号互连柱、底层底部信号互连柱、底层接地柱采用铜、钨或者多晶硅材料。
进一步地，所述顶层顶部介质层、所述顶层底部介质层、所述上层第一介质层、所述中间层顶部第一介质层、所述中间层顶部第二介质层、所述中间层中部介质层、所述中间层底部第二介质层、所述中间层底部第一介质层、所述下层第一介质层、所述底层顶部介质层、所述底层底部介质层采用二氧化硅或者氮化硅材料。
第二方面，本发明实施例提供了一种基于硅通孔的三维耦合器的制备方法，包括以下步骤：
(1)利用反应离子腐蚀技术，在下层硅衬底上刻蚀出环形盲槽；
(2)在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备下层第一介质层；
(3)在所述下层第一介质层表面上，通过电化学淀积或化学气相淀积法制备下层屏蔽层并对所述下层屏蔽层进行化学机械抛光；
(4)在所述下层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
(5)在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备介质层；
(6)在所述介质层表面上，通过电化学淀积或化学气相淀积法制备下层信号互连柱并对所述下层信号互连柱进行化学机械抛光；
(7)在所述下层信号互连柱和所述下层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉下层第一介质层、下层硅衬底以及所述介质层形成环形盲槽；
(8)在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备下层第二介质层并对所述下层第二介质层进行化学机械抛光；
(9)在所述化学机械抛光表面上，通过化学气相淀积法制备底层顶部介质层；
(10)在所述底层顶部介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔，直至下层屏蔽层和下层信号互连柱完全露出为止；
(11)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层顶部屏蔽层和底层顶部信号互连柱并对所述底层顶部屏蔽层和所述底层顶部信号互连柱进行化学机械抛光；
(12)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的底层顶部接地层；
(13)在所述底层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备底层底部介质层；
(14)在所述底层底部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至底层顶部接地层和底层顶部信号互连柱完全露出为止；
(15)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层接地柱和底层底部信号互连柱并对所述底层接地柱和所述底层底部信号互连柱进行化学机械抛光；
(16)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备底层底部信号线和底层底部接地层；
(17)将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出下层屏蔽层和下层信号互连柱为止；
(18)在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
(19)在所述去除表层损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第一介质层；
(20)在所述中间层底部第一介质层表面上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至下层屏蔽层和下层信号互连柱完全露出为止；
(21)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部屏蔽层和中间层底部第一信号互连柱并对所述中间层底部屏蔽层和所述中间层底部第一信号互连柱进行化学机械抛光；
(22)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层底部接地层；
(23)在所述中间层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第二介质层；
(24)在所述中间层底部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层底部接地层和中间层底部第一信号互连柱完全露出为止；
(25)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部接地柱和中间层底部第二信号互连柱并对所述中间层底部接地柱和中间层底部第二信号互连柱进行化学机械抛光；
(26)在所述化学机械抛光表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层中部介质层；
(27)在所述中间层中部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔和矩形盲槽，直至中间层底部接地柱和中间层底部第二信号互连柱完全露出为止；
(28)在所述圆柱形盲孔和矩形盲槽内表面上，通过电化学淀积或化学气相淀积法制备中间层中部接地柱和中间层信号互连线并对所述中间层中部接地柱和所述中间层信号互连线进行化学机械抛光，形成第一化学机械抛光表面；
(29)利用反应离子腐蚀技术，在上层硅衬底上刻蚀出环形盲槽；
(30)在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备上层第一介质层；
(31)在所述上层第一介质层表面上，通过电化学淀积或化学气相淀积法制备上层屏蔽层并对所述上层屏蔽层进行化学机械抛光；
(32)在所述上层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
(33)在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备介质层；
(34)在所述介质层表面上，通过电化学淀积或化学气相淀积法制备上层信号互连柱并对所述上层信号互连柱进行化学机械抛光；
(35)在所述上层信号互连柱和所述上层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉上层第一介质层、上层硅衬底以及所述介质层形成环形盲槽；
(36)在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备上层第二介质层并对所述上层第二介质层进行化学机械抛光；
(37)在所述化学机械抛光表面上，通过化学气相淀积法制备顶层底部介质层；
(38)在所述顶层底部介质层上，利用反应离子腐蚀技术同时刻出蚀环形盲槽和圆柱形盲孔，直至上层屏蔽层和上层信号互连柱完全露出为止；
(39)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层底部屏蔽层和顶层底部信号互连柱并对所述顶层底部屏蔽层和所述顶层底部信号互连柱进行化学机械抛光；
(40)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的顶层底部接地层；
(41)在所述顶层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积制备顶层顶部介质层；
(42)在所述顶层顶部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至顶层底部接地层和顶层底部信号互连柱完全露出为止；
(43)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层接地柱和顶层顶部信号互连柱并对所述顶层接地柱和所述顶层顶部信号互连柱进行化学机械抛光；
(44)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备顶层顶部信号线和顶层顶部接地层；
(45)将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出上层屏蔽层和上层信号互连柱为止；
(46)在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
(47)在所述去除表层损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第一介质层；
(48)在所述中间层顶部第一介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至上层屏蔽层和上层信号互连柱完全露出为止；
(49)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部屏蔽层和中间层顶部第一信号互连柱并对所述中间层顶部屏蔽层和所述中间层顶部第一信号互连柱进行化学机械抛光；
(50)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层顶部接地层；
(51)在所述中间层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第二介质层；
(52)在所述中间层顶部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层顶部接地层和中间层顶部第一信号互连柱完全露出为止；
(53)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部接地柱和中间层顶部第二信号互连柱并对所述中间层顶部接地柱和中间层顶部第二信号互连柱进行化学机械抛光，形成第二化学机械抛光表面；
(54)将所述第一化学机械抛光表面及所述第二化学机械抛光表面通过介质键合和金属键合的方法面对面键合。
本发明实施例提供的一种硅通孔三维耦合器及其制备方法具有以下有益效果：
(1)本发明基于硅通孔技术，容易实现三维集成化；
(2)本发明采用三维和多枝节，紧凑、占用面积小；
(3)本发明将信号线和硅衬底通过接地层和屏蔽层隔开，传输损耗小；
(4)本发明垂直信号线部分属于封闭，对周围其他硅通孔的电磁特性影响小，可简化电磁隔离设计，提高芯片面积的利用率以及三维集成电路的整体性能。
附图说明
图1a为本发明实施例公开的一种基于硅通孔的三维耦合器的侧视图；
图1b为本发明实施例公开的一种基于硅通孔的三维耦合器的俯视图；
图2a～26a为本发明实施例公开的基于硅通孔的三维耦合器的制备方法的工艺流程示意图；
图2b～26b为本发明实施例公开的基于硅通孔的三维耦合器的制备方法的工艺流程示意图。
附图标记说明：
101-顶层底部介质层 102-顶层底部屏蔽层
103-顶层底部信号互连柱 104-顶层底部接地层
105-顶层顶部介质层 106-顶层顶部信号互连柱
107-顶层接地柱 108-顶层顶部接地层
109-顶层顶部信号线 201-上层硅衬底
202-上层第一介质层 203-上层屏蔽层
204-上层信号互连柱 205-上层第二介质层
301-中间层顶部第一介质层 302-中间层顶部屏蔽层
303-中间层顶部第一信号互连柱 304-中间层顶部接地层
305-中间层顶部第二介质层 306-中间层顶部第二信号互连柱
307-中间层顶部接地柱 308-中间层中部介质层
309-中间层中部接地柱 310-中间层信号互连线
311-中间层底部第一介质层 312-中间层底部屏蔽层
313-中间层底部第一信号互连柱 314-中间层底部接地层
315-中间层底部第二介质层 316-中间层底部第二信号互连柱
317-中间层底部接地柱 401-下层硅衬底
402-下层第一介质层 403-下层屏蔽层
404-下层信号互连柱 405-下层第二介质层
501-底层顶部介质层 502-底层顶部屏蔽层
503-底层顶部信号互连柱 504-底层顶部接地层
505-底层底部介质层 506-底层底部信号互连柱
507-底层接地柱 508-底层底部接地层
509-底层底部信号线
具体实施方式
如图1所示，本发明实施例提供的一种基于硅通孔的三维耦合器，包括顶层顶部接地层108、顶层顶部信号线109、顶层顶部介质层105、顶层接地柱107、顶层顶部信号互连柱106、顶层底部接地层104、顶层底部介质层101、顶层底部信号互连柱103、顶层底部屏蔽层102、上层硅衬底201、上层第一介质层202、上层屏蔽层203、上层第二介质层205、上层信号互连柱204、中间层顶部第一介质层301、中间层顶部屏蔽层302、中间层顶部第一信号互连柱303、中间层顶部接地层304、中间层顶部第二介质层305、中间层顶部第二信号互连柱306、中间层顶部接地柱307、中间层中部介质层308、中间层中部接地柱309、中间层信号互连线310、中间层底部接地柱317、中间层底部第二信号互连柱316、中间层底部第二介质层315、中间层底部接地层314、中间层底部第一介质层311、中间层底部屏蔽层312、中间层底部第一信号互连柱313、下层硅衬底401、下层第一介质层402、下层屏蔽层403、下层第二介质层405、下层信号互连柱404、底层顶部介质层501、底层顶部屏蔽层502、底层顶部信号互连柱503、底层顶部接地层504、底层底部介质层505、底层接地柱507、底层底部信号互连柱506、底层底部接地层508、底层底部信号线509；
所述三维耦合器从上往下依次为顶层顶部接地层108、顶层顶部介质层105、顶层底部接地层104、顶层底部介质层101、上层硅衬底201、中间层顶部第一介质层301、中间层顶部接地层304、中间层顶部第二介质层305、中间层中部介质层308、中间层底部第二介质层315、中间层底部接地层314、中间层底部第一介质层311、下层硅衬底401、底层顶部介质层501、底层顶部接地层504、底层底部介质层505、底层底部接地层508；
所述顶层顶部信号线109包含前后左右对称的六个枝节，所述顶层顶部信号线109与顶层顶部接地层108之间的间距处处相等；
所述顶层顶部介质层105设有前后左右对称的四个顶层接地柱107和左右对称的两个顶层顶部信号互连柱106；
所述顶层底部接地层104设有左右对称的两个通孔，所述通孔内有顶层顶部介质层105和顶层顶部信号互连柱106通过；
所述顶层底部介质层101设有左右对称的两个呈环形通槽分布的顶层底部屏蔽层102，在所述每个顶层底部屏蔽层102的内侧设有顶层底部信号互连柱103；
所述上层硅衬底201设有左右对称的两个呈环形通槽分布的上层屏蔽层203，在所述每个上层屏蔽层203的内侧设有一个上层信号互连柱204，在所述上层屏蔽层203与所述上层硅衬底201之间设有上层第一介质层202，在所述上层屏蔽层203与上层信号互连柱204之间设有上层第二介质层205；
所述中间层顶部第一介质层301设有左右对称的两个呈环形通槽分布的中间层顶部屏蔽层302，在所述每个中间层顶部屏蔽层302的内侧设有中间层顶部第一信号互连柱303；
所述中间层顶部接地层304设有左右对称的两个通孔，所述通孔内有中间层顶部第二介质层305和中间层顶部第二信号互连柱306通过；
所述中间层顶部第二介质层305设有前后左右对称的四个中间层顶部接地柱307和左右对称的两个中间层顶部第二信号互连柱306；
所述中间层中部介质层308设有前后左右对称的四个中间层中部接地柱309和左右对称的两根中间层信号互连线310；
所述中间层底部第二介质层315设有前后左右对称的四个中间层底部接地柱317和左右对称的两个中间层底部第二信号互连柱316；
所述中间层底部接地层314设有左右对称的两个通孔，所述通孔内有中间层底部第二介质层315和中间层底部第二信号互连柱316通过；
所述中间层底部第一介质层311设有左右对称的两个呈环形通槽分布的中间层底部屏蔽层312，在所述每个中间层底部屏蔽层312的内侧设有中间层底部第一信号互连柱313；
所述下层硅衬底401设有左右对称的两个呈环形通槽分布的下层屏蔽层403，在所述每个下层屏蔽层403的内侧设有一个下层信号互连柱404，在所述下层屏蔽层403与所述下层硅衬底401之间设有下层第一介质层402，在所述下层屏蔽层403与下层信号互连柱404之间设有下层第二介质层405；
所述底层顶部介质层501设有左右对称的两个呈环形通槽分布的底层顶部屏蔽层502，在所述每个底层顶部屏蔽层502的内侧设有底层顶部信号互连柱503；
所述底层顶部接地层504设有左右对称的两个通孔，所述通孔内有底层底部介质层505和底层底部信号互连柱506通过；
所述底层底部介质层505设有前后左右对称的四个底层接地柱507和两个左右对称的底层底部信号互连柱506；
所述底层底部信号线509包含前后左右对称的六个枝节，所述底层底部信号线509与底层底部接地层508之间的间距处处相等；
所述顶层顶部信号线109、顶层顶部信号互连柱106、顶层底部信号互连柱103、上层信号互连柱204、中间层顶部第一信号互连柱303、中间层顶部第二信号互连柱306、中间层信号互连线310、中间层底部第二信号互连柱316、中间层底部第一信号互连柱313、下层信号互连柱404、底层顶部信号互连柱503、底层底部信号互连柱506、底层底部信号线509依次相连；
所述顶层顶部接地层108、顶层接地柱107、顶层底部接地层104、顶层底部屏蔽层102、上层屏蔽层203、中间层顶部屏蔽层302、中间层顶部接地层304、中间层顶部接地柱307、中间层中部接地柱309、中间层底部接地柱317、中间层底部接地层314、中间层底部屏蔽层312、下层屏蔽层403、底层顶部屏蔽层502、底层顶部接地层504、底层接地柱507、顶层底部接地层508依次相连；
所述顶层底部介质层101、上层第一介质层202、中间层顶部第一介质层301依次相连；
所示中间层底部第一介质层311、下层第一介质层402、底层顶部介质层501依次相连。
所述顶层底部接地层通孔、顶层底部屏蔽层102、上层屏蔽层203、中间层顶部屏蔽层302、中间层顶部接地层通孔、中间层底部接地层通孔、中间层底部屏蔽层312、下层屏蔽层403、底层顶部屏蔽层502、底层顶部接地层通孔中心处于同一条直线上。
所述顶层顶部信号互连柱106、顶层底部信号互连柱103、上层信号互连柱204、中间层顶部第一信号互连柱303、中间层顶部第二信号互连柱306、中间层底部第二信号互连柱316、中间层底部第一信号互连柱313、下层信号互连柱404、底层顶部信号互连柱503、底层底部信号互连柱506中心处于同一条直线上。
所述三维耦合器上下关于中间层中部介质层308对称。
可选地，所述顶层顶部信号线109、顶层顶部接地层108、顶层底部接地层104、中间层顶部接地层304、中间层信号互连线310、中间层底部接地层314、底层顶部接地层504、底层底部信号线509、底层底部接地层508采用铜或者钨材料。
可选地，所述顶层接地柱107、顶层顶部信号互连柱106、顶层底部信号互连柱103、顶层底部屏蔽层102、上层屏蔽层203、上层信号互连柱204、中间层顶部屏蔽线层302、中间层顶部第一信号互连柱303、中间层顶部第二信号互连柱306、中间层顶部接地柱307、中间层中部接地柱309、中间层底部第二信号互连柱316、中间层底部第一信号互连柱313、中间层底部接地柱317、中间层底部屏蔽层312、下层屏蔽层403、下层信号互连柱404、底层顶部屏蔽层502、底层顶部信号互连柱503、底层底部信号互连柱506、底层接地柱507采用铜、钨或者多晶硅材料。
可选地，所述顶层顶部介质层105、顶层底部介质层101、上层第一介质层202、中间层顶部第一介质层301、中间层顶部第二介质层305、中间层中部介质层308、中间层底部第二介质层315、中间层底部第一介质层311、下层第一介质层402、底层顶部介质层501、底层底部介质层505采用二氧化硅或者氮化硅材料。
本发明实施例提供的一种基于硅通孔的三维耦合器，通过采用硅通孔三维集成技术及多枝节，有效地减小了互连线长度和芯片面积、提高了数据传输带宽和集成度、实现了同时提高集成电路的性能、降低功耗、减小重量和体积的目的。
本发明实施例提供的一种基于硅通孔的三维耦合器的制备方法，包括以下步骤：
Step1、利用反应离子腐蚀技术，在下层硅衬底上刻蚀出环形盲槽；
Step2、在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备下层第一介质层；
Step3、在所述下层第一介质层表面上，通过电化学淀积或化学气相淀积法制备下层屏蔽层并对所述下层屏蔽层进行化学机械抛光；
Step4、在所述下层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
Step5、在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀法积制备介质层；
Step6、在所述介质层表面上，通过电化学淀积或化学气相淀积法制备下层信号互连柱并对所述下层信号互连柱进行化学机械抛光；
Step7、在所述下层信号互连柱和所述下层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉下层第一介质层、下层硅衬底以及所述介质层形成环形盲槽；
Step8、在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备下层第二介质层并对所述下层第二介质层进行化学机械抛光；
Step9、在所述化学机械抛光表面上，通过化学气相淀积法制备底层顶部介质层；
Step10、在所述底层顶部介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔，直至下层屏蔽层和下层信号互连柱完全露出为止；
Step11、在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层顶部屏蔽层和底层顶部信号互连柱并对所述底层顶部屏蔽层和所述底层顶部信号互连柱进行化学机械抛光；
Step12、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的底层顶部接地层；
Step13、在所述底层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备底层底部介质层；
Step14、在所述底层底部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至底层顶部接地层和底层顶部信号互连柱完全露出为止；
Step15、在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层接地柱和底层底部信号互连柱并对所述底层接地柱和所述底层底部信号互连柱进行化学机械抛光；
Step16、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备底层底部信号线和底层底部接地层；
Step17、将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出下层屏蔽层和下层信号互连柱为止；
Step18、在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
Step19、在所述去除表层损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第一介质层；
Step20、在所述中间层底部第一介质层表面上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至下层屏蔽层和下层信号互连柱完全露出为止；
Step21、在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部屏蔽层和中间层底部第一信号互连柱并对所述中间层底部屏蔽层和所述中间层底部第一信号互连柱进行化学机械抛光；
Step22、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层底部接地层；
Step23、在所述中间层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第二介质层；
Step24、在所述中间层底部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层底部接地层和中间层底部第一信号互连柱完全露出为止；
Step25、在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部接地柱和中间层底部第二信号互连柱并对所述中间层底部接地柱和中间层底部第二信号互连柱进行化学机械抛光；
Step26、在所述化学机械抛光表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层中部介质层；
Step27、在所述中间层中部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔和矩形盲槽，直至中间层底部接地柱和中间层底部第二信号互连柱完全露出为止；
Step28、在所述圆柱形盲孔和矩形盲槽内表面上，通过电化学淀积或化学气相淀积法制备中间层中部接地柱和中间层信号互连线并对所述中间层中部接地柱和所述中间层信号互连线进行化学机械抛光，形成第一化学机械抛光表面；
Step29、利用反应离子腐蚀技术，在上层硅衬底上刻蚀出环形盲槽；
Step30、在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备上层第一介质层；
Step31、在所述上层第一介质层表面上，通过电化学淀积或化学气相淀积法制备上层屏蔽层并对所述上层屏蔽层进行化学机械抛光；
Step32、在所述上层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
Step33、在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀法积制备介质层；
Step34、在所述介质层表面上，通过电化学淀积或化学气相淀积法制备上层信号互连柱并对所述上层信号互连柱进行化学机械抛光；
Step35、在所述上层信号互连柱和所述上层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉上层第一介质层、上层硅衬底以及所述介质层形成环形盲槽；
Step36、在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备上层第二介质层并对所述上层第二介质层进行化学机械抛光；
Step37、在所述化学机械抛光表面上，通过化学气相淀积制备顶层底部介质层；
Step38、在所述顶层底部介质层上，利用反应离子腐蚀技术同时刻出蚀环形盲槽和圆柱形盲孔，直至上层屏蔽层和上层信号互连柱完全露出为止；
Step39、在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层底部屏蔽层和顶层底部信号互连柱并对所述顶层底部屏蔽层和所述顶层底部信号互连柱进行化学机械抛光；
Step40、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的顶层底部接地层；
Step41、在所述顶层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积制备顶层顶部介质层；
Step42、在所述顶层顶部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至顶层底部接地层和顶层底部信号互连柱完全露出为止；
Step43、在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层接地柱和顶层顶部信号互连柱并对所述顶层接地柱和所述顶层顶部信号互连柱进行化学机械抛光；
Step44、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备顶层顶部信号线和顶层顶部接地层；
Step45、将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出上层屏蔽层和上层信号互连柱为止；
Step46、在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
Step47、在所述去除表层损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第一介质层；
Step48、在所述中间层顶部第一介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至上层屏蔽层和上层信号互连柱完全露出为止；
Step49、在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部屏蔽层和中间层顶部第一信号互连柱并对所述中间层顶部屏蔽层和所述中间层顶部第一信号互连柱进行化学机械抛光；
Step50、在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层顶部接地层；
Step51、在所述中间层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第二介质层；
Step52、在所述中间层顶部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层顶部接地层和中间层顶部第一信号互连柱完全露出为止；
Step53、在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部接地柱和中间层顶部第二信号互连柱并对所述中间层顶部接地柱和中间层顶部第二信号互连柱进行化学机械抛光，形成第二化学机械抛光表面；
Step54、将所述第一化学机械抛光表面及所述第二化学机械抛光表面通过介质键合和金属键合的方法面对面键合。
本发明实施例提供的一种硅通孔三维耦合器及制备方法，通过采用反应离子腐蚀技术、电化学淀积、等离子体增强化学气相淀积及化学气相淀积法，有效地减小了互连线长度和芯片面积、提高了数据传输带宽和集成度、实现了同时提高集成电路的性能、降低功耗、减小重量和体积的目的。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
需要说明的是，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims (8)

1.一种基于硅通孔的三维耦合器，其特征在于，包括：
顶层顶部接地层、顶层顶部信号线、顶层顶部介质层、顶层接地柱、顶层顶部信号互连柱、顶层底部接地层、顶层底部介质层、顶层底部信号互连柱、顶层底部屏蔽层、上层硅衬底、上层第一介质层、上层屏蔽层、上层第二介质层、上层信号互连柱、中间层顶部第一介质层、中间层顶部屏蔽层、中间层顶部第一信号互连柱、中间层顶部接地层、中间层顶部第二介质层、中间层顶部第二信号互连柱、中间层顶部接地柱、中间层中部介质层、中间层中部接地柱、中间层信号互连线、中间层底部接地柱、中间层底部第二信号互连柱、中间层底部第二介质层、中间层底部接地层、中间层底部第一介质层、中间层底部屏蔽层、中间层底部第一信号互连柱、下层硅衬底、下层第一介质层、下层屏蔽层、下层第二介质层、下层信号互连柱、底层顶部介质层、底层顶部屏蔽层、底层顶部信号互连柱、底层顶部接地层、底层底部介质层、底层接地柱、底层底部信号互连柱、底层底部接地层、底层底部信号线；
所述三维耦合器从上往下依次为顶层顶部接地层、顶层顶部介质层、顶层底部接地层、顶层底部介质层、上层硅衬底、中间层顶部第一介质层、中间层顶部接地层、中间层顶部第二介质层、中间层中部介质层、中间层底部第二介质层、中间层底部接地层、中间层底部第一介质层、下层硅衬底、底层顶部介质层、底层顶部接地层、底层底部介质层、底层底部接地层；
所述顶层顶部信号线包含前后左右对称的六个枝节，所述顶层顶部信号线与顶层顶部接地层之间的间距处处相等；
所述顶层顶部介质层设有前后左右对称的四个顶层接地柱和两个左右对称的顶层顶部信号互连柱；
所述顶层底部接地层设有左右对称的两个通孔，所述通孔内有顶层顶部介质层和顶层顶部信号互连柱通过；
所述顶层底部介质层设有左右对称的两个呈环形通槽分布的顶层底部屏蔽层，在每个所述顶层底部屏蔽层的内侧设有顶层底部信号互连柱；
所述上层硅衬底设有左右对称的两个呈环形通槽分布的上层屏蔽层，在每个所述上层屏蔽层的内侧设有一个上层信号互连柱，在所述上层屏蔽层与所述上层硅衬底之间设有上层第一介质层，在所述上层屏蔽层与上层信号互连柱之间设有上层第二介质层；
所述中间层顶部第一介质层设有左右对称的两个呈环形通槽分布的中间层顶部屏蔽层，在每个所述中间层顶部屏蔽层的内侧设有中间层顶部第一信号互连柱；
所述中间层顶部接地层设有左右对称的两个通孔，所述通孔内有中间层顶部第二介质层和中间层顶部第二信号互连柱通过；
所述中间层顶部第二介质层设有前后左右对称的四个中间层顶部接地柱和左右对称的两个中间层顶部第二信号互连柱；
所述中间层中部介质层设有前后左右对称的四个中间层中部接地柱和左右对称的两根中间层信号互连线；
所述中间层底部第二介质层设有前后左右对称的四个中间层底部接地柱和左右对称的两个中间层底部第二信号互连柱；
所述中间层底部接地层设有左右对称的两个通孔，所述通孔内有中间层底部第二介质层和中间层底部第二信号互连柱通过；
所述中间层底部第一介质层设有左右对称的两个呈环形通槽分布的中间层底部屏蔽层，在每个所述中间层底部屏蔽层的内侧设有中间层底部第一信号互连柱；
所述下层硅衬底设有左右对称的两个呈环形通槽分布的下层屏蔽层，在每个所述下层屏蔽层的内侧设有一个下层信号互连柱，在所述下层屏蔽层与所述下层硅衬底之间设有下层第一介质层，在所述下层屏蔽层与下层信号互连柱之间设有下层第二介质层；
所述底层顶部介质层设有左右对称的两个呈环形通槽分布的底层顶部屏蔽层，在每个所述底层顶部屏蔽层的内侧设有底层顶部信号互连柱；
所述底层顶部接地层设有左右对称的两个通孔，所述通孔内有底层底部介质层和底层底部信号互连柱通过；
所述底层底部介质层设有前后左右对称的四个底层接地柱和左右对称的两个底层底部信号互连柱；
所述底层底部信号线包含前后左右对称的六个枝节，所述底层底部信号线与底层底部接地层之间的间距处处相等；
所述顶层顶部信号线、所述顶层顶部信号互连柱、所述顶层底部信号互连柱、所述上层信号互连柱、所述中间层顶部第一信号互连柱、所述中间层顶部第二信号互连柱、所述中间层信号互连线、所述中间层底部第二信号互连柱、所述中间层底部第一信号互连柱、所述下层信号互连柱、所述底层顶部信号互连柱、所述底层底部信号互连柱及所述底层底部信号线依次相连；
所述顶层顶部接地层、所述顶层接地柱、所述顶层底部接地层、所述顶层底部屏蔽层、所述上层屏蔽层、所述中间层顶部屏蔽层、所述中间层顶部接地层、所述中间层顶部接地柱、所述中间层中部接地柱、所述中间层底部接地柱、所述中间层底部接地层、所述中间层底部屏蔽层、所述下层屏蔽层、所述底层顶部屏蔽层、所述底层顶部接地层、底层接地柱及所述底层底部接地层依次相连；
所述顶层底部介质层、所述上层第一介质层及所述中间层顶部第一介质层依次相连；
所示中间层底部第一介质层、所述下层第一介质层及所述底层顶部介质层依次相连。
2.根据权利要求1所述的三维耦合器，其特征在于，所述顶层底部接地层通孔、所述顶层底部屏蔽层、所述上层屏蔽层、所述中间层顶部屏蔽层、所述中间层顶部接地层通孔、所述中间层底部接地层通孔、所述中间层底部屏蔽层、所述下层屏蔽层、所述底层顶部屏蔽层、所述底层顶部接地层通孔中心处于同一条直线上。
3.根据权利要求1所述的三维耦合器，其特征在于，所述顶层顶部信号互连柱、所述顶层底部信号互连柱、所述上层信号互连柱、所述中间层顶部第一信号互连柱、所述中间层顶部第二信号互连柱、所述中间层底部第二信号互连柱、所述中间层底部第一信号互连柱、所述下层信号互连柱、所述底层顶部信号互连柱、所述底层底部信号互连柱中心处于同一条直线上。
4.根据权利要求1所述的三维耦合器，其特征在于，所述三维耦合器上下关于中间层中部介质层对称。
5.根据权利要求1所述的三维耦合器，其特征在于，所述顶层顶部信号线、所述顶层顶部接地层、所述顶层底部接地层、所述中间层顶部接地层、所述中间层信号互连线、所述中间层底部接地层、所述底层顶部接地层、所述底层底部信号线、所述底层底部接地层采用铜材料。
6.根据权利要求1所述的三维耦合器，其特征在于，所述顶层接地柱、所述顶层顶部信号互连柱、所述顶层底部信号互连柱、所述顶层底部屏蔽层、所述上层屏蔽层、所述上层信号互连柱、所述中间层顶部屏蔽线层、所述中间层顶部第一信号互连柱、所述中间层顶部第二信号互连柱、所述中间层顶部接地柱、所述中间层中部接地柱、所述中间层底部第二信号互连柱、所述中间层底部第一信号互连柱、所述中间层底部接地柱、所述中间层底部屏蔽层、所述下层屏蔽层、所述下层信号互连柱、所述底层顶部屏蔽层、所述底层顶部信号互连柱、所述底层底部信号互连柱、所述底层接地柱采用铜、钨或者多晶硅材料。
7.根据权利要求1所述的三维耦合器，其特征在于，所述顶层顶部介质层、所述顶层底部介质层、所述上层第一介质层、所述中间层顶部第一介质层、所述中间层顶部第二介质层、所述中间层中部介质层、所述中间层底部第二介质层、所述中间层底部第一介质层、所述下层第一介质层、所述底层顶部介质层、所述底层底部介质层采用二氧化硅或者氮化硅材料。
8.一种如权利要求1所述的基于硅通孔的三维耦合器的制备方法，其特征在于，包括以下步骤：
(1)利用反应离子腐蚀技术，在下层硅衬底上刻蚀出环形盲槽；
(2)在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备下层第一介质层；
(3)在所述下层第一介质层表面上，通过电化学淀积或化学气相淀积法制备下层屏蔽层并对所述下层屏蔽层进行化学机械抛光；
(4)在所述下层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
(5)在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀法积制备介质层；
(6)在所述介质层表面上，通过电化学淀积或化学气相淀积法制备下层信号互连柱并对所述下层信号互连柱进行化学机械抛光；
(7)在所述下层信号互连柱和所述下层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉下层第一介质层、下层硅衬底以及所述介质层形成环形盲槽；
(8)在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备下层第二介质层并对所述下层第二介质层进行化学机械抛光；
(9)在所述化学机械抛光表面上，通过化学气相淀积法制备底层顶部介质层；
(10)在所述底层顶部介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔，直至下层屏蔽层和下层信号互连柱完全露出为止；
(11)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层顶部屏蔽层和底层顶部信号互连柱并对所述底层顶部屏蔽层和所述底层顶部信号互连柱进行化学机械抛光；
(12)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的底层顶部接地层；
(13)在所述底层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备底层底部介质层；
(14)在所述底层底部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至底层顶部接地层和底层顶部信号互连柱完全露出为止；
(15)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备底层接地柱和底层底部信号互连柱并对所述底层接地柱和所述底层底部信号互连柱进行化学机械抛光；
(16)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备底层底部信号线和底层底部接地层；
(17)将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出下层屏蔽层和下层信号互连柱为止；
(18)在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
(19)在所述去除表层的损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第一介质层；
(20)在所述中间层底部第一介质层表面上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至下层屏蔽层和下层信号互连柱完全露出为止；
(21)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部屏蔽层和中间层底部第一信号互连柱并对所述中间层底部屏蔽层和所述中间层底部第一信号互连柱进行化学机械抛光；
(22)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层底部接地层；
(23)在所述中间层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层底部第二介质层；
(24)在所述中间层底部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层底部接地层和中间层底部第一信号互连柱完全露出为止；
(25)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层底部接地柱和中间层底部第二信号互连柱并对所述中间层底部接地柱和中间层底部第二信号互连柱进行化学机械抛光；
(26)在所述化学机械抛光表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层中部介质层；
(27)在所述中间层中部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔和矩形盲槽，直至中间层底部接地柱和中间层底部第二信号互连柱完全露出为止；
(28)在所述圆柱形盲孔和矩形盲槽内表面上，通过电化学淀积或化学气相淀积法制备中间层中部接地柱和中间层信号互连线并对所述中间层中部接地柱和所述中间层信号互连线进行化学机械抛光，形成第一化学机械抛光表面；
(29)利用反应离子腐蚀技术，在上层硅衬底上刻蚀出环形盲槽；
(30)在所述环形盲槽内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备上层第一介质层；
(31)在所述上层第一介质层表面上，通过电化学淀积或化学气相淀积法制备上层屏蔽层并对所述上层屏蔽层进行化学机械抛光；
(32)在所述上层屏蔽层内侧硅衬底中心处，利用反应离子腐蚀技术刻蚀出圆柱形盲孔；
(33)在所述圆柱形盲孔内表面上，通过等离子体增强化学气相淀积或次常压化学气相淀法积制备介质层；
(34)在所述介质层表面上，通过电化学淀积或化学气相淀积法制备上层信号互连柱并对所述上层信号互连柱进行化学机械抛光；
(35)在所述上层信号互连柱和所述上层屏蔽层之间的区域，利用反应离子腐蚀技术刻蚀掉上层第一介质层、上层硅衬底以及所述介质层形成环形盲槽；
(36)在所述环形盲槽内表面上，通过真空辅助旋涂工艺制备上层第二介质层并对所述上层第二介质层进行化学机械抛光；
(37)在所述化学机械抛光表面上，通过化学气相淀积制备顶层底部介质层；
(38)在所述顶层底部介质层上，利用反应离子腐蚀技术同时刻出蚀环形盲槽和圆柱形盲孔，直至上层屏蔽层和上层信号互连柱完全露出为止；
(39)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层底部屏蔽层和顶层底部信号互连柱并对所述顶层底部屏蔽层和所述顶层底部信号互连柱进行化学机械抛光；
(40)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的顶层底部接地层；
(41)在所述顶层底部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积制备顶层顶部介质层；
(42)在所述顶层顶部介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至顶层底部接地层和顶层底部信号互连柱完全露出为止；
(43)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备顶层接地柱和顶层顶部信号互连柱并对所述顶层接地柱和所述顶层顶部信号互连柱进行化学机械抛光；
(44)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备顶层顶部信号线和顶层顶部接地层；
(45)将硅衬底翻转在其背面通过粗研磨和细研磨将硅衬底减薄，直至露出上层屏蔽层和上层信号互连柱为止；
(46)在所述硅衬底背面减薄后的表面上，通过干法或湿法刻蚀去除表层的损伤层；
(47)在所述去除表层的损伤层的硅衬底表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第一介质层；
(48)在所述中间层顶部第一介质层上，利用反应离子腐蚀技术同时刻蚀出环形盲槽和圆柱形盲孔直至上层屏蔽层和上层信号互连柱完全露出为止；
(49)在所述环形盲槽和圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部屏蔽层和中间层顶部第一信号互连柱并对所述中间层顶部屏蔽层和所述中间层顶部第一信号互连柱进行化学机械抛光；
(50)在所述化学机械抛光表面上，通过电化学淀积或化学气相淀积法制备含有通孔的中间层顶部接地层；
(51)在所述中间层顶部接地层表面上，通过等离子体增强化学气相淀积或次常压化学气相淀积法制备中间层顶部第二介质层；
(52)在所述中间层顶部第二介质层表面上，利用反应离子腐蚀技术刻蚀出圆柱形盲孔直至中间层顶部接地层和中间层顶部第一信号互连柱完全露出为止；
(53)在所述圆柱形盲孔内表面上，通过电化学淀积或化学气相淀积法制备中间层顶部接地柱和中间层顶部第二信号互连柱并对所述中间层顶部接地柱和中间层顶部第二信号互连柱进行化学机械抛光，形成第二化学机械抛光表面；
(54)将所述第一化学机械抛光表面及所述第二化学机械抛光表面通过介质键合和金属键合的方法面对面键合。
CN201811246791.0A 2018-10-25 2018-10-25 一种基于硅通孔的三维耦合器及其制备方法 Active CN109546278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811246791.0A CN109546278B (zh) 2018-10-25 2018-10-25 一种基于硅通孔的三维耦合器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811246791.0A CN109546278B (zh) 2018-10-25 2018-10-25 一种基于硅通孔的三维耦合器及其制备方法

Publications (2)

Publication Number Publication Date
CN109546278A CN109546278A (zh) 2019-03-29
CN109546278B true CN109546278B (zh) 2021-05-28

Family

ID=65845297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811246791.0A Active CN109546278B (zh) 2018-10-25 2018-10-25 一种基于硅通孔的三维耦合器及其制备方法

Country Status (1)

Country Link
CN (1) CN109546278B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310588A (zh) * 2019-08-01 2021-02-02 西安电子科技大学昆山创新研究院 一种基于硅通孔的三维混合环耦合器
CN110854496B (zh) * 2019-09-11 2021-06-29 西安电子科技大学 一种基于硅通孔的紧凑三维马相巴伦
CN110581336A (zh) * 2019-09-11 2019-12-17 西安电子科技大学 一种基于同轴硅通孔的改进型分支线耦合器
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器
CN111446528B (zh) * 2020-04-09 2021-10-15 中国电子科技集团公司第十三研究所 基于立体电感的双层硅基滤波器
CN116259606B (zh) * 2023-05-15 2023-08-11 之江实验室 Tsv结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206421A (zh) * 2015-10-15 2015-12-30 西安电子科技大学 一种采用硅通孔构成的三维集成电容器及其制造方法
CN107742622A (zh) * 2017-09-14 2018-02-27 中国电子科技集团公司第五十五研究所 一种新型的微波三维集成系统级封装互连结构
CN108172564A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 一种毫米波天线与硅基组件三维集成封装
CN108206176A (zh) * 2016-12-18 2018-06-26 南亚科技股份有限公司 三维集成电路封装及其制造方法
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
US9000599B2 (en) * 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206421A (zh) * 2015-10-15 2015-12-30 西安电子科技大学 一种采用硅通孔构成的三维集成电容器及其制造方法
CN108206176A (zh) * 2016-12-18 2018-06-26 南亚科技股份有限公司 三维集成电路封装及其制造方法
CN107742622A (zh) * 2017-09-14 2018-02-27 中国电子科技集团公司第五十五研究所 一种新型的微波三维集成系统级封装互连结构
CN108172564A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 一种毫米波天线与硅基组件三维集成封装
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Also Published As

Publication number Publication date
CN109546278A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN109546278B (zh) 一种基于硅通孔的三维耦合器及其制备方法
US20240088120A1 (en) Stacked devices and methods of fabrication
US8917210B2 (en) Package structures to improve on-chip antenna performance
US8796140B1 (en) Hybrid conductor through-silicon-via for power distribution and signal transmission
US20200091124A1 (en) Package structure and manufacturing method thereof
US20030157782A1 (en) Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US20130001795A1 (en) Wafer Level Package and a Method of Forming the Same
KR20210028072A (ko) 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법
US20110031633A1 (en) Air channel interconnects for 3-d integration
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
US20140264733A1 (en) Device with integrated passive component
CN104867892A (zh) 硅-玻璃混合插入层电路
TWI521663B (zh) 整合電源供應之設備
US10325875B2 (en) Edge interconnect packaging of integrated circuits for power systems
CN102104009B (zh) 一种三维硅基电容器的制作方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
US20230207546A1 (en) Stacking power delivery device dies
CN106057776B (zh) 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN112310588A (zh) 一种基于硅通孔的三维混合环耦合器
CN110581336A (zh) 一种基于同轴硅通孔的改进型分支线耦合器
CN112331617B (zh) 一种埋入式键合工艺三维集成方法
TWI755741B (zh) 用於高速資料傳輸的半導體封裝及其製造方法
CN212083723U (zh) 基于硅光转接板技术的硅基光电子器件
CN115172307A (zh) 一种高导热硅基复合互联网络
CN113539998A (zh) 硅基三维立体集成收发前端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant