[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN109494207A - 集成电路芯片堆叠 - Google Patents

集成电路芯片堆叠 Download PDF

Info

Publication number
CN109494207A
CN109494207A CN201811038819.1A CN201811038819A CN109494207A CN 109494207 A CN109494207 A CN 109494207A CN 201811038819 A CN201811038819 A CN 201811038819A CN 109494207 A CN109494207 A CN 109494207A
Authority
CN
China
Prior art keywords
chip
strip conductor
stacks
auxiliary
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811038819.1A
Other languages
English (en)
Other versions
CN109494207B (zh
Inventor
A·萨拉菲亚诺斯
T·奥达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN109494207A publication Critical patent/CN109494207A/zh
Application granted granted Critical
Publication of CN109494207B publication Critical patent/CN109494207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/1272—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of cable, line or wire insulation, e.g. using partial discharge measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本公开的实施例涉及集成电路芯片堆叠。一种集成电路芯片堆叠，包括主集成电路芯片和至少一个辅助集成电路芯片。主集成电路芯片包含受保护的电路部件。辅助集成电路芯片安装到主集成电路芯片的表面，并包括连接到地的金属平面，该金属平面位于与受保护的电路部件相对的位置。辅助集成电路芯片还包括至少一个隔离的导电轨道，至少一个隔离的导电轨道形成与受保护的电路部件相对的紧密图案。检测电路连接到至少一个导电轨道，并且被配置成检测至少一个隔离的导电轨道的中断。

Description

集成电路芯片堆叠
优先权要求
本申请要求2017年09月11日提交的法国专利申请1758340的优先权权益，其内容通过引用整体并入本文到法律允许的最大范围。
技术领域
本公开涉及电子集成电路芯片的领域，并且更具体地涉及包括防止盗版攻击的集成电路芯片的集成电路芯片堆叠。
背景技术
诸如银行卡集成电路芯片的某些电子集成电路芯片可能包含可能被盗版者垂涎的机密数据。这种机密数据可能被包含在位于集成电路芯片的前表面侧上的电路中。为了获得数据，盗版者可以从集成电路芯片的后侧或前侧进行攻击。
在一种称为蚀刻攻击的攻击中，盗版者蚀刻集成电路芯片后侧的一部分。从该蚀刻的部分，盗版者例如通过使用离子束蚀刻具有几微米宽度的腔，该离子束朝向前表面延伸直到达到电路。然后在腔中创建与电路元件的电接触，并且盗版者使用这些接触来分析操作中的集成电路芯片。
在另一种类型的攻击中，盗版者利用激光脉冲来扫描集成电路芯片。激光束的影响干扰了集成电路芯片的操作。观察这种干扰对电路的活动的影响使得盗版者能够进行攻击。为了干扰集成电路芯片操作，盗版者还可能通过与集成电路芯片接触的探针施加正电势或负电势，或者通过靠近集成电路芯片布置的线圈而在电路的元件中感生出电流或电压。这种类型的攻击被称为故障注入攻击。
在另一种类型的攻击中，盗版者使用由集成电路芯片发射的电磁辐射来获得机密数据。实际上，形成电路的逻辑门的开关生成电磁辐射。现在，在电路中，在每个时钟周期并非所有逻辑门都开关，并且因此，电磁发射将与开关的逻辑门的数量成比例。由于使用某些数学分析算法(汉明距离等)，可以基于对电路的电磁发射的变化的分析来找到集成电路芯片加密密钥。
已知的攻击检测器都具有一个或多个以下缺点。有些只能检测有限数量的攻击类型，通常是单一类型。有些对盗版者可见的。某些检测器的添加导致对制造工艺的修改。
发明内容
一个实施例克服了防止攻击的通常电子集成电路芯片的全部或部分缺点。
因此，一个实施例提供了一种集成电路芯片堆叠，包括：包含受保护的部件的主集成电路芯片；与主集成电路芯片的每个表面相对的辅助集成电路芯片，与受保护的部件相对的每个辅助集成电路芯片的区域包括连接到地的金属平面以及形成与受保护的部件相对的紧密图案的至少一个被绝缘的导电轨道，在主集成电路芯片的层级可到达至少一个导电轨道的端部。
根据一个实施例，由导电轨道形成的图案是线圈。
根据一个实施例，由导电轨道形成的图案是螺旋。
根据一个实施例，一个辅助集成电路芯片的导电轨道的一个端部连接到另一辅助集成电路芯片的导电轨道的端部。
根据一个实施例，该设备能够检测导电轨道之间的连接的中断。
根据一个实施例，导电轨道连接到能够检测导电轨道的中断的设备。
根据一个实施例，辅助集成电路芯片通过金属凸块附到主集成电路芯片。
根据一个实施例，辅助集成电路芯片包括电子部件。
根据一个实施例，每个辅助集成电路芯片的金属平面在对应的辅助集成电路芯片的整个表面上延伸。
根据一个实施例，辅助集成电路芯片中的一个的尺寸小于另一辅助集成电路芯片的尺寸。
另一实施例提供了一种保护主集成电路芯片的部件的方法，包括以下步骤：提供辅助集成电路芯片，每个辅助集成电路芯片包括连接到地的金属平面以及形成紧密图案的至少一个隔离的导电轨道；将辅助集成电路芯片组装在主集成电路芯片的任一侧，使得金属平面和导电轨道与受保护的部件相对；将导电轨道的端部连接到主集成电路芯片。
附图说明
在下面结合附图对特定实施例的非限制性描述中将详细讨论上文以及其他特征和优点，其中：
图1是包括被保护的集成电路芯片的集成电路芯片堆叠的实施例的简化的截面图；和
图2和图3是导电轨道的实施例的简化的透视图。
具体实施方式
在各个附图中，相同的元件用相同的附图标记表示，并且各个附图未按比例绘制。为清楚起见，仅示出并详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地，没有详细描述不同的集成电路芯片的部件。
除非另有说明，术语“基本上”是指在10％以内，优选在5％以内。
表述“导电轨道的中断”应理解为意味着轨道的完全中断或部分中断，导致轨道电阻的改变。
图1是包括主集成电路芯片2的集成电路芯片堆叠的一个实施例的简化的截面图。主集成电路芯片2具有相对的第一表面4和第二表面6。
主集成电路芯片2在第一表面4一侧上包括包含机密数据的受保护的电子部件8。机密数据例如是银行数据、个人数据或加密密钥。
主集成电路芯片2还包括覆盖部件8的互连网络12。互连网络12由金属化层(未示出)形成，互连网络12通过导电过孔(未示出)彼此连接并连接到集成电路芯片的部件8。
主集成电路芯片2还包括在第一表面4处的接触焊盘14。在图1中，接触焊盘14位于集成电路芯片2的外围并且能够通过导线16连接到外部电路，例如，电压源、时钟信号源或输入/输出端部。
辅助集成电路芯片18和20可以各自包含电子部件34。部件34不包含机密数据，并且不必保护它们免受盗版攻击。然后，每个集成电路芯片18或20包括覆盖部件34并将它们互连的互连网络36。
每个互连网络36覆盖有绝缘层38，绝缘层38包含与受保护的部件相对地延伸的至少一个导电轨道(未在图1中示出)。每个网络36通过绝缘层39与导电轨道分离。将结合图2和图3更详细地描述导电轨道。
每个集成电路芯片18和20的层38覆盖有金属平面40，金属平面40优选地连接到地。每个金属平面40通过绝缘层41与相关联的层38分离。每个金属平面40至少在与受保护的部件8相对的区域上延伸。每个金属平面40例如在整个集成电路芯片18或20上延伸。
金属平面40例如由铜或铝制成，并且具有例如1μm至5μm的范围内的厚度。
辅助集成电路芯片18和20位于主集成电路芯片2的每一侧上。集成电路芯片18和20被定位成使得集成电路芯片18的金属平面40与集成电路芯片2的第一表面4相对，并且集成电路芯片20的金属平面40与集成电路芯片2的第二表面6相对。集成电路芯片18通过金属元件24附到集成电路芯片2，并且集成电路芯片20通过金属元件28附到集成电路芯片2。
金属元件24和28例如是将集成电路芯片18和20的焊盘(未示出)连接到集成电路芯片2的焊盘的金属凸块。元件24和28的高度(对应于集成电路芯片18或集成电路芯片20与集成电路芯片2之间的距离)例如在10μm至50μm的范围内。
元件24中的至少一些连接到集成电路芯片2的互连网络12。元件24可以连接到集成电路芯片18的金属平面40、经由穿过集成电路芯片18的金属平面40的被绝缘的过孔(未示出)连接到集成电路芯片18的层38中形成的导电轨道，或经由穿过集成电路芯片18的金属平面40和层38的被绝缘的过孔(未示出)连接到集成电路芯片18的互连网络36。
元件28中的至少一些经由过孔42连接到集成电路芯片2的互连网络12，过孔42从第二表面6穿过集成电路芯片2一直到网络12。元件28可以连接到集成电路芯片20的金属平面40、经由穿过集成电路芯片20的金属平面40的被绝缘的过孔(未示出)连接到集成电路芯片20的层38中形成的导电轨道，或经由穿过集成电路芯片20的金属平面40和层38的被绝缘的过孔(未示出)连接到集成电路芯片20的互连网络36。
为清楚起见，图1中示出了单个过孔42。然而，根据需要可以存在多个过孔。
在图1的示例中，集成电路芯片18的尺寸小于集成电路芯片2的尺寸，以允许对接触焊盘14的接入。然而，集成电路芯片18的尺寸至少足以覆盖受保护的所有的部件8和连接它们的互连网络12。
在图1的示例中，集成电路芯片20的尺寸基本上等于集成电路芯片2的尺寸。然而，集成电路芯片20的尺寸可以与集成电路芯片2的尺寸不同，同时保持足以覆盖受保护的所有的部件8。
作为变型(未示出)，可以通过不同的方式实现由导线16形成的连接。例如，接触焊盘14可以位于与金属平面40相对的集成电路芯片18的表面上，然后可以经由金属元件24和穿过集成电路芯片18一直到接触焊盘14的过孔来实现与集成电路芯片2的连接。然后，集成电路芯片18可以具有基本上等于集成电路芯片2的尺寸的尺寸。
图2是示出了导电轨道图案的结合图1描述的示例实施例的简化的透视图。这里集成电路芯片18仅被示出成包含导电轨道43的平面48。类似地，集成电路芯片20仅被示出成包含导电轨道43的平面49。集成电路芯片2仅被示出成平行六面体。
在该示例中，每个层38的导电轨道43是线圈形的并且具有端部50和52。轨道的端部50由连接54连接在一起。例如，关于图1，连接54对应于穿过集成电路芯片18的金属平面40的被绝缘的过孔、金属元件24、互连网络12、穿过集成电路芯片2的过孔42、金属元件28以及穿过集成电路20的金属平面40的另一过孔。因此，导电轨道43和连接54形成从一个端部52延伸到另一端部的电连续路径。导电轨道43的端部52通过连接56连接到能够检测电连续路径的中断(即，导电轨道43中的一个的完全或部分中断，或者连接54或连接56中的一个的中断)的设备(未示出)。该设备位于集成电路芯片2的受保护的部件(图1，8)之间。因此，该设备受到保护不受盗版者的影响，因为盗版者不能例如通过将它去激活而干扰其操作。
导电轨道的图案是紧密图案，即两个相邻导电轨道部分之间的间隔相对较小。根据现有的蚀刻技术完成轨道的尺寸的选择以及分离相邻轨道部分的间隔的选择，因此任何通过蚀刻攻击的尝试都会导致导电轨道的全部或部分中断。
例如，可以在手动控制之后、以规律的间隔或者每次启动集成电路芯片时自动地、在初始化期间执行检测导电轨道43的中断和连接54的中断的步骤。
图3是备选的实施例的简化的透视图。该图示出了导电轨道图案的另一示例。图3包括与图2的元件相同的元件，这些元件用相同的附图标记表示。图3示出了从集成电路芯片2开始的电连续路径，其连接到检测路径的中断的设备(未示出)。然后，在经由连接56而接合集成电路芯片2和检测设备之前，该路径经由前面描述的连接56和连接54在集成电路芯片18和20的导电轨道43之间交替。
作为变型，可以形成多个不同的电连续路径，每个路径连接到能够检测路径的中断并且位于集成电路芯片2的受保护部件8之间的设备。例如，可以形成从集成电路芯片2延伸到集成电路芯片18的层38、在层38中延伸并接合集成电路芯片2的路径，以及用于集成电路芯片20的类似路径。这些路径中的每个使得能够检测集成电路芯片18或20(路径形成在其中)的穿孔，或者路径与集成电路芯片2的分离。然后，在集成电路芯片18的轨道以及集成电路芯片20的轨道之间没有直接连接(例如，连接54)。
例如，诸如刺穿集成电路芯片18或20中的一个以在互连网络的层级放置接触的物理攻击可以到达所述集成电路芯片18或20的部件34和互连网络36。然而，集成电路芯片18和20不包含机密数据。这种针对包含机密数据的集成电路芯片2的攻击导致层38的导电轨道的全部或部分中断并被检测。移除集成电路芯片18和20中的一个以访问集成电路芯片2导致连接54或连接56的中断以及攻击的检测。
像物理攻击一样，激光攻击可以到达集成电路芯片18和20。然而，金属平面40停止激光束，因此激光束不能到达集成电路芯片2。辅助集成电路芯片18和20也可以包括激光束检测器(例如，光电二极管)以用于标识激光束攻击。辅助集成电路芯片18和20还可以包括附加的保护设备。
优选地连接到地的金属平面40在部件8周围形成法拉第笼。因此，盗版者不可能分析集成电路芯片2的电磁发射。
之前描述的实施例的优点在于，希望保护的集成电路芯片2不会被保护设备修改。
作为变型，金属平面40和导电轨道43以及将它们分开的绝缘层不是如图1中那样位于被保护的集成电路芯片2的不同集成电路芯片18和20中，而是可以覆盖集成电路芯片2的第一表面和第二表面，包围部件8。
这些实施例的优点在于导电轨道中断检测器位于部件8之间并受到保护。因此盗版者无法到达它。
已经描述了特定实施例。本领域技术人员将想到各种改变、修改和改进。特别地，对于层38的导电轨道43，其他图案是可能的。导电轨道43可以例如采用一个或多个螺旋的形状或线的形状。集成电路芯片18或20的导电轨道43的图案可以在多个层级上延伸。
上文已经描述了具有各种变型的各种实施例。应当注意，在没有示出任何创造性步骤的情况下，本领域技术人员可以组合这些各种实施例和变型的各种元件。
这些改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的精神和范围内。因此，前面的描述仅是示例性的，而不是限制性的。本发明仅受以下权利要求及其等同限定。

Claims (17)

1.一种集成电路芯片堆叠，包括：
主集成电路芯片，包括受保护的电路部件；和
辅助集成电路芯片，与所述主集成电路芯片的前表面和后表面中的每个表面相对地安装，其中与所述受保护的电路部件相对的每个辅助集成电路芯片的区域包括连接到地的金属平面，和
被绝缘的至少一个导电轨道，形成与所述受保护的电路部件相对的紧密图案，其中在所述主集成电路芯片的层级处可到达所述至少一个导电轨道的端部。
2.根据权利要求1所述的集成电路芯片堆叠，其中由所述导电轨道形成的所述紧密图案是线圈。
3.根据权利要求1所述的集成电路芯片堆叠，其中由所述导电轨道形成的所述紧密图案是螺旋。
4.根据权利要求1所述的集成电路芯片堆叠，其中一个辅助集成电路芯片的导电轨道的一个端部连接到另一辅助集成电路芯片的导电轨道的端部。
5.根据权利要求4所述的集成电路芯片堆叠，还包括电路设备，所述电路设备连接到所述导电轨道并且被配置成检测所述导电轨道的中断。
6.根据权利要求5所述的集成电路芯片堆叠，其中所述电路设备被配置成检测所述导电轨道之间的所述连接的中断。
7.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片通过金属凸块安装到所述主集成电路芯片。
8.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片包括电子部件。
9.根据权利要求1所述的集成电路芯片堆叠，其中每个辅助集成电路芯片的所述金属平面在对应的辅助集成电路芯片的整个表面之上延伸。
10.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片中的至少一个的尺寸小于所述主集成电路芯片的尺寸。
11.一种保护主集成电路芯片的电路部件的方法，包括以下步骤：
提供辅助集成电路芯片，每个辅助集成电路芯片包括连接到地的金属平面以及形成紧密图案的至少一个被绝缘的导电轨道；
将所述辅助集成电路芯片组装在所述主集成电路芯片的任一侧上，使得所述金属平面和所述导电轨道与受保护的所述部件相对；以及
将所述导电轨道的端部连接到所述主集成电路芯片。
12.一种集成电路芯片堆叠，包括：
主集成电路芯片，包括前表面并包含受保护的电路部件；和
第一辅助集成电路芯片，安装到所述前表面，所述第一辅助集成电路芯片包括具有连接到地的金属平面的层和具有形成紧密图案的第一被绝缘的导电轨道的层；
其中所述主集成电路芯片包括电连接到所述第一被绝缘的导电轨道并被配置成检测所述第一被绝缘的导电轨道的电路的中断的电路。
13.根据权利要求12所述的集成电路芯片堆叠，其中由所述第一被绝缘的导电轨道形成的所述紧密图案是线圈的至少一部分。
14.根据权利要求12所述的集成电路芯片堆叠，其中由所述第一被绝缘的导电轨道形成的所述紧密图案是螺旋的至少一部分。
15.根据权利要求12所述的集成电路芯片堆叠，其中所述第一辅助集成电路芯片通过金属凸块安装到所述主集成电路芯片。
16.根据权利要求12所述的集成电路芯片堆叠，其中所述主集成电路芯片包括后表面，还包括：
安装到所述后表面的第二辅助集成电路芯片，所述第二辅助集成电路芯片包括具有连接到地的金属平面的层和具有形成紧密图案的第二被绝缘的导电轨道的层；
其中所述主集成电路芯片的所述电路电连接到所述第二被绝缘的导电轨道，并被配置成检测所述第二被绝缘的导电轨道的电路中断。
17.根据权利要求16所述的集成电路芯片堆叠，其中所述第一被绝缘的导电轨道连接到所述第二被绝缘的导电轨道。
CN201811038819.1A 2017-09-11 2018-09-06 集成电路芯片堆叠 Active CN109494207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1758340A FR3071101A1 (fr) 2017-09-11 2017-09-11 Empilement de puces
FR1758340 2017-09-11

Publications (2)

Publication Number Publication Date
CN109494207A true CN109494207A (zh) 2019-03-19
CN109494207B CN109494207B (zh) 2022-11-08

Family

ID=61599238

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811038819.1A Active CN109494207B (zh) 2017-09-11 2018-09-06 集成电路芯片堆叠
CN201821457978.0U Withdrawn - After Issue CN208596672U (zh) 2017-09-11 2018-09-06 集成电路芯片堆叠

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201821457978.0U Withdrawn - After Issue CN208596672U (zh) 2017-09-11 2018-09-06 集成电路芯片堆叠

Country Status (4)

Country Link
US (1) US10473709B2 (zh)
EP (1) EP3454368A1 (zh)
CN (2) CN109494207B (zh)
FR (1) FR3071101A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3071101A1 (fr) * 2017-09-11 2019-03-15 Stmicroelectronics (Rousset) Sas Empilement de puces

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227731A1 (en) * 2002-06-06 2003-12-11 Protectronics Technology Corporation Surface mountable laminated circuit protection device
CN101796467A (zh) * 2007-09-13 2010-08-04 美国博通公司 网格线保护
CN104576578A (zh) * 2013-10-15 2015-04-29 意法半导体(格勒诺布尔2)公司 包括包含集成电路芯片的堆叠电子器件的电子系统
CN105474390A (zh) * 2013-07-02 2016-04-06 秦内蒂克有限公司 电子硬件组件
CN208596672U (zh) * 2017-09-11 2019-03-12 意法半导体(鲁塞)公司 集成电路芯片堆叠

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1186039B1 (de) * 1999-05-03 2006-11-08 Infineon Technologies AG Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels
DE19940759B4 (de) * 1999-08-27 2004-04-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zu deren Herstellung
US7065656B2 (en) * 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
ATE533117T1 (de) * 2002-06-04 2011-11-15 Nds Ltd Verhinderung von manipulation in elektronischen geräten
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
US8455990B2 (en) * 2009-02-25 2013-06-04 Conexant Systems, Inc. Systems and methods of tamper proof packaging of a semiconductor device
FR2998419B1 (fr) * 2012-11-21 2015-01-16 St Microelectronics Rousset Protection d'un circuit integre contre des attaques
EP4216274A3 (en) * 2015-12-29 2023-09-27 Secure-IC SAS System and method for protecting an integrated circuit (ic) device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227731A1 (en) * 2002-06-06 2003-12-11 Protectronics Technology Corporation Surface mountable laminated circuit protection device
CN101796467A (zh) * 2007-09-13 2010-08-04 美国博通公司 网格线保护
CN105474390A (zh) * 2013-07-02 2016-04-06 秦内蒂克有限公司 电子硬件组件
CN104576578A (zh) * 2013-10-15 2015-04-29 意法半导体(格勒诺布尔2)公司 包括包含集成电路芯片的堆叠电子器件的电子系统
CN208596672U (zh) * 2017-09-11 2019-03-12 意法半导体(鲁塞)公司 集成电路芯片堆叠

Also Published As

Publication number Publication date
FR3071101A1 (fr) 2019-03-15
CN208596672U (zh) 2019-03-12
US10473709B2 (en) 2019-11-12
US20190079133A1 (en) 2019-03-14
EP3454368A1 (fr) 2019-03-13
CN109494207B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
CN106067460A (zh) 包括受保护的后表面的电子芯片
CN107799474B (zh) 被保护免受后面攻击的芯片
TWI550470B (zh) 靜電防護觸控面板
JP6905473B2 (ja) 物理的及び／又は電気的変化に対する集積回路チップ保護
CN104752519A (zh) 覆盖衬底上的半导体装置和制造其的方法
CN106326807A (zh) 指纹感测器
US8633575B1 (en) IC package with integrated electrostatic discharge protection
CN104418292B (zh) Mems器件
TWI430411B (zh) 堆式防護結構
TW201619870A (zh) 具增強靜電放電保護的指紋辨識晶片、系統與製造方法
CN208596672U (zh) 集成电路芯片堆叠
US10325140B2 (en) Fingerprint identification apparatus
CN209542789U (zh) 集成电路
CN103824071A (zh) 带静电放电功能的静电电容检测型指纹读取传感器
JP5269111B2 (ja) 静電気容量検知型指紋読取りセンサ
KR102496475B1 (ko) 지문 센서
TW201621748A (zh) 具靜電防護結構的指紋感測器
US10770411B2 (en) Device comprising a stack of electronic chips
US11894315B2 (en) Electronic system in package comprising protected side faces
CN103426867B (zh) 适形屏蔽封装模组
CN112580389A (zh) 指纹侦测装置
KR20050012950A (ko) 스마트 카드 집적회로 칩 차폐용 메탈층을 이용한 접지방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant