[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN109343794A - 一种存储器的配置方法及配置装置 - Google Patents

一种存储器的配置方法及配置装置 Download PDF

Info

Publication number
CN109343794A
CN109343794A CN201811062380.6A CN201811062380A CN109343794A CN 109343794 A CN109343794 A CN 109343794A CN 201811062380 A CN201811062380 A CN 201811062380A CN 109343794 A CN109343794 A CN 109343794A
Authority
CN
China
Prior art keywords
configuration
memory
piece
subregion
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811062380.6A
Other languages
English (en)
Other versions
CN109343794B (zh
Inventor
陈奇强
吴双
崔涛
乔义松
徐林涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU CHENXIAO TECHNOLOGIES Co Ltd
Original Assignee
HANGZHOU CHENXIAO TECHNOLOGIES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU CHENXIAO TECHNOLOGIES Co Ltd filed Critical HANGZHOU CHENXIAO TECHNOLOGIES Co Ltd
Priority to CN201811062380.6A priority Critical patent/CN109343794B/zh
Publication of CN109343794A publication Critical patent/CN109343794A/zh
Application granted granted Critical
Publication of CN109343794B publication Critical patent/CN109343794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器的配置方法及配置装置。存储器的配置方法，包括：确定存储器的多个片选中的高电位片选；读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。通过上述配置方法，能够方便地只针对存储器上的一个子区域进行数据的读和/或写。

Description

一种存储器的配置方法及配置装置
技术领域
本发明涉及计算存储技术领域，尤其涉及一种存储器的配置方法及配置装置。
背景技术
FPGA(Field－Programmable Gate Array，现场可编程门阵列)中，当有多种数据需要配置时，通常每种数据占用一块存储器，当数据所要占用的配置位宽远小于存储器的宽度时，会导致存储器的空间浪费。为此，将多种配置设置于同一块存储器上，然而这种配置方法不便于处理器下发或改变单一的某种配置。
发明内容
为了解决上述问题，本发明提供一种存储器的配置方法及配置装置。
为解决上述问题，本发明提供的存储器的配置方法，包括：
确定存储器的多个片选中的高电位片选；
读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；
当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。
上述的配置方法，所述确定存储器的多个片选中的高电位片选中，所述高电位片选的数量为一个。
上述的配置方法，所述在与所述高电平片选对应的子区域进行配置项的读和/或写包括：
将与所述高电平片选对应的子区域上的配置项赋值输出至所述处理器；和/或
接收处理器输入的下发配置，并将所述下发配置填入与所述高电平片选对应的子区域。
上述的配置方法，任一所述子区域的位宽适于填入所述处理器输入的下发配置。
上述的配置方法，所述确定存储器的多个片选中的高电位片选之前，还包括：
在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置；
为所述每一个子区域设置一个片选。
上述的配置方法，多个所述子区域的位宽相等；或多个所述子区域的位宽不完全相等。
上述的配置方法，所述存储器为FPGA的存储器。
为解决上述问题，本发明提供一种存储器的配置装置，包括：
确定模块，用于确定存储器的多个片选中的高电位片选；
返回模块，用于读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；
读写模块，用于当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。
上述的配置装置，还包括：
配置模块，用于在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置；
片选设置模块，用于为所述每一个子区域设置一个片选。
本发明提供的存储器上的配置方法，包括：确定存储器的多个片选中的高电位片选；读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项读和/或写。通过上述配置方法，能够方便地只针对存储器上的一个子区域进行配置项的读和/或写。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明一示范性实施例中cpu的时序图；
图2为本发明一示范性实施例中的存储器的配置方法的流程图；
图3为本发明又一示范性实施例中的存储器的配置装置的结构示意图。
附图标记：
100-配置装置；10-确定模块；20-返回模块；30-读写模块。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为cpu接口的时序图，该接口是FPGA内部的比较通用的cpu接口。该接口由五组信号组成，分别为cpu片选cpu_cs，cpu写使能cpu_wen，cpu地址cpu_addr，cpu要写入的数据cpu_din，和cpu读出的数据cpu_dout。从图1可知，cpu_wen在cpu_cs切换到高电平之后一段时间才切换至高电平，且在cpu_cs处于高电位的周期内处于高电位。
图2为本发明一示范性实施例中的存储区的配置方法的流程图。如图2所示，该方法包括：
S1：确定存储器的多个片选中的高电位片选；
S2：读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；
S3:当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。
在S1中，存储器有多个片选，但正常情况下，只有一个片选为高电平片选，其余片选为低电平片选。
S2中，对于低电平的片选，读取与低电平对应的子区域的配置项，且将配置项返回到对应的低电位片选的子区域中。即，低电位片选的子区域中，其上的配置项保持不变。
例如，存储器上具有4个子区域，每个子区域的位宽假设为1bit，则4个子区域分别为bit[0]、bit[1]、bit[2]和bit[3]，步骤S1中，当bit[0]对应的片选cpu_cs0为高电平时，意味着cpu_cs1、cpu_cs2和cpu_cs3为低电平，则在步骤S2中，bit[1]、bit[2]和bit[3]上的配置项保持不变。
S3中，存储器的写使能信号被拉高，写使能信号被拉高的时钟在于cup_cs信号被拉高之后(参图1)。由于写使能被拉高，使得与高电平片选对应的子区域能够进行配置项的读和/或写。
具体的，S3中可以包括S31：接收处理器输入的下发配置，并将所述下发配置填入与所述高电平片选对应的子区域，进而实现处理器仅对高电平片选对应的子区域进行数据写入。S3中还可以包括S32：将与所述高电平片选对应的子区域上的配置项赋值输出至所述处理器，进而实现与高电平片选对应的子区域的输出至处理器。
S3中，每个子区域的位宽能够适于填入处理器输入的下发配置，换言之，任一子区域的位宽不应小于该下发配置的位宽。
例如存储器上具有4个子区域，分别即为bit[0]、bit[1]、bit[2]和bit[3]，步骤S1中，当bit[0]对应的片选cpu_cs0为高电平时，意味着cpu_cs1、cpu_cs2和cpu_cs3为低电平，则在步骤S2中，bit[1]、bit[2]和bit[3]上的配置项保持不变，即ram_din[1]＝ram_out[1],ram_din[2]＝ram_out[2],和ram_din[3]＝ram_out[3]。步骤S3中写使能处于高电平后，S4中,ram_din[0]＝cpu_din[0],且cpu_dout[0]＝ram_dout[0]。
当bit[1]对应的片选cpu_cs1为高电平时，意味着cpu_cs0、cpu_cs2和cpu_cs3为低电平，则在步骤S2中，bit[0]、bit[2]和bit[3]上的配置项保持不变，即ram_din[0]＝ram_out[0],ram_din[2]＝ram_out[2]，ram_din[3]＝ram_out[3]，而ram_din[1]＝cpu_din[0],且cpu_dout[0]＝ram_dout[1]。
本发明实施例中，
ram写使能等式：
ram_wen＝(cpu_cs3|cpu_cs2|cpu_cs1|cpu_cs0)&cpu_wen；
ram写地址等式：
ram_addr[10:0]＝cpu_addr[10:0]；
ram写数据等式：
ram_din[0]＝(cpu_cs0＝＝1'd1)？cpu_din[0]:ram_dout[0]；
ram_din[1]＝(cpu_cs1＝＝1'd1)？cpu_din[0]:ram_dout[1]；
ram_din[2]＝(cpu_cs2＝＝1'd1)？cpu_din[0]:ram_dout[2]；
ram_din[3]＝(cpu_cs3＝＝1'd1)？cpu_din[0]:ram_dout[3]；
cpu读数据等式：
cpu_dout[0]＝(cpu_cs0＝＝1'd1)？ram_dout[0]:1'd0；
cpu_dout[0]＝(cpu_cs1＝＝1'd1)？ram_dout[1]:1'd0；
cpu_dout[0]＝(cpu_cs2＝＝1'd1)？ram_dout[2]:1'd0；
cpu_dout[0]＝(cpu_cs3＝＝1'd1)？ram_dout[3]:1'd0；
在步骤S1之前，还包括S01和S02。
其中，S01：在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置。其中，多个子区域的位宽可以完全相等，也可以不完全相等，或者等差形式，不再赘述。
S02:为所述每一个子区域设置一个片选，以方便后续对任一子区域进行单独的读写，便于处理器下发或改变单一的某种配置。
本发明实施例中的存储器，可以为FPGA(Field－Programmable Gate Array，现场可编程门阵列)的存储器。
图3为本发明再一示范性实施例中的存储区的配置装置的结构示意图。如图3所示，存储器的配置装置100包括确定模块10、返回模块20和读写模块30。
确定模块10，用于确定存储器的多个片选中的高电位片选。确定模块10的确定过程中，存储器有多个片选，但正常情况下，只有一个片选为高电平片选，其余片选为低电平片选。
返回模块20，用于读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域。具体的，用于对于低电平的片选，读取与低电平对应的子区域的配置项，且将配置项返回到对应的低电位片选的子区域中。即，低电位片选的子区域中，其上的配置项保持不变。
读写模块30，用于当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项读和/或写。
其中，存储器的写使能信号被拉高，写使能信号被拉高的时钟在于cup_cs信号被拉高之后(参图1)。
读写模块30可以包括读子模块和写子模块。写子模块用于接收处理器输入的下发配置，并将所述下发配置填入与所述高电平片选对应的子区域，进而实现处理器仅对高电平片选对应的子区域进行数据写入。读子模块用于将与所述高电平片选对应的子区域上的配置项赋值输出至所述处理器，进而实现与高电平片选对应的子区域的输出至处理器。
在读写模块30中，应使得每个子区域的位宽能够适于填入处理器输入的下发配置，换言之，任一子区域的位宽不应小于该下发配置的位宽。
例如存储器上具有4个子区域，每个子区域的位宽假设为1bit，则4个子区域分别为bit[0]、bit[1]、bit[2]和bit[3]，步骤S1中，当bit[0]对应的片选cpu_cs0为高电平时，意味着cpu_cs1、cpu_cs2和cpu_cs3为低电平，则在步骤S2中，bit[1]、bit[2]和bit[3]上的配置项保持不变，即ram_din[1]＝ram_out[1],ram_din[2]＝ram_out[2]，ram_din[3]＝ram_out[3]。步骤S3中写使能处于高电平后，S4中,ram_din[0]＝cpu_din[0],且cpu_dout[0]＝ram_dout[0]。
当bit[1]对应的片选cpu_cs1为高电平时，意味着cpu_cs0、cpu_cs2和cpu_cs3为低电平，则在步骤S2中，bit[0]、bit[2]和bit[3]上的配置项保持不变，ram_din[0]＝ram_out[0],ram_din[2]＝ram_out[2]，ram_din[3]＝ram_out[3]，而ram_din[1]＝cpu_din[0],且cpu_dout[0]＝ram_dout[1]。
本发明实施例中，ram写使能等式：
ram_wen＝(cpu_cs3|cpu_cs2|cpu_cs1|cpu_cs0)&cpu_wen；
ram写地址等式：
ram_addr[10:0]＝cpu_addr[10:0]；
ram写数据等式：
ram_din[0]＝(cpu_cs0＝＝1'd1)？cpu_din[0]:ram_dout[0]；
ram_din[1]＝(cpu_cs1＝＝1'd1)？cpu_din[0]:ram_dout[1]；
ram_din[2]＝(cpu_cs2＝＝1'd1)？cpu_din[0]:ram_dout[2]；
ram_din[3]＝(cpu_cs3＝＝1'd1)？cpu_din[0]:ram_dout[3]；
cpu读数据等式：
cpu_dout[0]＝(cpu_cs0＝＝1'd1)？ram_dout[0]:1'd0；
cpu_dout[0]＝(cpu_cs1＝＝1'd1)？ram_dout[1]:1'd0；
cpu_dout[0]＝(cpu_cs2＝＝1'd1)？ram_dout[2]:1'd0；
cpu_dout[0]＝(cpu_cs3＝＝1'd1)？ram_dout[3]:1'd0；
本发明实施例的存储器的配置装置100，还包括配置模块和片选设置模块。
配置模块，用于在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置。其中，多个子区域的位宽可以完全相等，也可以不完全相等，或者等差形式，不再赘述。
片选设置模块，用于为所述每一个子区域设置一个片选，以方便后续对任一子区域进行单独的读写，便于处理器下发或改变单一的某种配置。
本发明实施例中的存储器，可以为FPGA(Field－Programmable Gate Array，现场可编程门阵列)的存储器。
以上所述的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种存储器上的配置方法，其特征在于，包括：
确定存储器的多个片选中的高电位片选；
读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；
当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。
2.根据权利要求1所述的配置方法，其特征在于，所述确定存储器的多个片选中的高电位片选中，所述高电位片选的数量为一个。
3.根据权利要求1所述的配置方法，其特征在于，所述在与所述高电平片选对应的子区域进行配置项的读和/或写包括：
将与所述高电平片选对应的子区域上的配置项赋值输出至所述处理器；和/或
接收处理器输入的下发配置，并将所述下发配置写入与所述高电平片选对应的子区域。
4.根据权利要求3所述的方法，其特征在于，任一所述子区域的位宽适于填入所述处理器输入的下发配置。
5.根据权利要求1所述的方法，其特征在于，所述确定存储器的多个片选中的高电位片选之前，还包括：
在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置；
为所述每一个子区域设置一个片选。
6.根据权利要求5所述的方法，其特征在于，多个所述子区域的位宽相等；或多个所述子区域的位宽不完全相等。
7.根据权利要求1所述的方法，其特征在于，所述存储器为FPGA的存储器。
8.一种存储器的配置装置，其特征在于，包括：
确定模块，用于确定存储器的多个片选中的高电位片选；
返回模块，用于读取所述存储器上处于低电位片选的子区域的配置项，并将所述配置项返回写入对应的所述低电位片选的子区域；
读写模块，用于当所述存储器的写使能信号处于高电位时，在与所述高电平片选对应的子区域进行配置项的读和/或写。
9.根据权利要求8所述的配置装置，其特征在于，还包括：
配置模块，用于在一个存储区域上，按宽度配置为多个子区域，一个所述子区域对应一组配置；
片选设置模块，用于为所述每一个子区域设置一个片选。
CN201811062380.6A 2018-09-12 2018-09-12 一种存储器的配置方法及配置装置 Active CN109343794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811062380.6A CN109343794B (zh) 2018-09-12 2018-09-12 一种存储器的配置方法及配置装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811062380.6A CN109343794B (zh) 2018-09-12 2018-09-12 一种存储器的配置方法及配置装置

Publications (2)

Publication Number Publication Date
CN109343794A true CN109343794A (zh) 2019-02-15
CN109343794B CN109343794B (zh) 2021-11-09

Family

ID=65304874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811062380.6A Active CN109343794B (zh) 2018-09-12 2018-09-12 一种存储器的配置方法及配置装置

Country Status (1)

Country Link
CN (1) CN109343794B (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169193A (zh) * 1995-11-21 1997-12-31 昆腾公司 同步dma传输协议
US6205516B1 (en) * 1997-10-31 2001-03-20 Brother Kogyo Kabushiki Kaisha Device and method for controlling data storage device in data processing system
US6233192B1 (en) * 1998-03-05 2001-05-15 Sharp Kabushiki Kaisha Semiconductor memory device
US20030021137A1 (en) * 2001-07-27 2003-01-30 Bret Johnson Method for data communication between a plurality of semiconductor modules and a controller module and semiconductor module configured for that purpose
US20030031073A1 (en) * 2001-08-08 2003-02-13 Hitachi, Ltd. Semiconductor memory device
JP2005025340A (ja) * 2003-06-30 2005-01-27 Mitsubishi Electric Corp メモリデータ保護装置
US6876563B1 (en) * 2002-12-20 2005-04-05 Cypress Semiconductor Corporation Method for configuring chip selects in memories
US20050213399A1 (en) * 2004-03-29 2005-09-29 Hoover Patricia J Method and apparatus to write data
CN1783028A (zh) * 2004-10-19 2006-06-07 三星电子株式会社 存储器系统、存储器设备和输出数据选通信号生成方法
US20070008763A1 (en) * 2005-07-11 2007-01-11 Choi Jung-Hwan Memory module and memory system having the same
CN1975637A (zh) * 2006-12-20 2007-06-06 华为技术有限公司 一种配置寄存器及其寄存方法
CN201556201U (zh) * 2009-12-04 2010-08-18 天津光电通信技术有限公司 可配置串行通信装置
CN103885921A (zh) * 2014-04-22 2014-06-25 国家电网公司 Flash存储器、fpga芯片以及fpga芯片的配置方法
CN105830159A (zh) * 2014-11-27 2016-08-03 京微雅格（北京）科技有限公司 块存储器配置结构和配置方法
CN105849813A (zh) * 2014-05-22 2016-08-10 上海兆芯集成电路有限公司 多核数据阵列功率选通高速缓存恢复编程机制
CN105955919A (zh) * 2016-04-27 2016-09-21 西安交通大学 基于FPGA的多MCU读写NANDFlash的实现方法
US20170170905A1 (en) * 2015-12-15 2017-06-15 Sumitomo Electric Industries, Ltd. Optical transceiver and upgrading method of the same
CN107341116A (zh) * 2017-06-20 2017-11-10 太原鹏跃电子科技有限公司 基于arm的pc/104通信方法及其写入、读取时序
CN108447864A (zh) * 2018-03-14 2018-08-24 睿力集成电路有限公司 半导体存储器件结构及其制作方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169193A (zh) * 1995-11-21 1997-12-31 昆腾公司 同步dma传输协议
US6205516B1 (en) * 1997-10-31 2001-03-20 Brother Kogyo Kabushiki Kaisha Device and method for controlling data storage device in data processing system
US6233192B1 (en) * 1998-03-05 2001-05-15 Sharp Kabushiki Kaisha Semiconductor memory device
US20030021137A1 (en) * 2001-07-27 2003-01-30 Bret Johnson Method for data communication between a plurality of semiconductor modules and a controller module and semiconductor module configured for that purpose
US20030031073A1 (en) * 2001-08-08 2003-02-13 Hitachi, Ltd. Semiconductor memory device
US6876563B1 (en) * 2002-12-20 2005-04-05 Cypress Semiconductor Corporation Method for configuring chip selects in memories
JP2005025340A (ja) * 2003-06-30 2005-01-27 Mitsubishi Electric Corp メモリデータ保護装置
US20050213399A1 (en) * 2004-03-29 2005-09-29 Hoover Patricia J Method and apparatus to write data
CN1783028A (zh) * 2004-10-19 2006-06-07 三星电子株式会社 存储器系统、存储器设备和输出数据选通信号生成方法
US20070008763A1 (en) * 2005-07-11 2007-01-11 Choi Jung-Hwan Memory module and memory system having the same
CN1975637A (zh) * 2006-12-20 2007-06-06 华为技术有限公司 一种配置寄存器及其寄存方法
CN201556201U (zh) * 2009-12-04 2010-08-18 天津光电通信技术有限公司 可配置串行通信装置
CN103885921A (zh) * 2014-04-22 2014-06-25 国家电网公司 Flash存储器、fpga芯片以及fpga芯片的配置方法
CN105849813A (zh) * 2014-05-22 2016-08-10 上海兆芯集成电路有限公司 多核数据阵列功率选通高速缓存恢复编程机制
CN105830159A (zh) * 2014-11-27 2016-08-03 京微雅格（北京）科技有限公司 块存储器配置结构和配置方法
US20170170905A1 (en) * 2015-12-15 2017-06-15 Sumitomo Electric Industries, Ltd. Optical transceiver and upgrading method of the same
CN105955919A (zh) * 2016-04-27 2016-09-21 西安交通大学 基于FPGA的多MCU读写NANDFlash的实现方法
CN107341116A (zh) * 2017-06-20 2017-11-10 太原鹏跃电子科技有限公司 基于arm的pc/104通信方法及其写入、读取时序
CN108447864A (zh) * 2018-03-14 2018-08-24 睿力集成电路有限公司 半导体存储器件结构及其制作方法

Also Published As

Publication number Publication date
CN109343794B (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
CN101533408B (zh) 一种海量数据的处理方法及处理装置
CN104143355B (zh) 一种刷新动态随机存取存储器的方法和装置
CN101963912A (zh) 一种实现保存和校验系统硬件配置信息的方法
CN111883037A (zh) 时序控制板、驱动装置和显示装置
CN102739195A (zh) 一种fir滤波器的处理方法、装置和系统
CN108874688A (zh) 一种报文数据缓存方法及装置
CN106598548A (zh) 存储单元读写冲突的解决方法及装置
CN107133407A (zh) 一种高带宽下提高ddr ram接口带宽的fpga实现方法
CN103019974A (zh) 存储器访问处理方法及控制器
CN101848135A (zh) 芯片的统计数据的管理方法和装置
CN105304128B (zh) 储存数据数值在存储单元的方法及存储器
CN109343794A (zh) 一种存储器的配置方法及配置装置
CN111124313A (zh) 电力采集终端数据读写方法、装置和电子设备
CN104461934B (zh) 一种适合ddr存储器的时域解卷积交织装置及方法
CN103019988A (zh) 电脑、嵌入式控制器及其方法
CN105488047B (zh) 元数据读写方法和装置
CN102981965A (zh) 一种nand flash文件系统
CN101339812B (zh) 存储装置测试设备
CN106547716A (zh) 一种面向低管脚数的扩展总线配置系统及方法
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN100385387C (zh) 一种提高ram利用效率的方法
CN108268416A (zh) 一种异步接口转同步接口控制电路
CN209266027U (zh) 一种差分快速读取电路、存储芯片及存储器
CN104730307A (zh) 灰度等级数字示波器及其波形处理模块和方法
CN106527977A (zh) 一种配置参数的方法及存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant