[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN109346118B - 用于sonos单元的灵敏放大器电路 - Google Patents

用于sonos单元的灵敏放大器电路 Download PDF

Info

Publication number
CN109346118B
CN109346118B CN201811144147.2A CN201811144147A CN109346118B CN 109346118 B CN109346118 B CN 109346118B CN 201811144147 A CN201811144147 A CN 201811144147A CN 109346118 B CN109346118 B CN 109346118B
Authority
CN
China
Prior art keywords
nmos transistor
current source
voltage
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811144147.2A
Other languages
English (en)
Other versions
CN109346118A (zh
Inventor
傅俊亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811144147.2A priority Critical patent/CN109346118B/zh
Publication of CN109346118A publication Critical patent/CN109346118A/zh
Application granted granted Critical
Publication of CN109346118B publication Critical patent/CN109346118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种用于SONOS单元的灵敏放大器电路，包括：三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路组成；fd产生电路由一电流源、两个NMOS晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr连接，另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接并作为fd电位输出端；第五NMOS晶体管的源极与第一电阻的一端连接，第一电阻的另一端与第一二极管的输入端连接，二极管的输出端接地；第四NMOS晶体管的漏极、源极和衬底接地。本发明还公开了一种用于所述灵敏放大器电路的钳位电位产生电路。本发明能够增加SONOS E单元低温的读裕量。

Description

用于SONOS单元的灵敏放大器电路
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种用于SONOS（Semiconductor-Oxide-Nitride-Oxide-Semiconductor 闪速存储器）单元的灵敏放大器（SA）电路。本发明还涉及一种用于所述灵敏放大器电路的钳位电位产生电路。
背景技术
传统的SA电路如图1所示，通过PMOS晶体管MP2管，经NMOS晶体管MN3对所选节点bl进行预充电，节点bl电位嵌位在反相器INV1的翻转点。当节点bl稳定在该翻转点电位，预充电结束后，SONOS E 单元会有大电流，SONOS P单元基本没有电流。单元电流经PMOS晶体管MP3镜像到PMOS晶体管MP1，参考电流Iref经NMOS晶体管MN2镜像到NMOS晶体管MN1。参考电流Iref的电流值取SONOS E 单元电流的一半。单元镜像电流Imirror同参考电流Iref相比较，如果读SONOS E单元大电流，则节点vd电位升高，输出dout=0；如果读SONOS P单元，节点vd电位下降，则输出dout=1。SONOS E 单元电流，有正温度系数，低温电流小，高温电流大。所述E单元指ERASE擦除后的单元，P单元指PROGRAM编程后的单元。用反相器INV1的翻转点钳位节点bl的电压，该电压没有很明显的温度系数，因此低温读出的SONOS E单元电流也会偏小，低温SONOS E单元的读裕量会偏小。
发明内容
本发明要解决的技术问题是提供一种用于SONOS单元的灵敏放大器电路，能够增加SONOS E单元低温的读余量；为此，本发明还要提供一种用于所述灵敏放大器电路的钳位电位产生电路。
为解决上述技术问题，本发明的用于SONOS 单元的灵敏放大器电路，包括：三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路；
第一PMOS晶体管～第三PMOS晶体管的源极与电源电压端vpwr相连接，第二PMOS晶体管的栅极输入预充电的反相信号preb，其的漏极与第三PMOS晶体管的栅极和漏极、第一PMOS晶体管的栅极和第三NMOS晶体管的漏极相连接，其连接的节点记为vc；第三NMOS晶体管的的栅极与钳位电位fd电位产生电路的输出端相连接，其源极与第一压控电流源的正端和第一电容的一端相连接，该连接的节点记为b1，第一压控电流源的负端和第一电容的另一端接地GND；第一PMOS晶体管的漏极与第一反相器的输入端和第一NMOS晶体管的漏极相连接，其连接的节点记为vd；第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和漏极与参考电流源lref的一端相连接，第一NMOS晶体管的源极和第二NMOS晶体管的的源极接地GND；第一反相器的输出端与第一缓冲器的输入端相连接，第一缓冲器的输出端作为电路的输出端dout。
所述钳位电位fd产生电路，包括：一电流源、两个NMOS晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr相连接，另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端；第五NMOS晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第一二极管的输入端相连接，第一二极管的输出端接地GND；第四NMOS晶体管的漏极、源极和衬底接地GND。
采用本发明的用于SONOS单元的灵敏放大器电路，能够有效增加SONOS E单元低温的读裕量。
SONOS存储器，高温读裕量充足，而低温读SONOS E单元的读裕量经常偏小。在产品量产的时候，会由于读裕量偏小，导致产品达不到可靠性指标，影响产品良率。越是高性能产品，越需要高可靠性指标。读裕量的增加，能够提升工艺生产裕量，产品有更好的良率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是现有的用于SONOS 单元的灵敏放大器电路原理图。
图2是改进的用于SONOS 单元的灵敏放大器电路一实施例原理图。
图3是图2中采用的fd电位产生电路一实施例原理图。
具体实施方式
假设节点fd的电压有负温度系数，低温下节点fd的电压高，节点bl的电位也就高，使得低温下的SONOS E单元读电流变大，增加了低温的读余量。
参见图2并结合图3所示，改进的用于SONOS 单元的灵敏放大器电路，在下面的实施例中，包括；三个PMOS晶体管MP1～MP3、三个NMOS晶体管MN1～MN3、一个压控电流源lcell、一电容C1、一反相器FX1、一缓冲器HC1和一钳位电位fd产生电路。 三个PMOS晶体管MP1～MP3的源极与电源电压端vpwr相连接，PMOS晶体管MP2的栅极输入预充电的反相信号preb，PMOS晶体管MP2的漏极与PMOS晶体管MP3的栅极和漏极、PMOS晶体管MP1的栅极和NMOS晶体管MN3的漏极相连接，其连接的节点记为vc。 NMOS晶体管MN3的栅极与钳位电位fd产生电路的输出端相连接。 NMOS晶体管MN3的源极与压控电流源lcell的正端和电容C1的一端相连接，该连接的节点记为b1，压控电流源lcell的负端和电容C1的另一端接地GND。 PMOS晶体管MP1的漏极与反相器FX1的输入端和NMOS晶体管MN1的漏极相连接，其连接的节点记为vd。NMOS晶体管MN1的栅极、NMOS晶体管MN2的栅极和漏极与参考电流源lref的一端相连接，NMOS晶体管MN1的源极和NMOS晶体管MN2的源极接地GND。 反相器FX1的输出端与缓冲器HC1的输入端相连接，缓冲器HC1的输出端作为电路的输出端dout。
钳位电位fd产生电路，包括：一电流源Ia、两个NMOS晶体管MN4、MN5、一电阻R1和一二极管D1。电流源Ia的一端与电源电压端vpwr相连接，电流源Ia的另一端与NMOS晶体管MN4的栅极、NMOS晶体管MN5的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端。NMOS晶体管MN5的源极与电阻R1的一端相连接，电阻R1的另一端与二极管D1的输入端相连接，二极管D1的输出端接地GND。 NMOS晶体管MN4的漏极、源极和衬底接地GND。 节点bl的电压为Vdio+IR+MN5vtn-MN3vtn，其中NMOS晶体管MN5和MN3是同类型的管子，Vtn（N型晶体管阈值电压）可以抵消，最终节点bl的电压是Vdio（二极管的正向导通电压）+IR（电阻上的压降：电流*电阻）。
二极管的正偏电压有负温度系数，低温Vdio比高温的Vdio高了200mV左右，低温下能有效提升SONOS E单元的读电流。
IR可以提高节点bl的电压。电压提高，读电流也能增加。同时也可以根据需要，用不同温度系数，或者没有温度系数的电阻。进一步调节节点bl电压以及温度特性。
对于该读的钳位电压，不能过高，否则会有读干扰；也不能过低，过低会使得读时E单元电流过小。通过图3电路，可以得到适合SONOS单元的位线BL钳位电压。同时该电压存在负温度系数，低温下能有更高的钳位电压。钳位电压提高，SONOS单元上有更大的Vds漏源电压，SONOS E单元能取到更大的电流。有助于提升低温下的读SONOS E单元的读裕量，提升产品良率。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种用于SONOS 单元的灵敏放大器电路，包括：三个PMOS晶体管、三个NMOS晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路；第一PMOS晶体管～第三PMOS晶体管的源极与电源电压端vpwr相连接，第二PMOS晶体管的栅极输入预充电的反相信号preb，其的漏极与第三PMOS晶体管的栅极和漏极、第一PMOS晶体管的栅极和第三NMOS晶体管的漏极相连接，其连接的节点记为vc；第三NMOS晶体管的栅极与钳位电位fd电位产生电路的输出端相连接，其源极与第一压控电流源的正端和第一电容的一端相连接，该连接的节点记为b1，第一压控电流源的负端和第一电容的另一端接地GND；第一PMOS晶体管的漏极与第一反相器的输入端和第一NMOS晶体管的漏极相连接，其连接的节点记为vd；第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和漏极与参考电流源lref的一端相连接，第一NMOS晶体管的源极和第二NMOS晶体管的源极接地GND；第一反相器的输出端与第一缓冲器的输入端相连接，第一缓冲器的输出端作为电路的输出端dout；其特征在于：钳位电位fd产生电路，包括：一电流源、两个NMOS晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr相连接，另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端；第五NMOS晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第一二极管的输入端相连接，第一二极管的输出端接地GND；第四NMOS晶体管的漏极、源极和衬底接地GND。
2.如权利要求1所述的电路，其特征在于：节点bl的电压为Vdio+IR+MN5vtn-MN3vtn，其中，Vdio为二极管的正向导通电压，IR为电阻上的压降，MN5vtn为第五NMOS晶体管阈值电压，MN3vtn为第三NMOS晶体管阈值电压，第五NMOS晶体管和第三NMOS晶体管为相同类型的N型晶体管，则节点bl的电压为Vdio+IR。
3.如权利要求2所述的电路，其特征在于： IR能提高节点bl的电压，进而使读电流增加。
4.如权利要求1或2所述的电路，其特征在于：根据需要，采用不同温度系数，或者没有温度系数的电阻。
5.如权利要求1所述的用于SONOS 单元的灵敏放大器电路的钳位电位产生电路，其特征在于，包括：一电流源、两个NMOS晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr相连接，另一端与第四NMOS晶体管的栅极、第五NMOS晶体管的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端；第五NMOS晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第一二极管的输入端相连接，第一二极管的输出端接地GND；第四NMOS晶体管的漏极、源极和衬底接地GND。
CN201811144147.2A 2018-09-29 2018-09-29 用于sonos单元的灵敏放大器电路 Active CN109346118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811144147.2A CN109346118B (zh) 2018-09-29 2018-09-29 用于sonos单元的灵敏放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811144147.2A CN109346118B (zh) 2018-09-29 2018-09-29 用于sonos单元的灵敏放大器电路

Publications (2)

Publication Number Publication Date
CN109346118A CN109346118A (zh) 2019-02-15
CN109346118B true CN109346118B (zh) 2021-08-24

Family

ID=65307247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811144147.2A Active CN109346118B (zh) 2018-09-29 2018-09-29 用于sonos单元的灵敏放大器电路

Country Status (1)

Country Link
CN (1) CN109346118B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383674B (zh) * 2020-03-05 2023-08-22 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181157A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 不揮発性半導体記憶装置
CN102208805A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电源钳位电路
CN103811056A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 非易失性存储器的钳位电路
CN105940607A (zh) * 2014-07-14 2016-09-14 富士电机株式会社 半导体装置
CN106921284A (zh) * 2017-05-05 2017-07-04 电子科技大学 一种mosfet浮动驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170784B2 (en) * 2005-04-01 2007-01-30 Sandisk Corporation Non-volatile memory and method with control gate compensation for source line bias errors
US9520195B2 (en) * 2013-10-09 2016-12-13 Macronix International Co., Ltd. Sensing amplifier utilizing bit line clamping devices and sensing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181157A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 不揮発性半導体記憶装置
CN102208805A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电源钳位电路
CN103811056A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 非易失性存储器的钳位电路
CN105940607A (zh) * 2014-07-14 2016-09-14 富士电机株式会社 半导体装置
CN106921284A (zh) * 2017-05-05 2017-07-04 电子科技大学 一种mosfet浮动驱动电路

Also Published As

Publication number Publication date
CN109346118A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
JP4509532B2 (ja) 少なくとも２つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路
US20100061162A1 (en) Circuit and method for optimizing memory sense amplifier timing
US7768321B2 (en) Single-ended sense amplifier using dynamic reference voltage and operation method thereof
JP2005285197A (ja) 半導体記憶装置
KR101748055B1 (ko) 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기
US8588021B2 (en) Sense amplifier apparatus and methods
CA2481336A1 (en) Single-ended current sense amplifier
US7483306B2 (en) Fast and accurate sensing amplifier for low voltage semiconductor memory
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
TW202219966A (zh) 感測放大器以及非揮發性記憶體的操作方法
Zhang et al. A low-voltage sense amplifier for embedded flash memories
CN109346118B (zh) 用于sonos单元的灵敏放大器电路
US9419596B2 (en) Sense amplifier with improved margin
US6768677B2 (en) Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage
CN108389598B (zh) 反相器钳位的灵敏放大器电路
JP2020173879A (ja) 半導体装置およびメモリの読み出し方法
CN107958688B (zh) 非易失性存储装置的感测电路及方法
US8169845B2 (en) Apparatus and methods for sense amplifiers
WO2022012200A1 (zh) 反熔丝存储单元状态检测电路及存储器
WO2008039624A2 (en) Sense amplifier circuit for low voltage applications
US9437258B2 (en) Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly
CN107665718B (zh) 电荷转移型灵敏放大器
US7538584B2 (en) Sense amplifier
US8077499B2 (en) Semiconductor integrated memory circuit and trimming method thereof
TWI615851B (zh) 非揮發性記憶裝置的感測電路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant