CN109273528B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109273528B CN109273528B CN201710585271.1A CN201710585271A CN109273528B CN 109273528 B CN109273528 B CN 109273528B CN 201710585271 A CN201710585271 A CN 201710585271A CN 109273528 B CN109273528 B CN 109273528B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- side wall
- dielectric layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000002955 isolation Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 466
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910003697 SiBN Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，半导体衬底包括第一区，半导体衬底第一区上具有若干第一鳍部和覆盖第一鳍部部分侧壁的隔离层，隔离层暴露出的第一鳍部包括第一置换区；在第一置换区的侧壁形成位于隔离层表面的鳍侧墙膜；之后，在隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜的侧壁且暴露出第一置换区的顶部表面；之后，去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜，形成第一目标槽；在第一目标槽中形成第一掺杂层；在第一掺杂层和第一介质层上形成顶层介质层；形成贯穿顶层介质层和第一介质层的第一沟槽，第一沟槽暴露出第一掺杂层的侧壁表面和顶部表面。所述方法使半导体器件的性能提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底包括第一区，半导体衬底第一区上具有若干第一鳍部和覆盖第一鳍部部分侧壁的隔离层，所述隔离层暴露出的第一鳍部包括第一置换区；在第一鳍部第一置换区的侧壁形成位于隔离层表面的鳍侧墙膜；形成鳍侧墙膜后，在隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜的侧壁且暴露出第一鳍部第一置换区的顶部表面；形成第一介质层后，去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜，形成第一目标槽；在第一目标槽中形成第一掺杂层；在第一掺杂层和第一介质层上形成顶层介质层；形成贯穿顶层介质层和第一介质层的第一沟槽，第一沟槽暴露出第一掺杂层的侧壁表面和顶部表面。
可选的，去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜的步骤包括：去除第一鳍部的第一置换区，形成第一初始槽；去除第一初始槽侧壁的鳍侧墙膜，形成第一目标槽。
可选的，所述鳍侧墙膜的厚度在第一置换区宽度的20％以上，且鳍侧墙膜的厚度在相邻第一鳍部之间距离的35％以下。
可选的，所述第一置换区的宽度为5nm～15nm；相邻第一鳍部之间的距离为5nm～15nm；第一置换区侧壁的鳍侧墙膜的厚度为3nm～10nm。
可选的，所述隔离层暴露出的第一鳍部还包括第一非置换区，第一置换区与第一非置换区邻接且位于第一非置换区两侧，自第一置换区至第一非置换区的方向平行于第一鳍部的延伸方向；所述半导体器件的形成方法还包括：在形成所述鳍侧墙膜之前，在半导体衬底和隔离层上形成第一栅极结构，第一栅极结构横跨第一鳍部的第一非置换区、覆盖第一鳍部第一非置换区的顶部表面和侧壁表面；在形成第一介质层之前，所述鳍侧墙膜还位于第一置换区的顶部表面、第一栅极结构的侧壁和顶部、以及第一区隔离层的表面；在形成第一介质层的过程中，去除第一置换区顶部表面的鳍侧墙膜以及第一栅极结构顶部的鳍侧墙膜；形成所述第一掺杂层后，第一掺杂层分别位于第一栅极结构两侧的第一鳍部中。
可选的，形成第一介质层的方法包括：形成初始介质层，初始介质层覆盖第一区隔离层表面的鳍侧墙膜、第一栅极结构侧壁的鳍侧墙膜、以及第一置换区的顶部和侧壁的鳍侧墙膜，且初始介质层暴露出第一栅极结构顶部的鳍侧墙膜；回刻蚀第一区的初始介质层和第一区的鳍侧墙膜直至暴露出第一鳍部的顶部表面，且去除第一栅极结构顶部的鳍侧墙膜，使第一区的初始介质层形成第一介质层。
可选的，所述半导体衬底还包括第二区，半导体衬底第二区上具有若干第二鳍部；所述隔离层还位于半导体衬底第二区上、覆盖第二鳍部的部分侧壁；所述隔离层暴露出的第二鳍部包括第二置换区和第二非置换区，第二置换区与第二非置换区邻接且位于第二非置换区两侧，自第二置换区至第二非置换区的方向平行于第二鳍部的延伸方向；所述半导体器件的形成方法还包括：在形成所述鳍侧墙膜之前，在半导体衬底和隔离层上形成第二栅极结构，第二栅极结构横跨第二鳍部的第二非置换区、覆盖第二鳍部第二非置换区的顶部表面和侧壁表面。
可选的，形成所述鳍侧墙膜后，所述鳍侧墙膜还位于第二鳍部第二置换区的侧壁和顶部表面、第二栅极结构的侧壁和顶部、以及第二区隔离层的表面；形成初始介质层后，初始介质层还覆盖第二区隔离层表面的鳍侧墙膜、第二置换区侧壁和顶部表面的鳍侧墙膜、以及第二栅极结构侧壁的鳍侧墙膜，且初始介质层暴露出第二栅极结构顶部的鳍侧墙膜；所述半导体器件的形成方法还包括：在形成第一掺杂层后，且在形成顶层介质层之前，形成覆盖第一掺杂层的覆盖层；形成所述覆盖层后，回刻蚀第二区的初始介质层和第二区的鳍侧墙膜直至暴露出第二鳍部的顶部表面，使第二区的初始介质层形成第二介质层，且去除第二栅极结构顶部的鳍侧墙膜；回刻蚀第二区的初始介质层和第二区的鳍侧墙膜后，去除第二鳍部的第二置换区、以及第二置换区侧壁的鳍侧墙膜，形成第二目标槽；在第二目标槽中形成第二掺杂层；形成第二掺杂层后，形成顶层介质层，顶层介质层还位于第二掺杂层、第二介质层和覆盖层上；在形成第一沟槽的过程中去除第一掺杂层上的覆盖层；形成贯穿顶层介质层和第二介质层的第二沟槽，第二沟槽暴露出第二掺杂层的侧壁表面和顶部表面。
可选的，所述顶层介质层包括第一顶层层间介质层和位于第一顶层层间介质层上的第二顶层层间介质层；所述半导体器件的形成方法还包括：在第二掺杂层、第二介质层、覆盖层、第一掺杂层和第一介质层上形成第一顶层层间介质层，第一顶层层间介质层覆盖位于第一栅极结构侧壁的鳍侧墙膜的侧壁表面、以及位于第二栅极结构侧壁的鳍侧墙膜的侧壁表面，且第一顶层层间介质层暴露出第一栅极结构的顶部表面和第二栅极结构的顶部表面，第一顶层层间介质层还暴露出位于第一栅极结构侧壁的鳍侧墙膜的顶部表面、以及位于第二栅极结构侧壁的鳍侧墙膜的顶部表面；形成第一顶层层间介质层后，去除第一栅极结构，形成第一栅开口，去除第二栅极结构，形成第二栅开口；在第一栅开口中形成第一金属栅极结构；在第二栅开口中形成第二金属栅极结构；在第一金属栅极结构、第二金属栅极结构、第一顶层层间介质层和鳍侧墙膜上形成第二顶层层间介质层；第一掺杂层分别位于第一金属栅极结构两侧的第一鳍部中；第二掺杂层分别位于第二金属栅极结构两侧的第二鳍部中；第一沟槽分别位于第一金属栅极结构两侧，第二沟槽分别位于第二金属栅极结构两侧。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，第一目标槽由去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜而形成，在第一目标槽中形成第一掺杂层。因此在第一鳍部宽度方向上，第一掺杂层的尺寸大于第一置换区的宽度，这样使得第一掺杂层的表面积增大。相应的，第一沟槽暴露出的第一掺杂层的表面积较大。由于在第一掺杂层形成的过程中，第一介质层限制第一掺杂层的形成空间，因此避免第一掺杂层沿第一鳍部宽度方向向外突出，进而避免在第一鳍部宽度方向上相邻第一掺杂层的边缘之间的距离过小。虽然第一掺杂层的表面积增大，但是能够避免在第一鳍部宽度方向上相邻第一掺杂层之间的空间过小。所述第一沟槽中用于形成和第一掺杂层电学连接的第一插塞，相应的，避免阻挡第一插塞的材料层填充于相邻第一掺杂层之间的区域。第一插塞和第一掺杂层相对的面积较大，降低了第一插塞和第一掺杂层之间的接触电阻。综上，提高了半导体器件的性能。
附图说明
图1是一种半导体器件的结构示意图；
图2至图29是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件的形成方法，请参考图1，包括：提供半导体衬底100，半导体衬底100上具有若干鳍部110和覆盖鳍部110部分侧壁的隔离层101；形成栅极结构、源漏掺杂区120和层间介质层150，栅极结构横跨所述若干鳍部110、覆盖鳍部110的部分侧壁表面和部分顶部表面，源漏掺杂区120分别位于栅极结构两侧的鳍部110中，层间介质层150覆盖栅极结构、鳍部110、源漏掺杂区120；在栅极结构两侧的层间介质层150中分别形成贯穿层间介质层150的介质开口，所述介质开口暴露出所述源漏掺杂区120；在所述介质开口中形成插塞130。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
所述源漏掺杂区120的材料层采用外延生长工艺形成，且源漏掺杂区120在各个方向上的生长速率具有差异，最终使源漏掺杂区120在鳍部110宽度方向上向外凸出，具体的，在鳍部110宽度方向上，源漏掺杂区120两侧具有尖端。其次，半导体器件的特征尺寸的不断减小。综上，使得在鳍部110宽度方向上，位于相邻源漏掺杂区120中的相邻尖端之间的距离过小，相邻源漏掺杂区120之间的空间过小。插塞130的材料层难以填充于尖端以下的区域。导致插塞130和源漏掺杂区120相对的面积较小，插塞130和源漏掺杂区120之间的接触电阻较大。
在此基础上，本发明提供一种半导体器件的形成方法，在第一鳍部第一置换区的侧壁形成鳍侧墙膜后，在隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜的侧壁且暴露出第一置换区的顶部表面；之后，去除第一置换区、以及第一置换区侧壁的鳍侧墙膜，形成第一目标槽；在第一目标槽中形成第一掺杂层；在第一掺杂层和第一介质层上形成顶层介质层；形成贯穿顶层介质层和第一介质层且暴露出第一掺杂层的侧壁表面和顶部表面的第一沟槽。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图29是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图2和图3，图3中对应第一区的示图为沿图2中切割线M-M1的剖面示意图，图3中对应第二区的示图为沿图2中切割线M2-M3的剖面示意图，提供半导体衬底200，半导体衬底200包括第一区A，半导体衬底200第一区A上具有若干第一鳍部211和覆盖第一鳍部211部分侧壁的隔离层203，所述隔离层203暴露出的第一鳍部211包括第一置换区。
本实施例中，以半导体器件为鳍式场效应晶体管作为示例。在其它实施例中，半导体器件为三极管或二极管。所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底200的材料为单晶硅。
本实施例中，所述半导体衬底200还包括第二区B。在其它实施例中，半导体衬底不包括第二区。所述半导体衬底200第二区B上具有若干第二鳍部212，所述隔离层203还位于半导体衬底200第二区B上、覆盖第二鳍部212的部分侧壁。第一鳍部211和第二鳍部212的材料为单晶硅或单晶锗硅。
所述第一区A用于形成N型鳍式场效应晶体管，第二区B用于形成P型鳍式场效应晶体管；或者，第一区A用于形成P型鳍式场效应晶体管，第二区B用于形成N型鳍式场效应晶体管。
所述隔离层203的顶部表面低于第一鳍部211的顶部表面以及第二鳍部212的顶部表面。所述隔离层203的材料包括氧化硅。所述隔离层203暴露出的第一鳍部211还包括第一非置换区，第一置换区与第一非置换区邻接且位于第一非置换区两侧，自第一置换区至第一非置换区的方向平行于第一鳍部211的延伸方向。隔离层暴203露出的第二鳍部212包括第二置换区和第二非置换区，第二置换区与第二非置换区邻接且位于第二非置换区两侧，自第二置换区至第二非置换区的方向平行于第二鳍部212的延伸方向。
继续参考图2和图3，在半导体衬底200和隔离层203上形成第一栅极结构221，第一栅极结构221横跨第一鳍部211的第一非置换区、覆盖第一鳍部211第一非置换区的顶部表面和侧壁表面；在半导体衬底200和隔离层203上形成第二栅极结构222，第二栅极结构222横跨第二鳍部212的第二非置换区、覆盖第二鳍部212第二非置换区的顶部表面和侧壁表面。
第一栅极结构221和第二栅极结构222相互分立。
第一栅极结构221包括横跨第一鳍部211的第一栅介质层和位于第一栅介质层上的第一栅电极层。第二栅极结构222包括横跨第二鳍部212的第二栅介质层和位于第二栅介质层上的第二栅电极层。
第一栅介质层位于第一区A隔离层203部分表面、覆盖第一鳍部211第一非置换区的顶部表面和侧壁表面。第二栅介质层位于第二区B隔离层203部分表面、覆盖第二鳍部212第二非置换区的顶部表面和侧壁表面。第一栅介质层和第二栅介质层的材料为氧化硅，所述第一栅电极层和第二栅电极层的材料为多晶硅。
本实施例中，第一栅极结构221的顶部表面还具有第一栅保护层231，所述第二栅极结构222的顶部表面具有第二栅保护层232。所述第一栅保护层231和第二栅保护层232的材料为SiN、SiCN、SiBN或SiON。
结合参考图4和图5，图4为在图2基础上的示意图，图5为在图3基础上的示意图，在第一鳍部211第一置换区的侧壁形成位于隔离层203表面的鳍侧墙膜240。
第一区A的鳍侧墙膜240还位于第一置换区的顶部表面、第一栅极结构221的侧壁和顶部、以及第一区A隔离层203的表面。所述鳍侧墙膜240还位于第二鳍部212第二置换区的侧壁和顶部表面、第二栅极结构222的侧壁和顶部、以及第二区B隔离层203的表面。本实施例中，形成了第一栅保护层231和第二栅保护层232，所述鳍侧墙膜240还位于第一栅保护层231和第二栅保护层232上。
所述鳍侧墙膜240的材料为SiN、SiCN、SiBN或SiON。形成鳍侧墙膜240的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。
本实施例中，所述鳍侧墙膜240的厚度在第一置换区宽度的20％以上，且鳍侧墙膜240的厚度在相邻第一鳍部211之间距离的35％以下。所述相邻第一鳍部211之间距离指的是第一鳍部211的边缘至相邻第一鳍部211的边缘之间的距离。第一置换区侧壁鳍侧墙膜240的厚度选择此范围的意义在于：为后续第一掺杂层提供较大的生长空间，同时，为后续金属层、阻挡层和插塞材料层的填充提供较为充分的空间。
在一个实施例中，所述第一置换区的宽度为5nm～15nm；相邻第一鳍部211之间的距离为5nm～15nm；第一置换区侧壁的鳍侧墙膜240的厚度为3nm～10nm。
在一个具体的实施例中，所述第一置换区的宽度为10nm，相邻第一鳍部211之间的距离为10nm，第一置换区侧壁的鳍侧墙膜240的厚度为3.5nm。
形成鳍侧墙膜240后，在隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜240的侧壁且暴露出第一鳍部211第一置换区的顶部表面。
本实施例中，在形成第一介质层的过程中，去除第一置换区的顶部表面的鳍侧墙膜240以及第一栅极结构221顶部的鳍侧墙膜，使第一鳍部211第一置换区的顶部表面暴露出来。
形成第一介质层的方法包括：形成初始介质层，初始介质层覆盖第一区A隔离层203表面的鳍侧墙膜240、第一栅极结构221侧壁的鳍侧墙膜240、以及第一置换区的顶部和侧壁的鳍侧墙膜240，且初始介质层暴露出第一栅极结构221顶部的鳍侧墙膜240；回刻蚀第一区A的初始介质层和第一区A的鳍侧墙膜240直至暴露出第一鳍部211的顶部表面，且去除第一栅极结构221顶部的鳍侧墙膜240，使第一区A的初始介质层形成第一介质层。
结合参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，形成初始介质层250，初始介质层250覆盖第一区A隔离层203表面的鳍侧墙膜240、第一栅极结构221侧壁的鳍侧墙膜240、以及第一置换区的顶部和侧壁的鳍侧墙膜240，且初始介质层250暴露出第一栅极结构221顶部的鳍侧墙膜240。
本实施例中，半导体衬底200包括第二区B，相应的，初始介质层250还覆盖第二区B隔离层203表面的鳍侧墙膜240、第二置换区侧壁和顶部表面的鳍侧墙膜240、以及第二栅极结构222侧壁的鳍侧墙膜240，且初始介质层250暴露出第二栅极结构222顶部的鳍侧墙膜240。
所述初始介质层250还覆盖第一栅保护层231侧壁的鳍侧墙膜240和第二栅保护层232侧壁的鳍侧墙膜240。初始介质层250的材料为氧化硅或低K(K小于3.9)介质材料。
形成所述初始介质层250的方法包括：在隔离层203上形成初始介质材料层(未图示)，初始介质材料层位于鳍侧墙膜240上、第一栅极结构221和第二栅极结构222上、第一鳍部211和第二鳍部212上、以及第一栅保护层231和第二栅保护层232上；平坦化所述初始介质材料层直至暴露出第一栅保护层231和第二栅保护层232的顶部表面，形成初始介质层250。
结合参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，回刻蚀第一区A的初始介质层250和第一区A的鳍侧墙膜240直至暴露出第一鳍部211的顶部表面，且去除第一栅极结构221顶部的鳍侧墙膜240，使第一区A的初始介质层250第一介质层251。
回刻蚀第一区A的初始介质层250和第一区A的鳍侧墙膜240的工艺去除了第一栅保护层231上的鳍侧墙膜240和第一鳍部211顶部的鳍侧墙膜240。
需要说明的是，本实施例中，半导体衬底200包括第二区B，需要在第二区B的初始介质层250上形成第一光刻胶层，且第一光刻胶层暴露出第一区A的初始介质层250；以第一光刻胶层为掩膜，回刻蚀第一区A的初始介质层250和第一区A的鳍侧墙膜240直至暴露出第一鳍部211的顶部表面，且去除第一栅极结构221顶部的鳍侧墙膜240；然后去除第一光刻胶层。在其它实施例中，当半导体衬底仅包括第一区时，无需形成第一光刻胶层，回刻蚀第一区的初始介质层和第一区的鳍侧墙膜的工艺为无掩膜的刻蚀工艺。
需要说明的是，在其它实施例中，在形成第一介质层之前，第一区的鳍侧墙膜仅位于第一置换区的侧壁和第一栅极结构侧壁；然后在第一区的隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜的侧壁且暴露出第一鳍部第一置换区的顶部表面。
形成第一介质层251后，去除第一鳍部211的第一置换区、以及第一置换区侧壁的鳍侧墙膜240，形成第一目标槽。
结合参考图10和图11，图10为在图8基础上的示意图，图11为在图9基础上的示意图，去除第一鳍部211的第一置换区，形成第一初始槽261。
去除第一鳍部211的第一置换区的工艺包括干法刻蚀工艺。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的示意图，去除第一初始槽261(参考图10和11)侧壁的鳍侧墙膜240，形成第一目标槽262。
去除第一初始槽261侧壁的鳍侧墙膜240的工艺为干刻工艺、湿刻工艺或二者的结合。本实施例中，去除第一初始槽261侧壁的鳍侧墙膜240的工艺为湿刻工艺，参数包括：采用的溶液为磷酸溶液。
结合参考图14和图15，图14为在图12基础上的示意图，图15为在图13基础上的示意图，在第一目标槽262(参考图12和图13)中形成第一掺杂层270。
形成第一掺杂层270的工艺包括外延生长工艺。形成所述第一掺杂层270后，第一掺杂层270分别位于第一栅极结构221两侧的第一鳍部211中。
当第一区A用于形成N型鳍式场效应晶体管时，第一掺杂层270的材料为掺杂第一离子的硅，第一离子的导电类型为N型；当第一区A用于形成P型鳍式场效应晶体管时，所述第一掺杂层270的材料为掺杂第一离子的锗硅，第一离子的导电类型为P型。
接着，在第一掺杂层270和第一介质层251上形成顶层介质层；形成贯穿顶层介质层和第一介质层251的第一沟槽，第一沟槽暴露出第一掺杂层270的侧壁表面和顶部表面。
所述半导体器件的形成方法还包括：在形成第一掺杂层270后，且在形成顶层介质层之前，形成覆盖第一掺杂层270的覆盖层；形成所述覆盖层后，回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240直至暴露出第二鳍部212的顶部表面，使第二区B的初始介质层250形成第二介质层，且去除第二栅极结构222顶部的鳍侧墙膜240；回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240后，去除第二鳍部212的第二置换区、以及第二置换区侧壁的鳍侧墙膜240，形成第二目标槽；在第二目标槽中形成第二掺杂层；形成第二掺杂层后，形成顶层介质层，顶层介质层还位于第二掺杂层、第二介质层和覆盖层上；在形成第一沟槽的过程中去除第一掺杂层270上的覆盖层；形成贯穿顶层介质层和第二介质层252的第二沟槽，第二沟槽暴露出第二掺杂层的侧壁表面和顶部表面。
结合参考图16和图17，图16为在图14基础上的示意图，图17为在图15基础上的示意图，形成覆盖第一掺杂层270的覆盖层280。
本实施例中，覆盖层280覆盖第一掺杂层270、第一介质层251、第一栅保护层231、鳍侧墙膜240、以及第二区B的初始介质层250。在其它实施例中，覆盖层仅覆盖第一掺杂层。本实施例中，形成覆盖层280的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。
所述覆盖层280的材料为SiN、SiCN、SiBN或SiON。
结合参考图18和图19，图18为在图16基础上的示意图，图19为在图17基础上的示意图，形成所述覆盖层280后，回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240直至暴露出第二鳍部212的顶部表面，使第二区B的初始介质层250形成第二介质层252，且去除第二栅极结构222顶部的鳍侧墙膜240。
所述第二介质层252由第二区B的初始介质层250形成。
回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240的工艺去除了第二栅保护层232上的鳍侧墙膜240和第二鳍部212顶部的鳍侧墙膜240。
需要说明的是，在第一区A的覆盖层280、第一介质层251、第一栅极结构221和第一栅保护层231上形成第二光刻胶层(未图示)，且第二光刻胶层未形成为第二区B上；以第二光刻胶层为掩膜，回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240直至暴露出第二鳍部212的顶部表面，且去除第二栅极结构222顶部的鳍侧墙膜240；然后去除第二光刻胶层。
本实施例中，回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240的工艺还刻蚀去除了第二区B的覆盖层280。
结合参考图20和图21，图20为在图18基础上的示意图，图21为在图19基础上的示意图，回刻蚀第二区B的初始介质层250和第二区B的鳍侧墙膜240后，去除第二鳍部212的第二置换区、以及第二置换区侧壁的鳍侧墙膜240，形成第二目标槽263。
具体的，去除第二鳍部212的第二置换区，形成第二初始槽；去除第一初始槽侧壁的鳍侧墙膜240，形成第二目标槽263。
结合参考图22和图23，图22为在图20基础上的示意图，图23为在图21基础上的示意图，在第二目标槽263(参考图20和图21)中形成第二掺杂层290。
形成第二掺杂层290的工艺包括外延生长工艺。形成第二掺杂层290后，第二掺杂层290分别位于第二栅极结构222两侧的第二鳍部212中。
当第二区B用于形成P型鳍式场效应晶体管时，所述第二掺杂层290的材料为掺杂第二离子的锗硅，第二离子的导电类型为P型；第二区B用于形成N型鳍式场效应晶体管时，所述第二掺杂层290的材料为掺杂第二离子的硅，第二离子的导电类型为N型。
结合参考图24，图24为在图23基础上的示意图，在第一掺杂层270和第一介质层251上形成顶层介质层。
本实施例中，形成第二掺杂层290后，形成顶层介质层，顶层介质层还位于第二掺杂层290、第二介质层252和覆盖层280上。所述顶层介质层的材料为氧化硅或低K介质材料。所述顶层介质层包括第一顶层层间介质层301和位于第一顶层层间介质层301上的第二顶层层间介质层302。
所述半导体器件的形成方法还包括：在第二掺杂层290、第二介质层252、覆盖层280、第一掺杂层270和第一介质层251上形成第一顶层层间介质层301，第一顶层层间介质层301覆盖位于第一栅极结构221侧壁的鳍侧墙膜240的侧壁表面、以及位于第二栅极结构222侧壁的鳍侧墙膜240的侧壁表面，且第一顶层层间介质层301暴露出第一栅极结构221的顶部表面和第二栅极结构222的顶部表面，第一顶层层间介质层301还暴露出位于第一栅极结构221侧壁的鳍侧墙膜240的顶部表面、以及位于第二栅极结构222侧壁的鳍侧墙膜240的顶部表面；形成第一顶层层间介质层301后，去除第一栅极结构221，形成第一栅开口，去除第二栅极结构222，形成第二栅开口；在第一栅开口中形成第一金属栅极结构311；在第二栅开口中形成第二金属栅极结构312；在第一金属栅极结构311、第二金属栅极结构312、第一顶层层间介质层301和鳍侧墙膜240上形成第二顶层层间介质层302。
本实施例中，在形成第一顶层层间介质层301的过程中，去除了第一栅极结构221顶部的覆盖层280、第一栅保护层231和第二栅保护层232。
所述第一掺杂层270分别位于第一金属栅极结构311两侧的第一鳍部211中；第二掺杂层290分别位于第二金属栅极结构312两侧的第二鳍部212中。
参考图25，形成贯穿顶层介质层和第一介质层251的第一沟槽321，第一沟槽321暴露出第一掺杂层270的侧壁表面和顶部表面；形成贯穿顶层介质层和第二介质层252的第二沟槽322，第二沟槽322暴露出第二掺杂层290的侧壁表面和顶部表面。
所述第一沟槽321分别位于第一金属栅极结构311两侧，第二沟槽322分别位于第二金属栅极结构312两侧。本实施例中，在形成第一沟槽321的过程中去除第一掺杂层270上的覆盖层280。第一沟槽321的底部还暴露出第一区A的隔离层203，第二沟槽322的底部还暴露出第二区B的隔离层203。
本实施例中，还包括：在第一沟槽321中形成第一插塞，第一插塞和第一掺杂层270电学连接；在第二沟槽322中形成第二插塞，第二插塞和第二掺杂层290电学连接。
本实施例中，还包括：在形成第一插塞之前，在第一掺杂层270的侧壁表面和顶部表面形成第一金属硅化物层；形成第一插塞后，第一插塞和第一掺杂层270侧壁的第一金属硅化物层的表面、以及第一掺杂层270顶部的第一金属硅化物层接触的表面接触；在形成第二插塞之前，在第二掺杂层290的侧壁表面和顶部表面形成第二金属硅化物层；形成第二插塞后，第二插塞和第二掺杂层290侧壁的第二金属硅化物层的表面、以及第二掺杂层290顶部的第二金属硅化物层接触的表面接触。
下面具体介绍形成第一插塞、第二插塞、第一金属硅化物层和第二金属硅化物层的步骤。
参考图26，在第一沟槽321的侧壁和底部、第一掺杂层270的侧壁表面和顶部表面、第二沟槽322的侧壁和底部、第二掺杂层290的侧壁表面和顶部表面、以及顶层介质层的顶部表面形成金属层330。
所述金属层330的材料为Ti、Co或Ni。本实施例中，金属层330的材料为Ti。形成金属层330的工艺为沉积工艺，如溅射工艺。
本实施例中，还包括：在金属层330的表面形成阻挡层340。阻挡层230的材料为氮化钛或氮化钽。
参考图27，进行退火工艺，使第一掺杂层270的侧壁表面和顶部表面的金属层330和第一掺杂层270表面材料反应形成第一金属硅化物层351，使第二掺杂层290侧壁表面和顶部表面的金属层330和第二掺杂层290表面材料反应形成第二金属硅化物层352。
本实施例中，阻挡层230在进行退火工艺之前形成，在退火工艺的过程中，阻挡层230能够保护金属层330，避免金属层330被氧化。
参考图28，形成第一金属硅化物层351和第二金属硅化物层352后，在第一沟槽321和第二沟槽322中、以及顶层介质层上形成插塞材料层360。
所述插塞材料层360的材料为金属，如钨。形成所述插塞材料层360的工艺为沉积工艺。本实施例中，所述插塞材料层360位于阻挡层340表面。
参考图29，平坦化所述插塞材料层360直至暴露出顶层介质层的顶部表面，使第一沟槽321中的插塞材料层360形成第一插塞361，使第二沟槽322中的插塞材料层360形成第二插塞362。
所述第一插塞361和第一金属硅化物层351之间、第一插塞361和顶层介质层之间、第一插塞361和第一介质层251之间、以及第一插塞361和第一区A隔离层203之间具有阻挡层340。第一区A的阻挡层340用于阻挡第一插塞361的原子扩散。所述第二插塞362和第二金属硅化物层352之间、第二插塞362和顶层介质层之间、第二插塞362和第二介质层252之间、以及第二插塞362和第二区B隔离层203之间具有阻挡层340。第二区B的阻挡层340用于阻挡第二插塞362的原子扩散。
相应的，本实施例还提供一种采用上述形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底包括第一区，半导体衬底第一区上具有若干第一鳍部和覆盖第一鳍部部分侧壁的隔离层，所述隔离层暴露出的第一鳍部包括第一置换区；
在第一鳍部第一置换区的侧壁形成位于隔离层表面的鳍侧墙膜；
形成鳍侧墙膜后，在隔离层上形成第一介质层，第一介质层覆盖鳍侧墙膜的侧壁且暴露出第一鳍部第一置换区的顶部表面；
形成第一介质层后，去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜，形成第一目标槽；
在第一目标槽中形成第一掺杂层；
在第一掺杂层和第一介质层上形成顶层介质层；
形成贯穿顶层介质层和第一介质层的第一沟槽，第一沟槽暴露出第一掺杂层的侧壁表面和顶部表面；
形成第一介质层的方法包括：形成初始介质层，初始介质层覆盖第一区隔离层表面的鳍侧墙膜、第一栅极结构侧壁的鳍侧墙膜、以及第一置换区的顶部和侧壁的鳍侧墙膜，且初始介质层暴露出第一栅极结构顶部的鳍侧墙膜；回刻蚀第一区的初始介质层和第一区的鳍侧墙膜直至暴露出第一鳍部的顶部表面，且去除第一栅极结构顶部的鳍侧墙膜，使第一区的初始介质层形成第一介质层；形成初始介质层后，初始介质层还覆盖第二区隔离层表面的鳍侧墙膜、第二置换区侧壁和顶部表面的鳍侧墙膜、以及第二栅极结构侧壁的鳍侧墙膜，且初始介质层暴露出第二栅极结构顶部的鳍侧墙膜；
在形成所述鳍侧墙膜之前，在半导体衬底和隔离层上形成第一栅极结构，第一栅极结构横跨第一鳍部的第一非置换区、覆盖第一鳍部第一非置换区的顶部表面和侧壁表面；在形成第一介质层之前，所述鳍侧墙膜还位于第一置换区的顶部表面、第一栅极结构的侧壁和顶部、以及第一区隔离层的表面；在形成第一介质层的过程中，去除第一置换区顶部表面的鳍侧墙膜以及第一栅极结构顶部的鳍侧墙膜；形成所述第一掺杂层后，第一掺杂层分别位于第一栅极结构两侧的第一鳍部中；
形成所述鳍侧墙膜后，所述鳍侧墙膜还位于第二鳍部第二置换区的侧壁和顶部表面、第二栅极结构的侧壁和顶部、以及第二区隔离层的表面；形成初始介质层后，初始介质层还覆盖第二区隔离层表面的鳍侧墙膜、第二置换区侧壁和顶部表面的鳍侧墙膜、以及第二栅极结构侧壁的鳍侧墙膜，且初始介质层暴露出第二栅极结构顶部的鳍侧墙膜；
所述半导体器件的形成方法还包括：在形成第一掺杂层后，且在形成顶层介质层之前，形成覆盖第一掺杂层的覆盖层；形成所述覆盖层后，回刻蚀第二区的初始介质层和第二区的鳍侧墙膜直至暴露出第二鳍部的顶部表面，使第二区的初始介质层形成第二介质层，且去除第二栅极结构顶部的鳍侧墙膜；回刻蚀第二区的初始介质层和第二区的鳍侧墙膜后，去除第二鳍部的第二置换区、以及第二置换区侧壁的鳍侧墙膜，形成第二目标槽；在第二目标槽中形成第二掺杂层；形成第二掺杂层后，形成顶层介质层，顶层介质层还位于第二掺杂层、第二介质层和覆盖层上；在形成第一沟槽的过程中去除第一掺杂层上的覆盖层；形成贯穿顶层介质层和第二介质层的第二沟槽，第二沟槽暴露出第二掺杂层的侧壁表面和顶部表面。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除第一鳍部的第一置换区、以及第一置换区侧壁的鳍侧墙膜的步骤包括：去除第一鳍部的第一置换区，形成第一初始槽；去除第一初始槽侧壁的鳍侧墙膜，形成第一目标槽。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述鳍侧墙膜的材料为SiN、SiCN、SiBN或SiON；所述第一鳍部的材料为单晶硅或单晶锗硅；所述第一介质层的材料为氧化硅或低K介质材料；所述顶层介质层的材料为氧化硅或低K介质材料。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一掺杂层的工艺包括外延生长工艺。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述鳍侧墙膜的厚度在第一置换区宽度的20％以上，且鳍侧墙膜的厚度在相邻第一鳍部之间距离的35％以下。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一置换区的宽度为5nm～15nm；相邻第一鳍部之间的距离为5nm～15nm；第一置换区侧壁的鳍侧墙膜的厚度为3nm～10nm。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述覆盖层的材料为SiN、SiCN、SiBN或SiON。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在第一沟槽中形成第一插塞，第一插塞和第一掺杂层电学连接；在第二沟槽中形成第二插塞，第二插塞和第二掺杂层电学连接。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，还包括：在形成第一插塞之前，在第一掺杂层的侧壁表面和顶部表面形成第一金属硅化物层；形成第一插塞后，第一插塞和第一掺杂层侧壁的第一金属硅化物层的表面、以及第一掺杂层顶部的第一金属硅化物层接触的表面接触；在形成第二插塞之前，在第二掺杂层的侧壁表面和顶部表面形成第二金属硅化物层；形成第二插塞后，第二插塞和第二掺杂层侧壁的第二金属硅化物层的表面、以及第二掺杂层顶部的第二金属硅化物层接触的表面接触。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶层介质层包括第一顶层层间介质层和位于第一顶层层间介质层上的第二顶层层间介质层；所述半导体器件的形成方法还包括：在第二掺杂层、第二介质层、覆盖层、第一掺杂层和第一介质层上形成第一顶层层间介质层，第一顶层层间介质层覆盖位于第一栅极结构侧壁的鳍侧墙膜的侧壁表面、以及位于第二栅极结构侧壁的鳍侧墙膜的侧壁表面，且第一顶层层间介质层暴露出第一栅极结构的顶部表面和第二栅极结构的顶部表面，第一顶层层间介质层还暴露出位于第一栅极结构侧壁的鳍侧墙膜的顶部表面、以及位于第二栅极结构侧壁的鳍侧墙膜的顶部表面；形成第一顶层层间介质层后，去除第一栅极结构，形成第一栅开口，去除第二栅极结构，形成第二栅开口；在第一栅开口中形成第一金属栅极结构；在第二栅开口中形成第二金属栅极结构；在第一金属栅极结构、第二金属栅极结构、第一顶层层间介质层和鳍侧墙膜上形成第二顶层层间介质层；第一掺杂层分别位于第一金属栅极结构两侧的第一鳍部中；第二掺杂层分别位于第二金属栅极结构两侧的第二鳍部中；第一沟槽分别位于第一金属栅极结构两侧，第二沟槽分别位于第二金属栅极结构两侧。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一区用于形成N型鳍式场效应晶体管，第二区用于形成P型鳍式场效应晶体管；所述第一掺杂层的材料为掺杂第一离子的硅，第一离子的导电类型为N型；所述第二掺杂层的材料为掺杂第二离子的锗硅，第二离子的导电类型为P型。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一区用于形成P型鳍式场效应晶体管，第二区用于形成N型鳍式场效应晶体管；所述第一掺杂层的材料为掺杂第一离子的锗硅，第一离子的导电类型为P型；所述第二掺杂层的材料为掺杂第二离子的硅，第二离子的导电类型为N型。
13.一种根据权利要求1至12任意一项方法所形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585271.1A CN109273528B (zh) | 2017-07-18 | 2017-07-18 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585271.1A CN109273528B (zh) | 2017-07-18 | 2017-07-18 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109273528A CN109273528A (zh) | 2019-01-25 |
| CN109273528B true CN109273528B (zh) | 2021-08-06 |
Family
ID=65152441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710585271.1A Active CN109273528B (zh) | 2017-07-18 | 2017-07-18 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109273528B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414621A (zh) * | 2007-10-15 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| US9166024B2 (en) * | 2013-09-30 | 2015-10-20 | United Microelectronics Corp. | FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers |
| CN105470305A (zh) * | 2014-09-29 | 2016-04-06 | 三星电子株式会社 | 具有源极/漏极的半导体器件及其制造方法 |
| CN106158616A (zh) * | 2014-08-08 | 2016-11-23 | 爱思开海力士有限公司 | 三维半导体集成电路器件及其制造方法 |
| CN106558618A (zh) * | 2015-09-24 | 2017-04-05 | 三星电子株式会社 | 半导体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059024B2 (en) * | 2011-12-20 | 2015-06-16 | Intel Corporation | Self-aligned contact metallization for reduced contact resistance |
| KR102175854B1 (ko) * | 2013-11-14 | 2020-11-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR102230198B1 (ko) * | 2014-09-23 | 2021-03-19 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9406752B2 (en) * | 2014-12-29 | 2016-08-02 | Globalfoundries Inc. | FinFET conformal junction and high EPI surface dopant concentration method and device |
| KR20160141034A (ko) * | 2015-05-27 | 2016-12-08 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
-
2017
- 2017-07-18 CN CN201710585271.1A patent/CN109273528B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414621A (zh) * | 2007-10-15 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| US9166024B2 (en) * | 2013-09-30 | 2015-10-20 | United Microelectronics Corp. | FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers |
| CN106158616A (zh) * | 2014-08-08 | 2016-11-23 | 爱思开海力士有限公司 | 三维半导体集成电路器件及其制造方法 |
| CN105470305A (zh) * | 2014-09-29 | 2016-04-06 | 三星电子株式会社 | 具有源极/漏极的半导体器件及其制造方法 |
| CN106558618A (zh) * | 2015-09-24 | 2017-04-05 | 三星电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109273528A (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8994116B2 (en) | Hybrid gate process for fabricating FinFET device | |
| CN103578954B (zh) | 具有金属栅极的半导体集成电路 | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US9117842B2 (en) | Methods of forming contacts to source/drain regions of FinFET devices | |
| US20140273365A1 (en) | Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material | |
| KR102302073B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110838520A (zh) | 半导体装置的制作方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN107591436B (zh) | 鳍式场效应管及其形成方法 | |
| CN111354641B (zh) | 半导体器件及其形成方法 | |
| CN107369621B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109841507B (zh) | 半导体器件及其形成方法 | |
| CN109273407B (zh) | 半导体器件及其形成方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN109273528B (zh) | 半导体器件及其形成方法 | |
| CN109599366B (zh) | 半导体器件及其形成方法 | |
| US11195934B2 (en) | Structure and method for bi-layer self-aligned contact | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN110875184B (zh) | 半导体器件及其形成方法 | |
| CN112151605B (zh) | 半导体结构及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| CN111128731A (zh) | 半导体器件及其形成方法 | |
| CN113823692B (zh) | 半导体结构及其形成方法 | |
| CN110534432B (zh) | 半导体器件及其形成方法 | |
| CN113555284B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |