CN108957885A - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN108957885A CN108957885A CN201810810917.6A CN201810810917A CN108957885A CN 108957885 A CN108957885 A CN 108957885A CN 201810810917 A CN201810810917 A CN 201810810917A CN 108957885 A CN108957885 A CN 108957885A
- Authority
- CN
- China
- Prior art keywords
- line
- fan
- out line
- conductor wire
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 239000004020 conductor Substances 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000008878 coupling Effects 0.000 abstract description 12
- 238000010168 coupling process Methods 0.000 abstract description 12
- 238000005859 coupling reaction Methods 0.000 abstract description 12
- 230000008054 signal transmission Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 36
- 239000007772 electrode material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H01L27/124—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
本发明提供一种阵列基板，通过将扇出线上的辅助ITO线设置为包括多个间隔设置的区段的结构，从而使得相邻的两条辅助ITO线连接短路时，短路的部分仅为相邻的两条辅助ITO线的一个区段，使得产生的所述耦合寄生电容仅为所述区段与所述扇出线之间的产生的，相较于现有技术相邻的两条辅助ITO线与所述扇出线之间的所述耦合寄生电容的值大大减小，从而减小所述耦合寄生电容对所述扇出线上的信号传输的影响影响，减轻所述显示面板上淡线的产生，使得所述显示面板具有较好的显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板。
背景技术
现有的阵列基板，所述阵列基板的非显示区设有多条扇出线，以通过所述扇出线连接设于非显示区内的控制芯片及位于显示区内的信号线，以将所述控制芯片发出的信号传输至所述信号线中，以使得包括所述阵列基板的显示面板进行画面显示。并且，在一些现有技术中，为了减少刻蚀液的使用，会保留位于所述扇出线上的ITO层，从而使得每条所述扇出线上层叠有辅助ITO线(Dummy ITO)，且所述辅助ITO线(Dummy ITO)为与所述扇出线相同的连续线条。但是，在形成所述辅助ITO线的制程中，可能会由于异物等的存在，使得相邻的两条辅助ITO线连通以短路，从而使得相连的两条辅助ITO线与同其对应的扇出线之间产生耦合寄生电容，从而影响所述扇出线上的信号传输，使得点亮后的包括所述阵列基板的显示面板上产生淡线，影响所述显示面板的显示效果。
发明内容
本发明提供一种阵列基板，减少相连的两条辅助ITO线与同其对应的扇出线之间产生耦合寄生电容，从而减轻包括所述阵列基板的显示面板上淡线的产生，保证所述显示面板的显示效果。
所述阵列基板包括显示区及围绕所述显示区的非显示区，所述显示区内有多条信号线，所述非显示区内设有控制芯片、多条间隔设置的扇出线及层叠于多条所述扇出线上的多条间隔设置的辅助ITO线；每条所述扇出线一端与所述控制芯片连接，另一端与一条所述信号线连接；所述多条间隔设置辅助ITO线和所述多条间隔设置的扇出线分别设置在第一绝缘层的两侧，每条所述扇出线分别对应一条所述辅助ITO线设置，各所述辅助ITO线为多个间隔设置的辅助ITO线区段沿着所述扇出线的延伸方向排列形成的不连续的ITO线。
其中，所述辅助ITO线与所述扇出线在正投影方向部分重合。
其中，所述信号线包括扫描线及层叠于所述扫描线上的数据线，部分所述扇出线与所述扫描线电连接以为所述扫描线传输控制信号，部分所述扇出线与所述数据线电连接以为所述数据线传输数据信号。
其中，与所述扫描线连接的所述扇出线与所述扫描线位于同一层并与所述扫描线通过同一制程得到，与所述数据线连接的所述扇出线与所述数据线位于同一层并与所述数据线通过同一制程得到。
其中，与所述扫描线连接的所述扇出线及与所述数据线连接的所述扇出线均包括第一扇出线及第二扇出线，所述第一扇出线与所述扫描线位于同一层并与所述扫描线通过同一制程得到，所述第二扇出线与所述数据线位于同一层并与所述数据线通过同一制程得到；所述第二扇出线在所述第一扇出线所在层上的投影位于相邻的两条第一扇出线之间。
其中，每条所述扇出线包括第一导电线及层叠于所述第一导电线上的第二导电线，且所述第一导电线与所述第二导电线之间通过第二绝缘层隔开。
其中，所述第二绝缘层上设有间隔设置的多个过孔，所述第一导电线与所述第二导电线之间通过多个所述过孔实现电连接。
其中，所述第一导电线与所述第二导电线的阻值相同。
其中，所述第一导电线与所述第二导电线为材料相同的导电材料，且所述第一导电线与所述第二导电线的线宽相同。
其中，所述第一导电线在所述第二导电线上的投影与所述第二导电线重合。
本发明提供的所述阵列基板，通过将所述辅助ITO线设置为包括多个间隔设置的区段的结构，从而使得相邻的两条辅助ITO线连接短路时，短路的部分仅为相邻的两条辅助ITO线的一个区段，使得产生的所述耦合寄生电容仅为所述区段与所述扇出线之间的产生的，相较于现有技术相邻的两条辅助ITO线与所述扇出线之间的所述耦合寄生电容的值大大减小，从而减小所述耦合寄生电容对所述扇出线上的信号传输的影响影响，减轻所述显示面板上淡线的产生，使得所述显示面板具有较好的显示效果。
附图说明
为更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。
图1是本发明所述阵列基板的结构示意图；
图2是本发明一实施例的所述阵列基板上扇出线沿其延伸方向的截面示意图；
图3是本发明所述阵列基板上位置II处的放大示意图；
图4是图2所述阵列基板上沿I-I的截面示意图；
图5是本发明另一实施例的所述阵列基板上扇出线沿其延伸方向的截面示意图；
图6是本发明另一实施例的所述阵列基板沿I-I的截面示意图；
图7是本发明另一实施例的所述阵列基板上扇出线沿其延伸方向的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本申请所述的图案化构图工艺包括成膜、显影、曝光、蚀刻等构图工艺。
本发明提供一种阵列基板，所述阵列基板应用于显示面板中，以使得所述显示面板进行不同的画面显示。可以理解的是，所述显示面板可以为液晶显示面板，也可以为OLED显示面板，其中，所述阵列基板为所述OLED显示面板的部分结构。当所述显示面板为液晶显示面板时，所述显示面板还包括与所述阵列基板相对设置的彩膜基板，以及位于所述彩膜基板与所述阵列基板之间的液晶层。本发明中以所述显示面板为液晶显示面板进行说明。
请参阅图1，本发明提供一种阵列基板100。所述阵列基板100包括显示区S1及围绕所述显示区S1的非显示区S2。所述显示区S1内有多条信号线(图中未示出)，所述非显示区S2内设有控制芯片10以及多条间隔设置的扇出线20。每条所述扇出线20一端与所述控制芯片10连接，另一端与一条所述信号线连接，从而通过所述扇出线20电连接所述控制芯片10及所述信号线，以将所述控制芯片10产生的驱动信号及数据信号传输至所述信号线中。
请参阅图2及图3，所述扇出线20上设有辅助ITO线30，且所述扇出线20与所述辅助ITO线30之间通过第一绝缘层40进行间隔。具体的，由于所述阵列基板100的最上面一层为像素电极材料层，所述像素电极材料层覆盖所述显示区S1及所述非显示区S2，再通过图案化工艺对所述像素电极材料层进行图案化，以形成像素电极。对于位于非显示区S2的所述像素电极材料层，若要将其全部去除，需要使用大量的刻蚀液进行刻蚀。大量刻蚀液的使用可能会影响到显示区S1的显示效果。因此，本发明中，图案化所述像素电极材料层时，仅将位于非显示区S2的所述像素电极材料层进行部分刻蚀，而将位于所述扇出线20上方的所述像素电极材料层保留下来，以得到所述辅助ITO线30，从而实现减少刻蚀液的使用的同时，保证所述阵列基板100的正常工作。
所述辅助ITO线30包括多个沿所述扇出线20排列的间隔设置的辅助ITO线区段31。当相邻两条所述辅助ITO线30连接而产生短路时，仅有连接位置所在所述辅助ITO线区段31产生短路，而不会出现现有技术中整条所述辅助ITO线30产生短路的现象。从而使得相邻的两条辅助ITO线30与所述扇出线20之间的所述耦合寄生电容的值相对于现有技术大大减小，进而减小所述耦合寄生电容对所述扇出线20上的信号传输的影响，减轻所述显示面板上淡线的产生，使得所述显示面板具有较好的显示效果。通过实际测试发现，现有技术中，由于所述辅助ITO线30短路而使得所述显示面板出现淡线的问题的发生率高达0.4％左右，而本发明能够基本解决由于所述辅助ITO线30短路而产生的所述显示面板出现淡线的问题。
请参阅图4，本发明一些实施例中，所述辅助ITO线30与所述扇出线20在正投影方向部分重合，从而减小所述辅助ITO线30与所述扇出线20之间产生的耦合电容，使得所述扇出线20具有更好的信号传输效果，使得包括所述阵列基板100的显示面板具有更好的显示效果。可以理解的是，所述辅助ITO线30也可以与所述扇出线20在正投影方向重合。
进一步的，本发明中，所述扇出线20可以为单层结构，也可以为双层结构。请参阅图2，所述扇出线20为单层结构是指每条所述扇出线20为仅包括一条导电线的结构。请参阅图5，所述扇出线20为双层结构是指每条所述扇出线20包括第一导电线21及层叠于所述第一导电线上的第二导电线22，且所述第一导电线21与所述第二导电线22之间通过绝缘层23隔开。当所述扇出线20为双层结构时，所述第一导电线21与所述第二导电线22的一端均与所述控制芯片10的一个端子电连接，另一端均与一条所述信号线电连接，相当于将所述第一导电线21与所述第二导电线22并联后，再连接所述控制芯片10与所述信号线。因此，当所述扇出线20为双层结构时，所述扇出线20的电阻会大大降低，从而增强所述扇出线20的信号传输效果。
请参阅图1及图2，本实施例中，所述扇出线20为单层结构。本发明中，所述信号线包括扫描线及数据线，所述扫描线与数据线之间通过栅极绝缘层及半导体层隔开。所述控制芯片10包括扫描驱动芯片11及数据驱动芯片12。所述扫描线与所述扫描驱动芯片11电连接，以通过所述扫描驱动芯片11为所述扫描线提供扫描信号；所述数据线与所述数据驱动芯片12电连接，以通过所述数据驱动芯片12为所述数据线提供数据信号。并且，所述扫描驱动芯片11通过所述扇出线与所述扫描线电连接，所述扫描驱动芯片11也通过所述扇出线连接所述扫描驱动芯片11。本实施例中，连接所述扫描驱动芯片11及所述扫描线的扇出线与所述扫描线位于同一层并通过同一制程得到，即形成通过图案化工艺形成所述扫描线时同时形成所述扇出线；连接所述数据驱动芯片12及所述数据线的扇出线与所述数据线位于同一层并通过同一制程得到，即形成通过图案化工艺形成所述数据线时同时形成所述扇出线。
进一步的，请参阅图1及图6，连接所述扫描驱动芯片11及所述数据驱动芯片12的所述扇出线20均包括数条第一扇出线20a及数条第二扇出线20b。本实施例以连接所述扫描驱动芯片11的扇出线20为例进行说明。所述扇出线20中的所述第一扇出线20a及所述第二扇出线20b均用于连接所述扫描线与所述扫描驱动芯片11，以将所述扫描驱动芯片11发出的扫描信号传输至所述扫描线上。但是，所述第一扇出线20a与所述第二扇出线20b位于不同层。本实施例中，所述第一扇出线20a与所述扫描线位于同一层并通过同一制程得到；所述第二扇出线20b与所述数据线位于同一层并与所述数据线通过同一制程得到，且所述第二扇出线20b通过过孔实现与所述扫描线及所述扫描驱动芯片11进行电连接，相对于将所述扇出线设于同一层的方式来说，本实施例中，将所述第一扇出线20a与所述第二扇出线20b分别设置在不同层，从而使得每层的所述扇出线的数量与现有技术相同甚至更少的情况下，增加所述扇出线的整体数量，从而便于包括所述阵列基板中的显示面板的高像素、高分辨率的实现。并且，当每层的所述扇出线20的数量较现有技术少时，每层中相邻两条所述扇出线20之间的距离减小，进而使得所述扇出线20在具有一定面积的所述非显示区S2域内能够更容易的进行布局。
进一步的，本实施例中，所述第二扇出线20b在所述第一扇出线20a所在层上的投影位于相邻的两条第一扇出线20a之间，即所述第二扇出线20b与所述第一扇出线20a在正投影方向上错开设置，从而使得所述第一扇出线20a与所述第二扇出线20b在正投影方向上不会重合，避免所述第一扇出线20a与所述第二扇出线20b之间产生耦合电容，保证所述第一扇出线20a与所述第二扇出线20b上信号的传输。可以理解的是，在本发明的其它一些实施例中，所述第一扇出线20a与所述第二扇出线20b在正投影方向上可以重合或部分重合。
请参阅图7，在本发明的另一实施例中，所述扇出线20为双层结构，且隔开所述第一导电线21与所述第二导电线22的所述绝缘层23上设有多个间隔设置的过孔24，以是所述第一导电线21与所述第二导电线22之间通过多个所述过孔24进行电连接。本实施例中，所述第一导电线21与所述扫描线位于同一层并通过同一制程得到，所述第二导电线22与所述数据线位于同一层并通过同一制程得到。并且，所述第一导电线21与所述第二导电线22之间的绝缘层23与所述栅极绝缘层和/或所述半导体层位于同一层并通过同一制程得到，对所述绝缘层23进行图案化以得到连接所述第一导电线21与所述第二导电线22的所述过孔24。所述过孔24将所述第一导电线21分为多个第一区段，即相邻的两个过孔24之间对应的所述第一导电线21区域为所述第一区段；所述过孔24将所述第二导电线22分为多个第二区段，即相邻的两个过孔24之间对应的所述第二导电线22区域为所述第二区段，且每个所述第一区段与一个所述第二区段相对应。具体的，本实施例中，所述第二区段位于同其对应的所述第一区段的正上方。每个所述第二区段与同其对应的第一区段之间均通过一个所述过孔24进行电连接，即相当于将每个所述第一区段与同其对应的第二区段并联后，再与其它并联后的第一区段与第二区段进行连接，从而使得当所述第一导电线21或者第二导电线22的某一个区段断开时，仅该区段的电阻进行变化，从而减小所述扇出线20的整体的电阻变化值，保证所述扇出线20仍有较好的信号传输效果。并且，当所述第一导电线21和第二导电线22均有某一个区段断开时，但所述第一导电线21断开的区段与所述第二导电线22断开的区段不对应时，所述扇出线20仍能够进行正常的信号传输，保证所述阵列基板100的品质。
进一步的，本实施例中，所述第一导电线21与所述第二导电线22的阻值相同，且每个所述第一区段与同其对应的第二区段的阻值相同，从而使得所述第一导电线21与所述第二导电线22并联以后的所述扇出线20的阻值最小，使得信号传输更好，从而增强所述显示面板的显示效果。具体的，本实施例中，所述第一导电线21与所述第二导电线22的材料相同的导电材料，且所述第一导电线21与所述第二导电线22的线宽相同，从而使得所述第一导电线21与所述第二导电线22的阻值相同。并且，由于本实施例中，每个所述第二区段均位于所述第一区段的正上方，即所述第一区段的长度与同其对应的第二区段的长度相同，从而使得每个所述第一区段与同其对应的第二区段的阻值相同。可以理解的是，在本发明的其它实施例中，所述第一导电线21与所述第二导电线22的材料可以不同，通过调整所述第一导电线21与所述第二导电线22的线宽，从而使得所述第一导电线21与所述第二导电线22的阻值相同，同时，每个所述第一区段与同其对应的第二区段的阻值也相同。
进一步的，本发明中，所述第一导电线21在所述第二导电线22上的投影与所述第二导电线22重合，从而使得每条所述扇出线20占据所述非显示区S2的面积最小，使得相邻两条扇出线20之间的距离尽量的宽，从而减小布线难度，并防止相邻两条扇出线20之间信号的互窜，保证所述扇出线20上信号的传输效果。
本发明提供的所述阵列基板100，通过将所述辅助ITO线30设置为包括多个间隔设置的区段的结构，从而使得相邻的两条辅助ITO线30连接短路时，短路的部分仅为相邻的两条辅助ITO线30的一个区段，使得产生的所述耦合寄生电容仅为所述区段与所述扇出线20之间的产生的，相较于现有技术相邻的两条辅助ITO线30与所述扇出线20之间的所述耦合寄生电容的值大大减小，从而减小所述耦合寄生电容对所述扇出线20上的信号传输的影响影响，减轻所述显示面板上淡线的产生，使得所述显示面板具有较好的显示效果。
以上所述为本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括显示区及围绕所述显示区的非显示区，所述显示区内有多条信号线，所述非显示区内设有控制芯片、多条间隔设置的扇出线及层叠于多条所述扇出线上的多条间隔设置的辅助ITO线；每条所述扇出线一端与所述控制芯片连接，另一端与一条所述信号线连接；所述多条间隔设置辅助ITO线和所述多条间隔设置的扇出线分别设置在第一绝缘层的两侧，每条所述扇出线分别对应一条所述辅助ITO线设置，各所述辅助ITO线为多个间隔设置的辅助ITO线区段沿着所述扇出线的延伸方向排列形成的不连续的ITO线。
2.如权利要求1所述的阵列基板，其特征在于，所述辅助ITO线与所述扇出线在正投影方向部分重合。
3.如权利要求1所述的阵列基板，其特征在于，所述信号线包括扫描线及层叠于所述扫描线上的数据线，部分所述扇出线与所述扫描线电连接以为所述扫描线传输控制信号，部分所述扇出线与所述数据线电连接以为所述数据线传输数据信号。
4.如权利要求3所述的阵列基板，其特征在于，与所述扫描线连接的所述扇出线与所述扫描线位于同一层并与所述扫描线通过同一制程得到，与所述数据线连接的所述扇出线与所述数据线位于同一层并与所述数据线通过同一制程得到。
5.如权利要求3所述的阵列基板，其特征在于，与所述扫描线连接的所述扇出线及与所述数据线连接的所述扇出线均包括第一扇出线及第二扇出线，所述第一扇出线与所述扫描线位于同一层并与所述扫描线通过同一制程得到，所述第二扇出线与所述数据线位于同一层并与所述数据线通过同一制程得到；所述第二扇出线在所述第一扇出线所在层上的投影位于相邻的两条第一扇出线之间。
6.如权利要求1所述的阵列基板，其特征在于，每条所述扇出线包括第一导电线及层叠于所述第一导电线上的第二导电线，且所述第一导电线与所述第二导电线之间通过第二绝缘层隔开。
7.如权利要求6所述的阵列基板，其特征在于，所述第二绝缘层上设有间隔设置的多个过孔，所述第一导电线与所述第二导电线之间通过多个所述过孔实现电连接。
8.如权利要求6或7的所述的阵列基板，其特征在于，所述第一导电线与所述第二导电线的阻值相同。
9.如权利要求8的所述的阵列基板，其特征在于，所述第一导电线与所述第二导电线为材料相同的导电材料，且所述第一导电线与所述第二导电线的线宽相同。
10.如权利要求6的所述的阵列基板，其特征在于，所述第一导电线在所述第二导电线上的投影与所述第二导电线重合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810810917.6A CN108957885A (zh) | 2018-07-20 | 2018-07-20 | 阵列基板 |
| PCT/CN2018/103811 WO2020015070A1 (zh) | 2018-07-20 | 2018-09-03 | 阵列基板 |
| US16/230,191 US10861881B2 (en) | 2018-07-20 | 2018-12-21 | Array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810810917.6A CN108957885A (zh) | 2018-07-20 | 2018-07-20 | 阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108957885A true CN108957885A (zh) | 2018-12-07 |
Family
ID=64464278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810810917.6A Pending CN108957885A (zh) | 2018-07-20 | 2018-07-20 | 阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108957885A (zh) |
| WO (1) | WO2020015070A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581771A (zh) * | 2018-12-19 | 2019-04-05 | 惠科股份有限公司 | 阵列基板、阵列基板制造方法及显示装置 |
| CN110931515A (zh) * | 2019-12-06 | 2020-03-27 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
| CN111916487A (zh) * | 2020-08-27 | 2020-11-10 | 云谷（固安）科技有限公司 | 一种显示面板及其制作方法 |
| WO2021098508A1 (zh) * | 2019-11-22 | 2021-05-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| WO2022204921A1 (zh) * | 2021-03-30 | 2022-10-06 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040087452A (ko) * | 2003-04-08 | 2004-10-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시 모듈 |
| KR20060091824A (ko) * | 2005-02-15 | 2006-08-22 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 기판 |
| CN102279678A (zh) * | 2010-06-12 | 2011-12-14 | 宸鸿科技(厦门)有限公司 | 触控电路图形结构及制造方法、触控面板及触控显示屏 |
| CN102998865A (zh) * | 2012-11-16 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104460155A (zh) * | 2014-12-16 | 2015-03-25 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的制造方法及显示器 |
| CN104777687A (zh) * | 2015-04-29 | 2015-07-15 | 深圳市华星光电技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
| CN107861301A (zh) * | 2017-12-07 | 2018-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
| US9190421B2 (en) * | 2011-08-18 | 2015-11-17 | Lg Display Co., Ltd. | Display device and fabrication method thereof |
| KR101885806B1 (ko) * | 2012-05-01 | 2018-08-06 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN105158998B (zh) * | 2015-09-14 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种液晶显示装置及其显示面板 |
-
2018
- 2018-07-20 CN CN201810810917.6A patent/CN108957885A/zh active Pending
- 2018-09-03 WO PCT/CN2018/103811 patent/WO2020015070A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040087452A (ko) * | 2003-04-08 | 2004-10-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시 모듈 |
| KR20060091824A (ko) * | 2005-02-15 | 2006-08-22 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 기판 |
| CN102279678A (zh) * | 2010-06-12 | 2011-12-14 | 宸鸿科技(厦门)有限公司 | 触控电路图形结构及制造方法、触控面板及触控显示屏 |
| CN102998865A (zh) * | 2012-11-16 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104460155A (zh) * | 2014-12-16 | 2015-03-25 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的制造方法及显示器 |
| CN104777687A (zh) * | 2015-04-29 | 2015-07-15 | 深圳市华星光电技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
| CN107861301A (zh) * | 2017-12-07 | 2018-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示面板 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581771A (zh) * | 2018-12-19 | 2019-04-05 | 惠科股份有限公司 | 阵列基板、阵列基板制造方法及显示装置 |
| WO2021098508A1 (zh) * | 2019-11-22 | 2021-05-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110931515A (zh) * | 2019-12-06 | 2020-03-27 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
| CN110931515B (zh) * | 2019-12-06 | 2022-08-26 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
| CN111916487A (zh) * | 2020-08-27 | 2020-11-10 | 云谷（固安）科技有限公司 | 一种显示面板及其制作方法 |
| WO2022204921A1 (zh) * | 2021-03-30 | 2022-10-06 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020015070A1 (zh) | 2020-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108957885A (zh) | 阵列基板 | |
| CN109037235B (zh) | 阵列基板及其制作方法 | |
| US9711541B2 (en) | Display panel and method for forming an array substrate of a display panel | |
| TWI610281B (zh) | 顯示面板 | |
| CN210323695U (zh) | 一种显示面板和显示装置 | |
| CN106647083B (zh) | 一种阵列基板、液晶显示面板及触控显示装置 | |
| CN106773390B (zh) | 显示面板 | |
| KR20070117268A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 | |
| CN106293210A (zh) | 一种触控基板及其制备方法、触控面板、触控显示装置 | |
| CN104614911A (zh) | 一种基板及其制作方法、显示装置 | |
| CN109377874A (zh) | 显示面板和显示装置 | |
| CN107966862B (zh) | 显示器及其显示面板、显示器的制作方法 | |
| CN111403420A (zh) | 像素阵列基板及其驱动方法 | |
| WO2024032210A1 (zh) | 一种显示面板及显示装置 | |
| CN109148485A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN107656402A (zh) | 显示面板及显示面板的制作方法 | |
| US10861881B2 (en) | Array substrate | |
| CN217506872U (zh) | 一种显示面板、显示屏及电子设备 | |
| KR100816326B1 (ko) | 수리선을 가지는 액정 표시 장치 및 그 수리 방법 | |
| CN108107635A (zh) | 显示器及其显示面板、显示器的制作方法 | |
| KR20000060803A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN114185190A (zh) | 阵列基板、显示面板及显示装置 | |
| CN108172120B (zh) | 像素阵列基板 | |
| TWI392944B (zh) | 面板、液晶顯示器及面板的形成方法 | |
| WO2024021021A1 (zh) | 显示基板及其制作方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181207 |
|
| RJ01 | Rejection of invention patent application after publication |